JPS6267616A - 無効電力補償装置 - Google Patents
無効電力補償装置Info
- Publication number
- JPS6267616A JPS6267616A JP60208508A JP20850885A JPS6267616A JP S6267616 A JPS6267616 A JP S6267616A JP 60208508 A JP60208508 A JP 60208508A JP 20850885 A JP20850885 A JP 20850885A JP S6267616 A JPS6267616 A JP S6267616A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reactive power
- output
- lower limit
- system voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は系統の無効電力補償装置に係わる。
［背景技術］
第３図（イ）に既提案の系統の無効電力補償装置を示す
。図において、１は無限大母線、２は電源インピーダン
ス、３は母線を示し、８は母線３に接続された、例えば
アーク炉のような変動負荷を示し、４は変動負荷８によ
って発生する無効電力変動を補償するための、高インピ
ーダンス変圧！であり、５は逆並列接続され、高インピ
ーダンス変圧器４と直列に接続され、高インピーダンス
変圧器４の通電制御を行うものである。なお、高インピ
ーダンス変圧器４にかわり、（ロ）に示すように変圧器
４１＾とリアクトル４２＾の直列回路であってもよい。
。図において、１は無限大母線、２は電源インピーダン
ス、３は母線を示し、８は母線３に接続された、例えば
アーク炉のような変動負荷を示し、４は変動負荷８によ
って発生する無効電力変動を補償するための、高インピ
ーダンス変圧！であり、５は逆並列接続され、高インピ
ーダンス変圧器４と直列に接続され、高インピーダンス
変圧器４の通電制御を行うものである。なお、高インピ
ーダンス変圧器４にかわり、（ロ）に示すように変圧器
４１＾とリアクトル４２＾の直列回路であってもよい。
９はＱ検出器であり、７は変動負荷８に結合されたＣＴ
、６は母線３に結合されたＰＴであり、Ｑ検出器９に母
線電圧、変動負荷電力がＰＴ８゜ＣＴ７によって入力さ
れ、無効負荷電力Ｑが演算される。１０はパルス発生器
であり、Ｑ検出器９の出力を受けて、サイリスタ５に対
する制御パルス信号を発生し、無効電力制御回路を構成
する。サイリスタ５における電流制御は変動負荷８の無
効電力が増大するとき、高インピーダンス変圧器４に流
れる無効電力を減少させ、系統における電力変動を抑制
する方向に作用するようにパルス信号によってサイリス
タ５を制御する。又、変動負荷８の無効電力が減少する
ときは、高インピーダンス変圧器４に流れる無効電力を
増大させる。図は一相のみについて示しているが、各相
・ごとにそれぞれ制御される。
、６は母線３に結合されたＰＴであり、Ｑ検出器９に母
線電圧、変動負荷電力がＰＴ８゜ＣＴ７によって入力さ
れ、無効負荷電力Ｑが演算される。１０はパルス発生器
であり、Ｑ検出器９の出力を受けて、サイリスタ５に対
する制御パルス信号を発生し、無効電力制御回路を構成
する。サイリスタ５における電流制御は変動負荷８の無
効電力が増大するとき、高インピーダンス変圧器４に流
れる無効電力を減少させ、系統における電力変動を抑制
する方向に作用するようにパルス信号によってサイリス
タ５を制御する。又、変動負荷８の無効電力が減少する
ときは、高インピーダンス変圧器４に流れる無効電力を
増大させる。図は一相のみについて示しているが、各相
・ごとにそれぞれ制御される。
ところで、上記のようにＱ検出無効電力制御のみによる
と、例えば無限大母線１の電圧が降下しているときでも
、Ｑ制御は開ループ制御であるので更に電圧低下の要因
を制御系自体が作る場合がある。又逆に無限大母線１の
電圧が上昇している時は前者と逆の事が容易に予想つく
。この様な状態となった場合は、無効電力制御よりはむ
しろ系統の電圧変動抑制を行うことが先決である。
と、例えば無限大母線１の電圧が降下しているときでも
、Ｑ制御は開ループ制御であるので更に電圧低下の要因
を制御系自体が作る場合がある。又逆に無限大母線１の
電圧が上昇している時は前者と逆の事が容易に予想つく
。この様な状態となった場合は、無効電力制御よりはむ
しろ系統の電圧変動抑制を行うことが先決である。
［発明の目的コ
本発明は上述のようなＱ制御系のみで構成される無効電
力補償装置を改善し、設定される系統電圧の上、下限値
を越えたときは、系統電圧の抑制に自動的に切替わり系
統電圧の安定をはかることができる無効電力補償装置を
得ることにある。
力補償装置を改善し、設定される系統電圧の上、下限値
を越えたときは、系統電圧の抑制に自動的に切替わり系
統電圧の安定をはかることができる無効電力補償装置を
得ることにある。
［発明の構成コ
本発明は上記の目的を達成するため、系統電圧が上限設
定値と下限設定値の範囲ではすでに説明したＱ制御のみ
により無効電力変動を補償し、系統電圧が上限設定値以
上及び下限設定値以下では電圧変動制御を優先するよう
に、電圧検出器、上・下限比較器及び不感帯回路等より
なる電圧制御回路を付加して系統電圧が上限設定値を越
えた時は、予じめ決定した進相バイアス分をパルス発生
器の入力に加算する様に構成しているので、サイリスタ
電流が増大して系統電圧は低下する。同様に系統電圧が
下限設定値以下となると、パルス発生器の出力パルスが
しゃ断する様に構成しであるので、サイリスタはゲート
しゃ断し、サイリスタ電流はカットオフになり系統電圧
は上昇する。この様に全系は構成しである。
定値と下限設定値の範囲ではすでに説明したＱ制御のみ
により無効電力変動を補償し、系統電圧が上限設定値以
上及び下限設定値以下では電圧変動制御を優先するよう
に、電圧検出器、上・下限比較器及び不感帯回路等より
なる電圧制御回路を付加して系統電圧が上限設定値を越
えた時は、予じめ決定した進相バイアス分をパルス発生
器の入力に加算する様に構成しているので、サイリスタ
電流が増大して系統電圧は低下する。同様に系統電圧が
下限設定値以下となると、パルス発生器の出力パルスが
しゃ断する様に構成しであるので、サイリスタはゲート
しゃ断し、サイリスタ電流はカットオフになり系統電圧
は上昇する。この様に全系は構成しである。
以下第１図に示す実施例により本発明を説明する。（イ
）図は実施例のブロック図であり、（ロ）図は電圧検出
回路の詳細図である。第３図と同一部分は同一符号で示
す。
）図は実施例のブロック図であり、（ロ）図は電圧検出
回路の詳細図である。第３図と同一部分は同一符号で示
す。
（イ）図において、第３図と同様に、母線３の変動負荷
８に、高インピーダンス変圧器４と逆並列接続したサイ
リスタ５の直列回路が並列に接続され、無効電力制御回
路として、ＰＴ６．ＣＴ７を入力とするＱ検出器９及び
Ｑ検出器９の出力を入力とするパルス発生器ＩＯが順に
接続され、パルス発生器ＩＯはサイリスタ５の点弧極と
接続される。高インピーダンス変圧器のかわりに変圧器
とリアクトルでもよい。
８に、高インピーダンス変圧器４と逆並列接続したサイ
リスタ５の直列回路が並列に接続され、無効電力制御回
路として、ＰＴ６．ＣＴ７を入力とするＱ検出器９及び
Ｑ検出器９の出力を入力とするパルス発生器ＩＯが順に
接続され、パルス発生器ＩＯはサイリスタ５の点弧極と
接続される。高インピーダンス変圧器のかわりに変圧器
とリアクトルでもよい。
１１〜１５は電圧制御回路であるが、Ｉ＋は電圧検出器
であり、ＰＴ６と接続される。１２は上・下限比較器で
あり、Ｉ３は上限設定器、１４は下限設定器であり、と
もに、上・下限比較器１２に入力する。１５は不感帯回
路であり、不感帯領域を越えた出力信号があれば、この
信号によって、パルス発生器１０を支配し、前記信号が
上限設定値を越えるものに基づくものである場合は、パ
ルス発生器１０の入力に進相バイアス１９を加算するこ
とにより、サイリスタ５の電流を増大させて系統電圧の
降下をはかり、下限設定値を越えて下降するものに基づ
くものである場合は、パルス発生器１０の出力パルスを
しゃ断してサイリスタ５をカット、オフするので系統電
圧は上昇する。
であり、ＰＴ６と接続される。１２は上・下限比較器で
あり、Ｉ３は上限設定器、１４は下限設定器であり、と
もに、上・下限比較器１２に入力する。１５は不感帯回
路であり、不感帯領域を越えた出力信号があれば、この
信号によって、パルス発生器１０を支配し、前記信号が
上限設定値を越えるものに基づくものである場合は、パ
ルス発生器１０の入力に進相バイアス１９を加算するこ
とにより、サイリスタ５の電流を増大させて系統電圧の
降下をはかり、下限設定値を越えて下降するものに基づ
くものである場合は、パルス発生器１０の出力パルスを
しゃ断してサイリスタ５をカット、オフするので系統電
圧は上昇する。
（ロ）図において、Ｉｌｌは乗算器とフィルタよりなる
電圧検出器である。＋２１は上限側検出器であり、１２
２は下限側検出器であり、１３Ｉは電圧上限設定器、！
４１は下限設定器である。電圧検出器ＩＩ＋よりの出力
と電圧上限設定器＋３１の出力が加算器＋３２で加算さ
れて出力する。同様に電圧検出器ＩＩＩよりの出力と電
圧下限値定側目ｌの出力が加算器１４２で加算されて出
力する。不感帯回路１５は電圧上限値設定側不感帯回路
＋５１と電圧下限値設定側不感帯回路＋５２よりなる。
電圧検出器である。＋２１は上限側検出器であり、１２
２は下限側検出器であり、１３Ｉは電圧上限設定器、！
４１は下限設定器である。電圧検出器ＩＩ＋よりの出力
と電圧上限設定器＋３１の出力が加算器＋３２で加算さ
れて出力する。同様に電圧検出器ＩＩＩよりの出力と電
圧下限値定側目ｌの出力が加算器１４２で加算されて出
力する。不感帯回路１５は電圧上限値設定側不感帯回路
＋５１と電圧下限値設定側不感帯回路＋５２よりなる。
電圧上限値設定側不感帯回路１５１は反転増幅器Ｒ１反
転器１７、スイッチＩ８よりなり、電圧下限値設定側の
！５２は反転増幅、器に１反転器１７よりなる。なおス
イッチ１８は、反転器Ｉ７の出力が正になったときオン
し、進相バイアスＩ９を出力する。
転器１７、スイッチＩ８よりなり、電圧下限値設定側の
！５２は反転増幅、器に１反転器１７よりなる。なおス
イッチ１８は、反転器Ｉ７の出力が正になったときオン
し、進相バイアスＩ９を出力する。
系統電圧Ｖが上限設定値ンＶＬ≧下限設定値の範囲では
不感帯回路１５の出力は上・下限共定常状態を保つので
、遅相Ｑ制御のみとなる。
不感帯回路１５の出力は上・下限共定常状態を保つので
、遅相Ｑ制御のみとなる。
系統電圧Ｖが上限設定器＋３１の設定値以上となると、
電圧上限値設定側不感帯回路１５＋にて、○信号（進相
バイアス）をパルス発生５１０の入力に加算することに
より、パルス発生器ＩＯの入力Ｖｌｎ’ 咄ＶＯ＋（Ｅ
）イ朗四となり、第２図よりβ→０となり、サイリスタ
電流が増大して系統電圧Ｖを降下させる。
電圧上限値設定側不感帯回路１５＋にて、○信号（進相
バイアス）をパルス発生５１０の入力に加算することに
より、パルス発生器ＩＯの入力Ｖｌｎ’ 咄ＶＯ＋（Ｅ
）イ朗四となり、第２図よりβ→０となり、サイリスタ
電流が増大して系統電圧Ｖを降下させる。
同様に系統電圧Ｖが降下して下限設定器１４】の設定値
以下になると不感帯回路１５２の出力は、低レベルとな
り、パルス発生器１０の出力パルスをしゃ断してサイリ
スタ５をカット・オフするので系統電圧は上昇する。
以下になると不感帯回路１５２の出力は、低レベルとな
り、パルス発生器１０の出力パルスをしゃ断してサイリ
スタ５をカット・オフするので系統電圧は上昇する。
［効果］
以上説明のように、本発明は従来の無効電力補償装置に
簡単な回路を付加することで、系統電圧が上限設定値、
下限設定値より上昇又は下降した場合、この上昇、下降
制御を優先させる事により、多様な電圧変動に対応して
、抑制効果を発揮することができ、この種無効電力補償
装置として最適である。
簡単な回路を付加することで、系統電圧が上限設定値、
下限設定値より上昇又は下降した場合、この上昇、下降
制御を優先させる事により、多様な電圧変動に対応して
、抑制効果を発揮することができ、この種無効電力補償
装置として最適である。
第１図（イ）は本発明の実施例を示し、（ロ）図は電圧
上・下限値検出回路の詳細図である。 第２図は本発明の動作説明補助図である。 第３図（イ）、（ロ）は従来の無効電力補償装置を示す
。 １・・・無限大母線、２・・・電源インピーダンス、３
・・・母線、４久・・・高インピーダンス変圧器、５・
・・サイリスタ、６・・・ＰＴ、７・・・ＣＴ１８・・
・変動負荷、９・・・Ｑ検出器、ｌＯ・・・パルス発生
器、＋１・・・電圧検出器、＋２・・・上・下限比較器
、＋３・・・上限設定器、目・・・下限設定器、１５・
・・不感帯回路、＋７・・・反転器、１８・・・アナロ
グスイッチ等、１９・・・進相バイアス。 第１図 第２図 第３図 （イ）
上・下限値検出回路の詳細図である。 第２図は本発明の動作説明補助図である。 第３図（イ）、（ロ）は従来の無効電力補償装置を示す
。 １・・・無限大母線、２・・・電源インピーダンス、３
・・・母線、４久・・・高インピーダンス変圧器、５・
・・サイリスタ、６・・・ＰＴ、７・・・ＣＴ１８・・
・変動負荷、９・・・Ｑ検出器、ｌＯ・・・パルス発生
器、＋１・・・電圧検出器、＋２・・・上・下限比較器
、＋３・・・上限設定器、目・・・下限設定器、１５・
・・不感帯回路、＋７・・・反転器、１８・・・アナロ
グスイッチ等、１９・・・進相バイアス。 第１図 第２図 第３図 （イ）
Claims (1)
- （１）変動負荷に並列にサイリスタにより通電制御され
る高インピーダンス変圧器、又は変圧器とリアクトルを
接続した無効電力補償装置において、前記サイリスタに
対する無効電力制御回路に、系統電圧の降下、上昇に対
応するため、系統電圧検出器及び上・下限設定器を含む
電圧制御回路を付加し、系統電圧が上限設定値以上又は
下限設定値以下となった場合、前記電圧検出回路の出力
によって電圧抑制制御を優先させることを特徴とする無
効電力補償装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208508A JPS6267616A (ja) | 1985-09-19 | 1985-09-19 | 無効電力補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208508A JPS6267616A (ja) | 1985-09-19 | 1985-09-19 | 無効電力補償装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6267616A true JPS6267616A (ja) | 1987-03-27 |
Family
ID=16557318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208508A Pending JPS6267616A (ja) | 1985-09-19 | 1985-09-19 | 無効電力補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6267616A (ja) |
-
1985
- 1985-09-19 JP JP60208508A patent/JPS6267616A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525621A (en) | Electronic welding energy source | |
| JPS6361877B2 (ja) | ||
| JPS6267616A (ja) | 無効電力補償装置 | |
| JPS60207461A (ja) | 変換装置の制御装置 | |
| US3559031A (en) | Buck-boost voltage regulation circuit | |
| US3708739A (en) | Regulated electrical inverter system | |
| US4691325A (en) | Control apparatus for a direct current arc furnace | |
| JP2619851B2 (ja) | 電圧形インバータの並列運転制御回路 | |
| JPH0584524B2 (ja) | ||
| JPH0270280A (ja) | 電動機の制御方法 | |
| JPH07104742B2 (ja) | 無効電力補償装置 | |
| JP2588954B2 (ja) | 静止形無効電力補償装置用制御回路 | |
| JP2768848B2 (ja) | 静止形無効電力補償装置の制御装置 | |
| US4011497A (en) | Voltage/current regulated power supply for very high output currents | |
| US3872366A (en) | Motor control circuit | |
| JPH0642182B2 (ja) | 系統電圧安定化設備における制御装置 | |
| JPH0731301Y2 (ja) | 無効電力補償装置の制御装置 | |
| JP2665868B2 (ja) | 電気炉用電源装置 | |
| JPS645999Y2 (ja) | ||
| JP2775920B2 (ja) | アーク加工用電源装置 | |
| JP2792085B2 (ja) | 無効電力補償装置の制御方式 | |
| JPS62138911A (ja) | 無効電力補償装置の制御方法 | |
| JPS6268022A (ja) | 無効電力補償装置の制御方法 | |
| JPH0118445B2 (ja) | ||
| EP0116461B1 (en) | Control system for an ac/dc convertor |