JP2775920B2 - アーク加工用電源装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、出力フィードバック式のアーク加工用電源
装置の改良に関するものであり、特に積分要素を含む誤
差増幅器によって出力を制御する方式のアーク加工用電
源装置に関するものである。

＜従来の技術＞ アーク溶接，切断，加熱等のアーク加工用に用いる電
源装置において出力をフィードバックし設定値との差に
よって出力制御を行うものにおいて、出力精度を良くす
るために誤差増幅器に積分要素を含む回路方式が用いら
れる。第６図にこの方式の従来装置の接続図を示す。同
図において、１は電力源であり、商用交流電源や商用交
流電源を整流して直流出力を得る電源が用いられる。２
は出力制御部であり、サイリスタやトランジスタ等の半
導体スイッチング素子またはアナログ制御素子が用いら
れる。３は直流リアクトルであり、出力電流を平滑する
とともに、その動特性をアーク加工に適した時定数にす
るために設けられるものである。４は電極、５は被加工
物、６は出力電流検出器であり、出力電流に対応した信
号ｙを出力する。７は基準信号設定回路であり、加工電
流を設定するための信号ｒを出力する。８は比較器であ
り、基準信号設定回路７の出力信号ｒと出力検出器６の
出力信号ｙとを比較し、差信号ｅ＝ｒ−ｙを得る。９は
増幅器、10は積分器であり、それぞれ差信号ｅを入力
し、ｐおよびｉ＝∫ｅdtを出力するものである。11は加
算器であり、信号ｐおよびｉの和である総合誤差信号ｕ
＝ｐ＋ｉを出力する。12は加算器11の出力信号ｕを増幅
および波形整形して出力制御部２に対する駆動信号ｄに
変換する信号変換回路である。

同図の装置の動作を第７図の線図によって説明する。
第７図において（ａ）は信号ｅの変化を、（ｂ）は信号
ｕの変化をそれぞれ示し、（ｃ）はこれによって流れる
加工電流Ioの変化をそれぞれ時間の経過とともに示して
ある。

第６図および第７図において、時刻ｔ＝０にて図示し
ない起動信号が与えられて基準信号設定回路７の出力ｒ
がｒ＝roとなったとすると、この瞬間において電極４と
被加工物５との間が短絡しておらずまたアークも発生し
ていないと誤差信号ｅ＝roであるのでこれを積分した信
号を加算した信号ｕは積分回路10の最大出力（通常積分
回路10を演算増幅器で構成するときはその電源電圧に相
当する値）にまで上昇しｕ＝ｕmaxに至る。この信号ｕm
axは出力制御部２が最大出力となる信号よりもはるかに
大きい信号である。次に時刻ｔ＝toにおいて電極４と被
加工物５との間に短絡やアークが発生すると電流は急激
に上昇し、かつ駆動信号が過大であるために設定値Irを
超えて信号ｅが負（即ち、ｒ−ｙ＜０）となっても誤差
信号ｕは大きなままであり、この負の信号ｅが積分され
てｕ＜０となるまでに比較的時間がかかり、このために
出力電流は第７図（ｃ）に示すように大きなオーバーシ
ュートを発生することになる。この現象は出力設定信号
ｒが急減したときも同様に発生し、この場合には信号ｕ
が過剰に負となるために出力制御部２は完全遮断状態が
続き、上述と逆方向のオーバーシュートが発生すること
になる。

第８図は信号ｒを大なる値ｒpと小なる値ｒpに交互に
切替えて供給したときの信号e,uおよびこれらによって
得られる出力電流Ioの変化を時間の経過とともに示した
線図であり、（ａ）は基準信号ｒ、（ｂ）は積分前の差
信号ｅ＝ｒ−ｙ、（ｃ）は総合誤差信号ｕ、（ｄ）は出
力電流Ioすなわち信号ｙの変化をそれぞれ示している。
同図において、時刻ｔ＝t1において基準信号ｒをｒpか
ら大なる値のｒpに変化したときは、略第７図と同様の
変化が発生し、信号ｕは最大値＋ｕmax間で上昇し、出
力電流Ioは予定の電流Ipよりもはるかに大きなImまで上
昇し、その後積分回路10の信号ｉの変化によって減少し
Ipに落ちつく。次に時刻ｔ＝t2にて基準信号ｒがｒpか
ら小なる値のｒpに変化したときは誤差信号ｅ＝ｒp−ｙ
＜０となるために、積分値ｉはｒ＝ｒpのときの安定値
から大きく負方向に変化し、信号ｕはｒ＝ｒpのときの
安定値u2から積分回路10の負方向の最大出力（−ｕma
x）まで変化する。このために出力制御部２は完全遮断
となり、出力電流は回路の時定数に従って減少してゆ
く。出力電流Ioが減少して目的のIbに達すると差信号ｅ
は零となるが、積分回路10の出力ｉはこの間に負方向に
大きく増加しているので総合誤差信号ｕは負方向に大き
な値であり、出力電流Ioは減少をつづける。この状態が
続くと、出力電流が過小となり、ついに零になる。その
後、信号ｕの増加にしたがって出力電流Ioも増加し、目
標値Ibに至って安定することになる。

＜発明が解決しようとする問題点＞ 第６図の従来装置は上記のように積分要素を含むため
に定常出力時における出力制御は安定するものの、起動
時および出力設定信号の変更時のような過渡時において
大きなオーバーシュートを生じることになり、出力制御
部や加工用トーチを破損する危険性があり、特にアーク
溶接に用いるときには電流増加時のオーバーシュートは
被溶接物に対して入熱過剰となって溶け落ちを発生し、
また出力減少時に発生するオーバーシュートは出力電流
が過小ないしは零にまで至ることがあるためにアーク切
れの発生を招くことになる。さらに大電流と小電流とを
くりかえして溶接するパルスアーク溶接法に用いるとき
には、出力設定値が頻繁にステップ状の変化をするため
に上記の現象が繰り返される結果アーク切れを頻繁に発
生するようになって安定なアークの維持ができないもの
である。

＜問題点を解決するための手段＞ 本発明は、上記の従来装置の問題点を解決するために
積分要素を含む誤差増幅器の出力信号を出力制御部の出
力が飽和に達する値の範囲内に制限する制限回路を設け
たものである。

＜実施例＞ 第１図に本発明の実施例の接続図を示す。同図におい
て１ないし12は第６図に示した従来装置と同機能のもの
を示している。ここで電力源１としては直流出力のもの
であり、例えば商用交流を整流し簡単な平滑回路を設け
たものが用いられる。また出力制御部２はスイッチング
用トランジスタQ1,Q2,ダイオードD1ないしD4および変圧
器T1からなる高周波フォワードコンバータによって構成
されている例を示してある。13は加算器、14は加算器11
の出力を加算器13に負帰還する非直線性の帰還回路であ
り、加算器13と帰還回路14とによって誤差信号制限回路
を構成している。ここで帰還回路14としては加算器11の
出力である総合誤差信号が出力制御部２の飽和量以内、
例えば第１図のフォワードコンバータにおいてはトラン
ジスタQ1,Q2のONデューティ（Ton/T）が０％〜50％の範
囲である間は全く負帰還せず、これを超えて誤差信号が
大きくなるかまたは負になるかすると、加算器13に加算
器11の出力を負帰還して総合誤差出力をこの範囲内に制
限する。即ち出力制御部２が最大出力となるときの駆動
回路12への入力信号（総合誤差信号）ｕをｕhとし、最
小出力、即ち出力零となるときの信号ｕをｕlとする
と、ｕ＜ｕlおよびｕ＞ｕhのときに負帰還がかかりｕl
＜ｕ＜ｕhの間に制限するものである。これによって出
力制御部２の出力ｙは過大なオーバーシュートを発生す
ることがなくなる。

第２図に誤差増幅器および誤差信号制限回路の具体的
な実施例を示す。同図においてOP1は演算増幅器であ
り、入力抵抗器R1,R2を介して基準信号ｒおよび出力検
出信号ｙとが相互に逆極性で供給される。演算増幅器OP
1の入出力端子間には抵抗器R3とコンデンサC1とからな
る直列回路が接続され、またこれらと並列に入力端子か
ら出力端子に向う方向に順方向となる極性に定電圧ダイ
オードが接続されている。ここで入力抵抗器R1,R2,演算
増幅器OP1,帰還抵抗器R3,コンデンサC1は積分要素を含
む誤差増幅器を構成しており、第１図の実施例における
比較器8,加算器13,増幅器9,積分回路10,加算器11に相当
する。また定電圧ダイオードZD1および演算増幅器OP1は
誤差信号制限回路14を構成している。

第２図において、定電圧ダイオードのツエナー降伏電
圧をｖz、順方向電圧降下をｖfとすると、ｕ＜−ｖfお
よびｕ＞ｖzのときに演算増幅器に（ｖf−ｕ），（ｕ−
ｖz）に相当する負帰還がかかり、その結果、出力ｕは
−ｖf≦ｕ≦ｖzの範囲内に制限されることになり ｕ＜−ｖfのとき ｕ＝−ｖf −ｖf≦ｕ≦ｖzのとき ｕ＝（k1・ｒ−k2・ｙ）＋∫（k3・ｒ−k4・ｙ）dt （但し、k1ないしk4は抵抗器R1ないしR3およびコン
デンサC1によって定まる定数） ｕ＞ｖzのとき ｕ＝ｖz となる。

したがって定電圧ダイオードZD1の定格電圧ｖzを第１
図の出力制御部２が最大出力となるときの誤差信号より
も若干高目の値に選定しておけば基準信号ｒがステップ
状に変化したときにも積分要素の存在にかかわらず余分
な値、出力制御部２の能力を超えた値にまで誤差信号が
変化することはなく、オーバーシュートの発生は最小限
に抑制されることになる。

第３図は、本発明の装置において基準信号を高い値ｒ
pと低い値ｒpとに切り替えたときの誤差信号および出力
の変化を示す線図であり、第８図と同様に（ａ）は基準
信号ｒ、（ｂ）は積分前の差信号ｅ＝ｒ−ｙ、（ｃ）は
総合誤差信号ｕ、（ｄ）は出力電流Io,即ち信号ｙの変
化をそれぞれ示している。

同図のように基準信号ｒが高い値ｒpと低い値ｒpとに
変化したときに誤差信号ｕは誤差信号制限回路14によっ
て制限された値ｖzとｖfとの間で変化することになる。
それ故、基準信号ｒが低い値ｒpから高い値ｒpに急変し
たときには誤差信号ｕはｒ＝ｒpのときの安定値u1から
ｖzまで急上昇したところでこの値に制限されて一定値
になる。これによって出力制御部２が最大出力となって
出力電流Ioが急上昇し設定値Ipに達すると誤差信号ｅが
減少するために、総合誤差信号ｕはｖzから減少を始め
ることになる。このために設定値ｒpに対する最終の総
合誤差信号の値u2に戻るまでの時間が極めて短時間とな
ってオーバーシュートの時間が著しく短縮される。

一方、基準信号ｒがｒpから低い値のｒpに急変したと
きには差信号ｅ＝ｒp−ｙは負の大きな値となるので最
終誤差信号ｕは急速にu2から負の方向に変化しようとす
るが、誤差信号制限回路によってｕ＝−ｖf（≒０）で
変化が停止する。このため出力制御部２は遮断状態とな
り、出力電流は回路の時定数に従って次第に減少してゆ
くことになる。出力電流が減少して設定値Ibに達すると
差信号ｅ＝ｒ−ｙが負から正となり、これによって総合
誤差ｕは略零のｖfから上昇し始めて比較的短時間の後
に、設定値Ibを得る信号u1に達することになる。このた
めに出力電流減少時のオーバーシュートもほとんど発生
せず、出力電流が過少となったり零にまで至ることがな
くなる。

なお第３図において点線は本発明の誤差信号制限回路
を設けずに積分要素を有する誤差増幅器を用いたときの
各信号の変化を示すものであって、第８図と同じ波形を
比較のために示したものである。

第４図は本発明の別の実施例を示す接続図である。同
図において15は加算器11の出力ｕを加算器13に負帰還す
るか否かを決定するアナログスイッチであり、16は加算
器11の出力を入力としくりかえし周波数が一定で入力信
号に応じたパルス幅のパルス信号ｍに変換するパルス幅
変調回路、17はパルス幅変調回路16の出力を出力制御部
２を駆動する信号に増幅する電力増幅器、18はパルス幅
変調回路16の出力ｍを入力とし出力制御部２を駆動する
ときに出力制御部２の構成によって定まる最大パルス
幅、例えば図示のように出力制御部２がフォワードコン
バータによって構成されているときはONデューティが50
％になるときに近い一定値を超えたときにアナログスイ
ッチ15を閉じる信号ｓを出力する飽和検出器である。そ
の他は第１図に示した実施例と同機能のものに同符号を
付して説明を省略する。

同図の装置において、飽和検出器18がパルス幅変調回
路16の出力ｍが設定値を超えたことを検出するまでは、
アナログスイッチ15は開放のままであるので帰還信号
ｕ′は零であり、増幅器９の出力ｐと積分回路10の出力
ｉとの和の信号がそのまま信号ｕとなって、パルス幅変
調回路16に供給されて出力制御部２はこの信号ｍによっ
て駆動される。信号ｍの幅が設定値よりも大になると飽
和検出器18の出力ｓがハイレベルとなり、アナログスイ
ッチ15を閉じる。この結果、加算器11の出力信号ｕは全
信号が加算器13に負帰還されて加算器13の出力信号を減
ずるように作用する。これによって増幅器９および積分
器10の出力は急速に減少し、信号ｕは結局信号ｍが最大
パルス幅となる値以下に制限されることになる。

第５図は第４図の実施例において用いるのに適した飽
和検出器18の例を示す接続図である。同図においてE1,E
2は直流電源、Ｒは抵抗器、Ｃはコンデンサ、OPは演算
増幅器であり、抵抗器Ｒ、コンデンサＣおよび演算増幅
器OPは直流電源E1を積分する積分回路を構成している。
またASはアナログスイッチであり、演算増幅器OPの入出
力間に接続されたコンデンサＣを短絡し、積分回路をリ
セットする。Compは比較器、MMはモノマルチバイブレー
タ、INVは入力信号のレベルを反転するインバータであ
る。

第５図において、パルス幅変調回路16の出力ｍがハイ
レベルの間、即ち出力制御部２にON信号が供給されてい
る間はこれをインバータによって反転した信号はロー
レベルであるのでアナログスイッチASは開いており、こ
のために信号ｍの立ち上り時から演算増幅器OPはコンデ
ンサＣと抵抗器Ｒとによって定まる時定数で直流電源E1
の電圧を積分し始める。この積分出力ｖは直流電源E2の
出力ｖsと比較器Compにて比較される。ここで比較器Com
pは入力信号がｖ＜ｖsの状態からｖ＞ｖsに変化したと
きに出力レベルが反転、例えばハイレベルからローレベ
ルに反転するものを用い、また直流電源E2の出力ｖsと
してパルス幅変調回路16の出力信号ｍが最大パルス幅に
相当するときの積分信号ｖよりも若干低い値に設定して
おく。このようにすることにより、パルス幅変調回路16
の出力信号ｍの継続時間が最大パルス幅よりも短かいと
きは積分信号ｖがｖsよりも高くならない間に信号ｍが
ローレベル、即ち信号がハイレベルに反転するのでア
ナログスイッチASが閉じてコンデンサC2を短絡し、積分
回路をリセットし信号ｖは零に復帰する。この結果、比
較器Compはｖ＜ｖsのままであるので出力信号は反転せ
ず、したがってモノマルチバイブレータMMも動作しな
い。このために信号ｓは発生せず、アナログスイッチ15
は開放のままとなり、ｅ＝ｅ′であるので信号ｕは何ら
制限されることなく誤差信号（ｒ−ｙ）とこの積分値ｉ
との和によって定まることになる。

次に信号ｕの値が大きくなってパルス幅変調回路16の
出力信号ｍの幅が長くなり、第５図の演算増幅器OPの積
分出力ｖが１回のパルス期間の末期において直流電源E2
の出力ｖsよりも大になると、比較器Compはｖ＞ｖsによ
って出力信号が反転する。この比較器Compの出力信号の
反転によってモノマルチバイブレータMMがトリガーされ
て一定時間幅のパルス信号ｓをアナログスイッチ15に供
給し、これを閉路する。アナログスイッチ15が閉じると
第４図の信号ｕが加算器13に負帰還されてその出力信号
ｅ′を大きく負方向に変化させることになる。この結
果、信号ｐも負となりまた信号ｅ′を積分した信号ｉも
急速に減少する方向に変化し、信号ｕを急速に減少させ
て、次のパルスから最大パルス幅より小さい値に相当す
る値に制限されることとなる。

ここでモノマルチバイブレータMMの出力パルスｓの継
続時間幅はあまり厳密に設定する必要はなく、パルス幅
変調回路16のOFF時間幅の最小値よりも若干短かい時間
程度であればよい。

＜発明の効果＞ 本発明は上記の通りであるので積分要素を制御系に含
めて定常時の動作を安定にするとともに起動時、負荷の
急変時および出力設定信号の急変時などの過渡時にオー
バーシュートの発生を最少限に抑制することができ、過
大出力による溶け落ちや溶接トーチの焼損あるいは過少
出力によるアーク切れの発生が防止できるものである。

【図面の簡単な説明】

第１図は本発明の実施例を示す接続図、第２図は第１図
の実施例において適用する誤差信号制限回路の具体的実
施例を示す接続図、第３図は第２図の実施例の動作を説
明するための線図、第４図は本発明の別の実施例を示す
接続図、第５図は第４図の実施例において適用する飽和
検出器の例を示す接続図、第６図は従来の装置の例を示
す接続図、第７図は第６図の従来装置の起動時の動作を
説明するための線図、第８図は第６図の従来装置におい
て出力指令信号を大小に切替えたときの動作を説明する
ための線図である。 １……電力源、２……出力制御部、 ７……基準信号設定回路、８……比較器、 ９……増幅器、10……積分回路、 11……加算器、12……駆動回路、 13……加算器、14……誤差信号制限回路、 15……アナログスイッチ、 16……パルス幅変調回路、18……飽和検出器

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) B23K 9/073,9/10

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】出力設定信号と出力検出信号とを積分要素
   を含む誤差増幅器にて比較増幅し出力を設定値に一致さ
   せるように出力制御部を制御する方式のアーク加工用電
   源装置において、前記誤差増幅器の出力信号を略零から
   前記出力制御部の出力が飽和に達する値までの範囲内に
   制限する誤差信号制限回路を設けたアーク加工用電源装
   置。
2. 【請求項２】前記誤差増幅器は、演算増幅器を含み、前
   記出力設定信号ｒと前記出力検出信号ｙとを相互に逆極
   性で入力抵抗器を介して前記演算増幅器の入力端子に供
   給するとともに、入出力端子間に抵抗器およびコンデン
   サからなる直列回路を接続して加算および積分要素を構
   成し、 （ｒ−ｙ）＋∫（ｒ−ｙ）dt を出力する増幅器であり、前記誤差信号制限回路は前記
   演算増幅器の入力端子と出力端子との間に接続され前記
   演算増幅器の出力電圧を略零から一定値以下の範囲に制
   限する定電圧ダイオードである請求項第１項に記載のア
   ーク加工用電源装置。
3. 【請求項３】前記出力制御部は、前記誤差増幅器の出力
   に応じたデューティのパルス信号によって出力が決定さ
   れるPWM制御回路を有するスイッチング式の出力制御部
   であり、前記誤差信号制限回路は前記PWM制御回路の出
   力の１回の導通期間の長さを計測し１回の導通期間の長
   さが前記PWM制御回路の最大デューティに相当する時間
   を超えない予め定められた所定の時間に達したことを検
   出する飽和検出器と、前記誤差増幅器の入出力端子間に
   接続されて前記飽和検出器の検出出力によって前記誤差
   増幅器のほぼ全出力を入力側に負帰還するアナログスイ
   ッチとを具備した回路である請求項第１項に記載のアー
   ク加工用電源装置。