JPH0584524B2 - - Google Patents
Info
- Publication number
- JPH0584524B2 JPH0584524B2 JP3508885A JP3508885A JPH0584524B2 JP H0584524 B2 JPH0584524 B2 JP H0584524B2 JP 3508885 A JP3508885 A JP 3508885A JP 3508885 A JP3508885 A JP 3508885A JP H0584524 B2 JPH0584524 B2 JP H0584524B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- adder
- regulator
- signal
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010304 firing Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000001629 suppression Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/70—Regulating power factor; Regulating reactive current or power
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はアーク炉のような不規則、かつ急峻に
無効電力が変動する負荷が接続されている電力系
統の電圧変動抑制装置に係わる。
無効電力が変動する負荷が接続されている電力系
統の電圧変動抑制装置に係わる。
［在来技術と問題点］
比較的速い電圧変動の抑制を目的として、入力
電圧と入力電圧をローパスフイルターを通したも
のを基準値として比較し、比較後の信号により、
直列リアクトルと逆並列接続サイリスタよりなる
サイリスタ制御リアクトルと交流フイルタよりな
る電圧変動抑制装置でフイードバツク制御を行つ
て、電圧変動を抑制する装置が知られている。
電圧と入力電圧をローパスフイルターを通したも
のを基準値として比較し、比較後の信号により、
直列リアクトルと逆並列接続サイリスタよりなる
サイリスタ制御リアクトルと交流フイルタよりな
る電圧変動抑制装置でフイードバツク制御を行つ
て、電圧変動を抑制する装置が知られている。
ところが前記基準値が固定であるとフイードバ
ツク制御によつてサイリスタ制御リアクトルは電
圧の速い変動分以外の例えば長周期電圧変動まで
応答する為に、大容量のサイリスタ及びリアクト
ルが必要となるばかりでなく、母線電圧の変動分
のみを効果的に抑制する運転ができない。この点
を解消するために、実願昭58−134064号、「電圧
抑制装置」を提案した。
ツク制御によつてサイリスタ制御リアクトルは電
圧の速い変動分以外の例えば長周期電圧変動まで
応答する為に、大容量のサイリスタ及びリアクト
ルが必要となるばかりでなく、母線電圧の変動分
のみを効果的に抑制する運転ができない。この点
を解消するために、実願昭58−134064号、「電圧
抑制装置」を提案した。
第４図は前記装置をブロツク図で示す。図にお
いて１は無限大母線、２は電源インピーダンス、
３は母線であり、１０は直列リアクトル、１１は
サイリスタであつて、サイリスタ制御リアクトル
を形成し、１２は交流フイルタであつて、ともに
母線３に並列に接続されている。
いて１は無限大母線、２は電源インピーダンス、
３は母線であり、１０は直列リアクトル、１１は
サイリスタであつて、サイリスタ制御リアクトル
を形成し、１２は交流フイルタであつて、ともに
母線３に並列に接続されている。
４はPTであり、５は電圧検出器、７は減算器、
８は調節器、１８は積分器、９はパルス発生器で
ある。
８は調節器、１８は積分器、９はパルス発生器で
ある。
母線３よりも電圧信号は電圧検出器５より直流
信号に変換され、減算器７に入力する。また減算
器７には調節器８の出力を積分器１８を通した出
力が入力され、調節器８の出力はパルス発生器９
に入力される。この装置によれば、速い電圧変動
をフイードバツク制御で抑制することができる。
信号に変換され、減算器７に入力する。また減算
器７には調節器８の出力を積分器１８を通した出
力が入力され、調節器８の出力はパルス発生器９
に入力される。この装置によれば、速い電圧変動
をフイードバツク制御で抑制することができる。
以上、二つの制御回路構成のものによれば、系
統等の比較的速い電圧変動に対して変動抑制を行
うことができるが、母線の長周期電圧変動による
過電圧、低電圧時にもフリツカー抑制の動作を行
つている。しかし、過電圧または低電圧時には、
これらの補償を優先的に行うことがフリツカーを
防止することにより重要である。
統等の比較的速い電圧変動に対して変動抑制を行
うことができるが、母線の長周期電圧変動による
過電圧、低電圧時にもフリツカー抑制の動作を行
つている。しかし、過電圧または低電圧時には、
これらの補償を優先的に行うことがフリツカーを
防止することにより重要である。
［問題解決のための手段］
本発明は母線電圧が長周期電圧変動、例えば数
秒より数10秒にわたる電圧変動について定められ
た上、下限設定レベルを越えたとき、速いフリツ
カー変動に優先して上、下限設定レベルが基準値
となり、フイードバツク制御にて系統の安定を保
持しようとするものである。
秒より数10秒にわたる電圧変動について定められ
た上、下限設定レベルを越えたとき、速いフリツ
カー変動に優先して上、下限設定レベルが基準値
となり、フイードバツク制御にて系統の安定を保
持しようとするものである。
［実施例］
第１図に本発明の実施例をブロツク図で示す。
また第２図に第１図Ａ部分の詳細をブロツク図で
示し、第３図に第１図Ｂ部分の詳細をブロツク図
で示す。第４図と同一部分は同一符号で示す。
また第２図に第１図Ａ部分の詳細をブロツク図で
示し、第３図に第１図Ｂ部分の詳細をブロツク図
で示す。第４図と同一部分は同一符号で示す。
第４図図示の装置と同様に、直列リアクトル１
０と逆並列接続サイリスタ１１よりなるサイリス
タ制御リアクトルと並列に交流フイルタ１２が母
線３に接続される。
０と逆並列接続サイリスタ１１よりなるサイリス
タ制御リアクトルと並列に交流フイルタ１２が母
線３に接続される。
PT４による母線電圧は電圧検出器５で直流信
号に変換される。この母線電圧信号VINは電圧入
力制御信号である。
号に変換される。この母線電圧信号VINは電圧入
力制御信号である。
前記電圧検出器５の出力側は基準電圧回路６お
よび加算器７に接続され、基準電圧回路６に上限
電圧設定器１３と下限電圧設定器１４に接続され
る。
よび加算器７に接続され、基準電圧回路６に上限
電圧設定器１３と下限電圧設定器１４に接続され
る。
加算器７は調節器８に接続され、調節器８の出
力側は第２の加算器１７に接続され、第２の加算
器１７の出力側はパルス発生器９と第２の調節器
１６に接続され、第２の調節器１６の出力側は第
２の加算器１７に接続され、また第２の調節器１
６は定常容量設定器１５より入力を受ける。
力側は第２の加算器１７に接続され、第２の加算
器１７の出力側はパルス発生器９と第２の調節器
１６に接続され、第２の調節器１６の出力側は第
２の加算器１７に接続され、また第２の調節器１
６は定常容量設定器１５より入力を受ける。
パルス発生器９はサイリスタの点弧極に接続さ
れる。
れる。
［動作］
電圧検出器５よりも母線電圧信号VINは基準電
圧回路６に入力されるが、上限電圧設定器１３お
よび下限電圧設定器１４との関連において次に説
明する基準電圧信号Vrefを形成する。
圧回路６に入力されるが、上限電圧設定器１３お
よび下限電圧設定器１４との関連において次に説
明する基準電圧信号Vrefを形成する。
第２図は、第１図の点線Ａで囲む部分、つまり
基準電圧信号Vrefの形成回路を示すものである。
６１は第１図基準電圧回路６のローパスフイルタ
ーを示し、６２は上、下限リミツター回路を示
し、両者は順に接続される。
基準電圧信号Vrefの形成回路を示すものである。
６１は第１図基準電圧回路６のローパスフイルタ
ーを示し、６２は上、下限リミツター回路を示
し、両者は順に接続される。
母線電圧信号VINはローパスフイルター６１で
VIN′に変換されてリミツター回路６２に入力し、
同時に、上、下限電圧設定器１３，１４よりの
上、下限電圧設定値も入力される。
VIN′に変換されてリミツター回路６２に入力し、
同時に、上、下限電圧設定器１３，１４よりの
上、下限電圧設定値も入力される。
上限電圧設定値をVO、下限電圧設定値をVUと
すれば、Vrefは、 (1) VOVIN′VUでは、Vref＝VIN′ (2) VIN′VOおよびVIN′VUでは、それぞれ
Vref＝VOおよびVref＝VUとなる。
すれば、Vrefは、 (1) VOVIN′VUでは、Vref＝VIN′ (2) VIN′VOおよびVIN′VUでは、それぞれ
Vref＝VOおよびVref＝VUとなる。
つまり系統電圧が上限設定値と下限設定値間に
ある場合は、基準電圧回路６よりのVIN′がその
まま基準電圧信号値となり、上限電圧設定値VO、
または下限電圧設定値VUを越えれば、それぞれ
VO、VUが基準電圧信号値なる。電圧信号VINと基
準電圧信号Vrefは加算器７で比較して差信号と
して取出され、調節器８に入力される。調節器８
はK3／１＋ST3の機能を持ちフイードバツク制
御に必要なループゲイン及びループ時定数を有す
る。調節器８よりの出力信号VK1は第１図の点線
Ｂで囲む第３図の回路に入力されるが、出力信号
VK1を入力する第２の加算器１７の出力はその出
力側で定常容量設定器１５による設定容量と比較
され、第２の調節器１６よりの出力信号VK2と加
算したものである。
ある場合は、基準電圧回路６よりのVIN′がその
まま基準電圧信号値となり、上限電圧設定値VO、
または下限電圧設定値VUを越えれば、それぞれ
VO、VUが基準電圧信号値なる。電圧信号VINと基
準電圧信号Vrefは加算器７で比較して差信号と
して取出され、調節器８に入力される。調節器８
はK3／１＋ST3の機能を持ちフイードバツク制
御に必要なループゲイン及びループ時定数を有す
る。調節器８よりの出力信号VK1は第１図の点線
Ｂで囲む第３図の回路に入力されるが、出力信号
VK1を入力する第２の加算器１７の出力はその出
力側で定常容量設定器１５による設定容量と比較
され、第２の調節器１６よりの出力信号VK2と加
算したものである。
ここで、定常容量設定器１５は、調節器８より
の出力信号VK1が零におけるサイリスタ１１の通
電量を設定するための、定常容量設定機能を果す
ものであり、第２の調節器１６は定常容量設定器
１５の出力と加算器出力Vpを加算し、調節器８
よりの出力VK1を加減する為のものである。
の出力信号VK1が零におけるサイリスタ１１の通
電量を設定するための、定常容量設定機能を果す
ものであり、第２の調節器１６は定常容量設定器
１５の出力と加算器出力Vpを加算し、調節器８
よりの出力VK1を加減する為のものである。
定常容量設定器１５、第２の調節器１６、第２
の加算器１７がない場合の制御動作は調節器８の
出力が零、すなわち、電圧変動がない場合にサイ
リスタ１１をカツトオフにする構成とすると、系
統の長周期電圧変動が低電圧となり、Vref＝VU
となつたときにサイリスタはカツトオフのままと
なり、リアクトルを制御しない。この逆の構成で
あればVref＝VOとなつたときに前者と同様のこ
とがいえる。またこの場合、電圧変動が零でも、
サイリスタ１１にはフルに電流が流れるので不経
済である。
の加算器１７がない場合の制御動作は調節器８の
出力が零、すなわち、電圧変動がない場合にサイ
リスタ１１をカツトオフにする構成とすると、系
統の長周期電圧変動が低電圧となり、Vref＝VU
となつたときにサイリスタはカツトオフのままと
なり、リアクトルを制御しない。この逆の構成で
あればVref＝VOとなつたときに前者と同様のこ
とがいえる。またこの場合、電圧変動が零でも、
サイリスタ１１にはフルに電流が流れるので不経
済である。
通常、調節器８より入力信号VK1がないとき、
つまり電圧変動がなく、且つ母線電圧が定常値に
ある場合に、定常容量設定器１５により、パルス
発生器９に対する出力信号が、サイリスタ１１の
通電電流が約50％程度になるように設定しておけ
ばよい。即ち定常容量設定器１５は調節によりサ
イリスタ１１の定常運転信号を変更設定する機能
を有するものである。
つまり電圧変動がなく、且つ母線電圧が定常値に
ある場合に、定常容量設定器１５により、パルス
発生器９に対する出力信号が、サイリスタ１１の
通電電流が約50％程度になるように設定しておけ
ばよい。即ち定常容量設定器１５は調節によりサ
イリスタ１１の定常運転信号を変更設定する機能
を有するものである。
系統電圧が上限電圧設定値VOと下限電圧設定
値VU間にある場合、VIN′がそのまま基準値Vref
となり、電圧検出器５よりの電圧出力信号VINと
比較され、VIN＞Vrefであれば、加算器１７およ
びパルス発生器９にて、サイリスタ１１に電流を
より流せの指令を与え、VIN≒VIN′（Vref）にな
るように制御する。
値VU間にある場合、VIN′がそのまま基準値Vref
となり、電圧検出器５よりの電圧出力信号VINと
比較され、VIN＞Vrefであれば、加算器１７およ
びパルス発生器９にて、サイリスタ１１に電流を
より流せの指令を与え、VIN≒VIN′（Vref）にな
るように制御する。
系統電圧が、上、下限設定レベル範囲外になれ
ば、例えばVIN′VOになれば、VOがVrefとな
り、以後、さきのVIN＞Vrefの場合と同様な動作
を行いVIN≒VO（Vref）になるように制御する。
ば、例えばVIN′VOになれば、VOがVrefとな
り、以後、さきのVIN＞Vrefの場合と同様な動作
を行いVIN≒VO（Vref）になるように制御する。
これら制御は、いずれもパルス発生器９の入力
信号Vpにより点弧位相角パルスを定めて、直列
リアクトル１０の通電制御を行つて、母線電圧の
変動を抑制する方向で行なわれる。
信号Vpにより点弧位相角パルスを定めて、直列
リアクトル１０の通電制御を行つて、母線電圧の
変動を抑制する方向で行なわれる。
［効果］
従来の装置においては比較的速い電圧変動につ
いてのみ効果的な制御ができたが、本発明におい
ては前述に加え系統電圧等の長周期変動による過
電圧、低電圧に対してもある範囲において電圧変
動を抑制することができる。
いてのみ効果的な制御ができたが、本発明におい
ては前述に加え系統電圧等の長周期変動による過
電圧、低電圧に対してもある範囲において電圧変
動を抑制することができる。
第１図は本発明実施例のブロツク図である。第
２図は第１図Ａ部分の詳細ブロツク図である。第
３図は第１図Ｂ部分の詳細ブロツク図である。第
４図は従来装置のブロツク図である。 １……無限大母線、２……電源インピーダン
ス、３……母線、４……PT、５……電圧検出器、
６……基準電圧回路、７……加算器、８……調節
器、９……パルス発生器、１０……直列リアクト
ル、１１……サイリスタ、１２……交流フイル
タ、１３……上限電圧設定器、１４……下限電圧
設定器、１６……第２の調節器、１７……第２の
加算器、６１……ローパスフイルター、６２……
上、下限リミツター回路。
２図は第１図Ａ部分の詳細ブロツク図である。第
３図は第１図Ｂ部分の詳細ブロツク図である。第
４図は従来装置のブロツク図である。 １……無限大母線、２……電源インピーダン
ス、３……母線、４……PT、５……電圧検出器、
６……基準電圧回路、７……加算器、８……調節
器、９……パルス発生器、１０……直列リアクト
ル、１１……サイリスタ、１２……交流フイル
タ、１３……上限電圧設定器、１４……下限電圧
設定器、１６……第２の調節器、１７……第２の
加算器、６１……ローパスフイルター、６２……
上、下限リミツター回路。
Claims (1)
- １ 母線に負荷と並列に接続された逆並列サイリ
スタと直列リアクトルよりなるサイリスタ制御リ
アクトルと交流フイルタよりなり、サイリスタ点
弧位相制御により前記直列リアクトルの通電電流
を調整して母線電圧の変動を制御する電圧変動抑
制装置において、母線電圧信号をローパスフイル
タを介して上、下限電圧設定器を設けた上、下限
リミター回路に入力し、前記母線電圧信号が前記
上、下限リミター回路の上、下限電圧設定値の間
にあるるときは前記ローパスフイルタを通過した
母線電圧信号を、前記母線電圧信号が前記上、下
限電圧設定値と等しいかこれを越えるときは該
上、下限いずれかの電圧設定値を基準電圧として
出力する基準電圧回路と、前記基準電圧回路の基
準電圧と前記母線電圧信号とを比較して差を求め
る加算器と、前記加算器の出力信号を入力とする
調節器を順に接続するとともに、前記調節器の出
力を第２の加算器を介してパルス発生器に接続
し、前記第２の加算器の出力は定常容量設定器よ
りの設定値とともに第２の調節器に入力し、前記
第２の調節器の出力は前記第２の加算器に入力し
て得られる信号により点弧位相角パルスを定めて
前記直列リアクトルの通電制御を行うことを特徴
とする電圧変動抑制装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3508885A JPS61194515A (ja) | 1985-02-22 | 1985-02-22 | 電圧変動抑制装置 |
| CN 86101078 CN1006583B (zh) | 1985-02-22 | 1986-01-30 | 电压变动抑制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3508885A JPS61194515A (ja) | 1985-02-22 | 1985-02-22 | 電圧変動抑制装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61194515A JPS61194515A (ja) | 1986-08-28 |
| JPH0584524B2 true JPH0584524B2 (ja) | 1993-12-02 |
Family
ID=12432205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3508885A Granted JPS61194515A (ja) | 1985-02-22 | 1985-02-22 | 電圧変動抑制装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS61194515A (ja) |
| CN (1) | CN1006583B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1321428C (zh) * | 2005-06-23 | 2007-06-13 | 华北电力大学（北京） | 一种高速低谐波的可控电抗器 |
| CN101943714B (zh) * | 2009-07-10 | 2012-08-15 | 戴维逊磁疗技术（厦门）有限公司 | 晶闸管的交流信号过零时序精密检测方法及装置 |
-
1985
- 1985-02-22 JP JP3508885A patent/JPS61194515A/ja active Granted
-
1986
- 1986-01-30 CN CN 86101078 patent/CN1006583B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61194515A (ja) | 1986-08-28 |
| CN86101078A (zh) | 1986-08-20 |
| CN1006583B (zh) | 1990-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0584524B2 (ja) | ||
| US3686552A (en) | Synchronous motor field regulator control | |
| JP2588954B2 (ja) | 静止形無効電力補償装置用制御回路 | |
| JP2003324847A (ja) | 電圧フリッカ補償方法および装置 | |
| JPH0270280A (ja) | 電動機の制御方法 | |
| JPH0270261A (ja) | Ｄｃチョッパ式可変定電圧電源装置 | |
| JPH0546095Y2 (ja) | ||
| JPH0731301Y2 (ja) | 無効電力補償装置の制御装置 | |
| JP2792085B2 (ja) | 無効電力補償装置の制御方式 | |
| JPH0626457B2 (ja) | 無効電力補償装置の制御方式 | |
| JP2701663B2 (ja) | リミッタ装置 | |
| JPS61156320A (ja) | 静止形無効電力補償装置 | |
| JPH03222016A (ja) | 無効電力補償装置の制御方式 | |
| JPH07104742B2 (ja) | 無効電力補償装置 | |
| JP2606946Y2 (ja) | 電圧変動抑制装置の制御装置 | |
| JPH0731299Y2 (ja) | 無効電力補償制御装置 | |
| JPS6267616A (ja) | 無効電力補償装置 | |
| JP2601422B2 (ja) | 高調波補償装置 | |
| JPH08214459A (ja) | 無効電力補償装置の制御装置 | |
| JP2592523B2 (ja) | 電源装置の制御装置 | |
| JPH0398402A (ja) | 車両用電力変換装置 | |
| JPH0215893B2 (ja) | ||
| JPH11134042A (ja) | 交流電力調整装置 | |
| JP3228033B2 (ja) | 無効電力補償装置の直流中間電圧の制御方法 | |
| JPH02181209A (ja) | 無効電力補償装置の制御装置 |