JPS626545A - 伝送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 エラーの発生したデータを再送させてデータ伝送品質を
向上させるインテリジェント機能を持つ時分割多重装置
において、複数のデータブロックをまとめたフレーム構
成でエラーチェックと再送を行わず、各低速回線毎のデ
ータブロックでエラ−チェックと再送を行わせ、エラー
の無いデータブロックの再送を防止する。

〔産業上の利用分野〕

本発明は時分割多重装置に係り、特に高速伝送中の中継
回線側の伝送制御手順を複数用いることにより、エラー
回復のためのデータ再送を低速回線毎に実施することを
可能とし、各低速回線毎の伝送効率を高める伝送制御方
式に関する。

近年、通信回線を経由してデータ端末装置間でデータの
伝送を行うことが盛んとなってきた。そして、複数のデ
ータ端末装置相互間でデータ伝送を行う場合、一つの通
信回線を効率良く使用するため、複数のデータ端末装置
から送出される低速のデータを、一つの高速回線に多重
化して伝送し、受信側でこれを各データ端末装置毎に分
配する時分割多重装置が使用されている。

ところで、この時分割多重装置には高品質のデータ伝送
を行うため、高速伝送中の中継回線側に伝送制御手順を
設け、中継回線上で発生するエラーの回復に、データの
再送を行わせるインテリジェント機能を持つものがある
。

しかし、このデータ再送を行う際、エラーの発生してい
ないデータの再送を防止し、伝送遅延を防止することが
必要である。

〔従来の技術〕

第３図は従来の時分割多重装置の動作を説明する図であ
る。

第３図（ａ）において、１〜３及び６〜８はデータ端末
装置で、Ａ−Ｃは夫々のデータ端末装置から送出される
データブロックを示す。４は時分割多重装置の送信部で
、各データブロックＡ−Ｃを多重化し、中継回線９に１
０で示す如くフレーム構成として送信する。５は時分割
多重装置の受信部で、送信部４から送られたフレーム１
０をデータブロックＡ−Ｃに夫々分割し、データ端末装
置６〜８に分配する。

データブロックＡ−Ｃは前記の如く、中継回線９上をフ
レーム１０としてまとめて送信される時、第３図ｆｂ）
に示す如く、フレーム１０の先頭に伝送制御手順に基づ
く同期確立用フラグ、アドレス、制御信号等の情報を持
つオーバヘッドＯＨが付加され、次に各データブロック
Ａ−Ｃが続き、最後にこのフレーム１０のエラー発生を
検出するチェックコードＣＲＣが付加される。

ここで、例えばデータブロックＢにエラーが発生した場
合、受信部５はＣＲＣによりエラー発生を検知し、送信
部４にフレーム１０の再送を要求する。従ってフレーム
１０”が再送される。受信部５はこの再送されたフレー
ム１０“を分割し、各データ端末装置に夫々データブロ
ックＡ−Ｃを分配する。

〔発明が解決しようとする問題点〕

上記の如〈従来は中継回線でエラーが発生すると、フレ
ーム毎に再送要求を行うため、低速回線側、即ち各デー
タ端末装置側から見れば、エラーの発生していないデー
タブロックＡ及びＣが道連れとなって再送される。

従って実際にエラーが発生していないデー汐ブロックま
で再送されるため、伝送遅延が増大するという問題点が
ある。

本発明はこのような問題点に鑑み、中継回線側にデータ
端末装置の数だけ伝送制御手順を用意し、フレーム毎に
エラーチェックと再送を行わせることを止め、データブ
ロック毎にエラーチェックと再送を行うようにすること
を目的としている。

〔問題点を解決するための手段〕

第１図は本発明の一実施例を示す回路のブロック図であ
る。

１１〜１３及び１７〜１９はデータ端末装置側、即ち低
速回線側から入るデータブロックに対しＯＨとＣＲＣを
付加し、再送要求があれば、同一データブロックを再送
すると共に、中継回線インタフェース部１４又は１６か
ら分配されて入るデータブロックのＣＲＣによりエラー
チェックを行い、エラーがあれば再送を要求する低速回
線インクフェース部である。

１４及び１６は低速回線インタフェース部１１〜１３及
び１７〜１９から入るデータブロックを高速度に変換し
て送出すると共に、バッファ２０又は１５から読出した
データブロックのＯＨからアドレスを読取り、低速度に
変換して所定の低速回線インタフェース部１１〜１３又
は１７〜１９に分配する中継回線インタフェース部であ
る。

１５は中継回線インタフェース部１４から送られるデー
タブロックを一旦記憶するバッファ、２０は中継回線イ
ンタフェース部１６から送られるデータブロックを一旦
記憶するバッファである。

低速回線インタフェース部１１〜１３及び１７〜１９が
夫々一対となり、各データブロック毎にエラーチェック
と再送を行う構成とする。

〔作用〕

上記構成とすることにより、従来の如く複数のデータブ
ロックをまとめて再送することを止め、個々のデータブ
ロック毎に再送することで、エラ−の発生していないデ
ータブロックの再送を行わず、伝送遅延を防止すること
が出来る。

〔実施例〕

第２図は第１図の動作を説明する図である。

第１図において、データ端末装置から第２図■に示す如
くデータブロックＡＩ％Ａ２が例えば低速回線インタフ
ェース部１１に、第２図■に示す如くデータブロックＢ
、、Ｂ２が低速回線インタフェース部１２に、第２図■
に示す如くデータブロックＣＩ　ＳＣ２が低速回線イン
タフェース部１３に夫々入る。

低速回線インタフェース部１１〜１３は第２図■〜■に
示す如くデータブロックＡ、にオーバヘッドＯＨＡとＣ
ＲＣを付加し、データブロックＢ１にオーバヘッドＯＨ
ＢとＣＲＣを付加し、データブロックＣ１にオーバヘッ
ドＯＨＣとＣＲＣを付加する。

中継回線インタフェース部１４は低速回線インタフェー
ス部１１〜１３から入るデータブロック■〜■を高速度
に変換し、例えば入力する順に中継回線に送出する。

中継回線からバッファ１５に入るデータブロック■〜■
は−Ｈバッファ１５に蓄積され、中継回線インタフェー
ス部１４とは非同期で動作する中継回線インタフェース
部１６により読出され、低速度に変換された後、各デー
タブロック■〜■のＯＨＡ〜ＯＨＣのアドレスにより、
区分けされて低速回線インタフェース部１７〜１９に夫
々送出される。

低速回線インタフェース部１７〜１９は夫々入力したデ
ータブロック■〜■をＣＲＣによりチェックし、エラー
がなければデータ端末装置にデータブロックＡ１〜ＣＩ
を夫り送出する。

ここで、例えばデータブロックＢ、にエラーが発生した
とすると、低速回線インタフェース部１８は、上記デー
タブロック送信と同様なデータブロックを構成し、中継
回線インタフェース部１６、バッファ２０、中継回線イ
ンフッ圭−ス部１４を経て低速回線インタフェース部１
２に再送を要求する。

低速回線インタフェース部１２はデータブロックトを■
に示す如く再送するが、他の低速回線インタフェース部
１１及び１３は■及び■に示す如く、次のデータブロッ
クＡ２、Ｃ２を送信する。

上記は低速回線インタフェース部１１〜１３から低速回
線インタフェース部１７〜１９ヘデータブロックを送信
する場合について説明したが、この逆の場合は容易に類
推出来るため説明は省略する。

〔発明の効果〕

以上説明した如く、本発明はエラ〒の発生していないデ
ータブロックの再送を防止するため、伝送効率を高める
ことが出来る。

【図面の簡単な説明】 第１図は本発明の一実施例を示す回路のブロック図、 第２図は第１図の動作を説明する図、 第３図は従来の時分割多重装置の動作を説明する図であ
る。 図において、 １〜３，６〜８はデータ端末装置、 ４は送信部、　　　　　　５は受信部、１１〜１３．１
７〜１９は低速回線インタフェース部、１４、１６は中
継回線インタフェース部、１５．２０はバッファである
。

Claims (1)

1. 【特許請求の範囲】 伝送制御手順により伝送するデータのエラーを検出して
   再送させる時分割多重装置において、低速回線から入力
   するデータブロック毎にエラー検出及び再送を行なわせ
   る手段（１１〜１３、１７〜１９）を設け、 高速伝送中の中継回線でエラーが発生した場合、エラー
   が検出された低速回線のデータブロックのみ再送するこ
   とを特徴とする伝送制御方式。