JPH05204804A - 高速伝送ライン・インターフェース - Google Patents

高速伝送ライン・インターフェース

Info

Publication number
JPH05204804A
JPH05204804A JP4168733A JP16873392A JPH05204804A JP H05204804 A JPH05204804 A JP H05204804A JP 4168733 A JP4168733 A JP 4168733A JP 16873392 A JP16873392 A JP 16873392A JP H05204804 A JPH05204804 A JP H05204804A
Authority
JP
Japan
Prior art keywords
data
transmit
transmission
receive
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4168733A
Other languages
English (en)
Inventor
Robert J Galuszka
ジェイ ガルスカ ロバート
Andrew J Walton
ジェイ ウォルトン アンドリュー
Stewart F Bryant
エフ ブライアント スチュアート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPH05204804A publication Critical patent/JPH05204804A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 データ通信ネットワークのためのデータ・リ
ンク・インターフェースを提供する。 【構成】 1つのノード若しくはコンピュータ・ネット
ワークの他の要素を例えばT1伝送ラインの結合に用い
られる高速シリアル・インターフェース・カード20が
示され、2つのポート25,27を含む。このポートは
ラインインタフェース22に接続され更にプロセッサ2
4に接続される。プラセッサ24は、4つのTMSプロ
セッサ41〜47を含む。データ・パケットの処理のた
めのもので、バス33,35に結合。プロセッサ41〜
47は各データ・パケットのためのデータ・リンクとネ
ットワーク・レイヤ処理を行う。またバス15を介して
ライン・インタフェース・カード20に結合された構成
要素へデータ・パケットを送信するために、バスとの適
宜なやりとりに個々に参加することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はコンピュータ・ネットワ
ーク内のデータ通信に関し、特に高性能なデータ・リン
ク・インターフェースに関する。
【0002】
【従来の技術】相互に通信を行うコンピュータの能力は
現代の情報処理の基本的な属性となった。この目的のた
めにコンピュータおよび他の処理および作用装置はしば
しば1つのネットワークの中で相互に結合され、その結
果、メッセージ、代表的にはデータ・パケットの形態の
メッセージがネットワークのコンピュータの間を伝送す
る。データ伝送のサービスはネットワークのノードの
間、すなわち、コンピュータまたは他の装置若しくはシ
ステムが物理的にそして電気的にそのネットワークに接
続されるところのネットワークのポイントの間で物理的
なデータの伝送のために用いられる。
【0003】コンピュータ・ネットワークのノードの間
でのデータ伝送を制御するためにネットワーク・プロト
コルが開発されてきた。各プロトコルは一般にいくつか
の階層によって定義され、各階層はネットワークにまた
がるデータ伝送に必要な機能性のある一面に関係してい
る。例えば最初の3つの階層は物理レイヤー、データ・
リンク・レイヤーおよびネットワーク・レイヤーとして
定義されている。
【0004】物理レイヤーはデータ伝送サービスまたは
ネットワークのノードを相互に接続するバスなどの物理
的リンクの物理的電気的仕様に関するものである。この
物理レイヤーはデータ・パケットの一連のビットがネッ
トワーク上であるノードから別のノードへ伝送されうる
ようにリンクを介するビット伝送を制御する。この物理
レイヤーは論理1および論理0のための電圧レベル、リ
ンク上の安定したビット情報のタイミングなど物理的リ
ンクを介してデータ・パケットのビットを伝送するに必
要なものを設定する。
【0005】データ・リンク・レイヤーは伝送誤まりの
ない規定のフレーム化されたパケットにデータ伝送のビ
ットをパッケージ若しくはフレーム化することに関する
ものである。データ・リンク・レイヤーはビットの領域
を規定するためにビットの間の境界線を作り、認識す
る。この境界線はデータ伝送のビットに構造と意味をも
たらす。例えば、データ・リンク・プロトコルに従って
フレーム化されると、データ伝送はフレーム化されたデ
ータ・パケットの始まりを示すためのスタート・フレー
ム・バイト、発信元および送信先の情報を示すためのN
ビットを含むヘッダー、バイトで表わされたデータ・パ
ケットの長さ、用いられているネットワーク・レイヤー
・プロトコルなどを含みうる。ヘッダーの後ろには発信
元装置から送信先装置へ伝送される現実のデータ・パケ
ットのフレーム化されたバイトと、そのデータ伝送フレ
ームの終わりを示す終端バイト、および1つのデータ伝
送の一体性をチェックするのに用いられる周期的な冗長
チェック(CRC)コードのバイトが続きうる。
【0006】ネットワーク・レイヤーはネットワーク上
で発信元装置から送信先装置へメッセージを向かわせる
に必要なルーティング情報の制御に関するものである。
このネットワーク・レイヤーの情報は例えばヘッダーな
どのデータ・リンク・レイヤーにより規定される一フレ
ームのビット領域の中の1つに含まれる。各プロトコル
はネットワーク内のデータの発信元および送信先の各々
を一義的に識別するためにネットワーク・レイヤーの情
報の長さおよび内容を規定し、また、ネットワークを介
するデータ・フレームのひきまわしのための処理方式を
規定するであろう。
【0007】
【発明が解決しようとする課題】各データ伝送サービス
からのシリアルビットを受信し、各データ伝送サービス
へシリアルビットを送信し、ノードのところで処理のた
めにフレーム化するために、ネットワークの各ノードの
ところでデータ・リンク・インターフェースが必要とさ
れる。このデータ・リンク・インターフェースはノード
に接続されたデータ伝送サービスの電気的物理的仕様を
充足し、ネットワーク内で用いられるデータ・リンク・
プロトコルに従ってデータ伝送の成分バイトをフレーム
化するためのノードのところで受信されたシリアル・ビ
ットを処理する。そして、このデータ・リンク・インタ
ーフェースはフレーム化されたデータを、例えばデータ
・リンク・およびノードのところでフレームの内容およ
びネットワーク内で用いられるプロトコルに従ってフレ
ームを処理するためのネットワーク・レイヤー・プロセ
ッサーに送信することができる。
【0008】
【課題を解決するための手段】本発明はその広い形態に
おいては、データ通信ネットワークのためのデータ・リ
ンク・インターフェースにあり、前記データ・リンク・
インターフェースは全二重同期データ伝送ラインに接続
されるようにされており、受信データ・ライン・インタ
ーフェース装置および送信データ・ライン・インターフ
ェース装置を備え、各々は同期データ伝送ラインの受信
および送信データ・パスに各々、接続されている。
【0009】より好ましい実施例はT1ラインのような
高速な同期データ伝送サービスにコンピュータ・ネット
ワークの1つのノードを結合するための新規でかつ改善
されたデータ・リンク・インターフェースを提供する。
このデータ・リンク・インターフェースのための構造は
T1ラインなどの全二重通信リンクにおいて実現される
別個の受信およびデータ・パスを充分に利用するために
別個の受信および送信データ・フレーミング・パスを含
む。この別個の受信および送信フレーミング・パスの使
用によりコンピュータ・ネットワークの各ノードで受信
される、または、そこから送信されるデータの効率的な
データ・リンク処理のために論理的に平列な受信および
送信データのフレーム化が可能となる。
【0010】デュアル・ポートRAMはデータ・パスの
間でメッセージを転送するために受信および送信データ
・フレーミング・パスの間に接続される。このメッセー
ジは例えば受信データ・パスで受信されるデータに関し
送信データ・パスによる送信のための認知メッセージお
よび送信データ・パスにより送信されているデータに関
し受信データ、パスにより受信された認知メッセージを
含みうる。従って、受信および送信フレーミング・パス
の各々はプロトコルにより必要とされる受信および送信
機能を実行し、そのネットワークで使用されるプロトコ
ルのデータ・リンク・レイヤーの全実行のためにデュア
ル・ポートRAMによりもたらされる通信機能を介して
コンピュータ・ネットワークの相手方の送信若しくは受
信ノードと通信するように動作しうる。
【0011】さらに、例えば、データ伝送サービスを介
しての適宜な通信チャネルを示すのに用いられるCCI
TT標準のデータ・セット信号などのある種の標準信号
は本インターフェースの受信および送信フレーミング要
素の各々に直接、結合される。このように、CCITT
(Consulting committee-International Telephone Tel
egraphy)データ・セット信号間の連動(interlock)およ
び各個々のフレームのフレーム化が伝送エラーの検出
(CCITT信号の取り消し)が迅速で効率のよい伝送
誤まりからの復旧を行うために、特定のフレームに直
接、相関づけられうるように行なわれる。
【0012】さらに、フレーム化の要素はCCITT信
号の取り消しが単なるちょっとした不調(glitch) であ
り、リンク上の切り離しを示していないとき、誤まりか
らの復旧動作を防ぐために所定の期間、伝送誤まりの検
出に応答することを遅延するよう制御されうる。この所
定の遅延により、誤まりからの復旧動作が以下により詳
細に説明されるように、ライン上に本当の誤まりがある
ときのみ行われるようデータ・リンク・インターフェー
スの動作は“スムース”なものとなろう。
【0013】例えば、CCITT標準のライン・カウン
ト信号のような付加的な標準信号がライン・インターフ
ェースを介して各ノードのところでプロセッサに結合さ
れる。この方法において、プロセッサは事象およびデー
タ伝送を処理するに必要とされる動作の能率をスケジュ
ールするのに用いるためのライン速度情報を受ける。T
1ラインのようなデータ伝送サービスは所定幅のライン
速度内の複数のライン速度のうちのいづれででも動作し
うる。CCITTのライン・カウント信号をライン・イ
ンターフェースを介して直接、プロセッサに結合させる
ことにより、プロセッサはあるデータ伝送により用いら
れているあるライン速度での動作のためにそれ自体を構
築しうる。
【0014】本発明の別の特徴によれば、受信および送
信フレーミング・パスの各々にはライン・インターフェ
ースとコンピュータ・システムの各ノードのところの1
つまたは複数のプロセッサとの間で受信および送信デー
タをたくわえるためにファースト−イン−ファースト−
アウト(FIFO)バッファが用けられる。さらに、送
信FIFOバッファは所定の数のバイトがFIFOバッ
ファに保持された後にのみリンク上での伝送のための送
信フレーミング・パスのフレーミング要素に一フレーム
のデータ・バイトを放出するよう動作しうる。
【0015】現代の高速データ伝送サービスは各ノード
での高効率のプロセッサが送信FIFOバッファにバイ
トをロードしうるのと同じ速さで、ビットを送信するの
に充分なほど高速のライン速度により動作しうる。一般
にデータ伝送のためのデータ・リンク処理を行うプロセ
ッサは例えばヘッダーなどの1つのフレームの始まりの
ところの所定数のバイト数を処理するのに、残りの伝送
バイトよりより多くの時間を必要とする。送信FIFO
バッファが伝送のためにデータを放出する前に必要とさ
れる所定数のバイトはリンクの送信パスへの送信ビット
に対してプロセッサによる送信FIFOバッファへのデ
ータのローディングの動機を可能とする。この所定数お
バイトは例えば、1つのデータ・フレームのうちの少な
くともヘッダーが伝送のためにバッファからデータが放
出される前に送信FIFOバッファが取りこまれるよう
に設定されうる。この後、高能率なプロセッサはリンク
のライン速度と同じ速度で送信FIFOバッファにデー
タをとりこむことができるであろう。
【0016】本発明のライン・インターフェースの上述
した特徴は、本発明の他の特徴と同様に、1つのノード
と1つのデータ伝送サービスとの間に効率的で高速なラ
イン・インターフェースをもたらす。本ライン・インタ
ーフェースはT1ラインのような伝送サービスに設けら
れた別個の受信および送信・パスを充分に活用し、ま
た、効率的な伝送誤まりからの復旧のためのCCITT
のデータ・セットおよびライン・カウント信号のような
標準制御信号を効果的に利用すると共にいかなる数のラ
イン速度での動作に対しても柔軟に対応できるノードの
構成をもたらしている。
【0017】
【実施例】さて、図面を見ると、まず図1には1つのノ
ード若しくはコンピュータ・ネットワークの他の要素を
例えば、T1伝送ラインに結合するために用いられる高
速のシリアル・インターフェース・カード20が図示さ
ている。このライン・インターフェース・カード20は
2つのポート25、27を含んでいる。各ポート25、
27は例えば56K bpsから2,048M bpsのうちの
1つのライン速度で動作する同期ラインに接続されるよ
うになっており、RS422/449、V.35および
X.21の標準の賃貸電話線のうちの1つのような標準
ライン・インターフェースのうちの1つの電気的物理的
仕様をサポートするようにユーザにより構築されるもの
である。ポート25、27の各々はライン・インターフ
ェース22に接続されており、このライン・インターフ
ェース22はプロセッサ24に接続されている。プロセ
ッサ24はプロセッサ24がバス15にデータ・パケッ
トを送信したり、バス15からデータ・パケットを受信
したりできるようにバス・インターフェース26に接続
される。この態様において、ライン・インターフェース
・カード20はバスに接続された構成要素(図示せず)
とT1データ伝送ラインとの間に通信リンクを提供する
ためにポート25、27をバス15に結合する。
【0018】ライン・インターフェース22は2つの別
個のライン・インターフェース・ユニット29、31を
含んでおり、各々はポート25、27のうちの1つに各
々接続されている。さらに各ライン・インターフェース
・ユニット29、31は各々、送信処理バス33、35
および受信処理バス37、39に接続されている。ライ
ン・インターフェース・ユニット29、31はシリアル
・ビットの流れを受信したり送信したりしてプロセッサ
24に必要なバイト・フレーム化インターフェースをも
たらすためにHDLCデータ・リンク・プロトコルを支
援する。
【0019】プロセッサ24は4つのTMS320C2
5プロセッサ41、43、45、47を含んでいる。プ
ロセッサ41、45は各々、ポート25、27のうちの
1つから送信されるべきデータ・パケットの処理のため
のものであり、各々の送信処理バス33、35に結合さ
れている。プロセッサ43、47は各々、ポート25、
27のうちの1つのところで受信されるデータ・パケッ
トの処理のためのものであり、各々の受信処理バス3
7、39に結合されている。
【0020】図1に図示されるとおり、バス33、3
7、35、39は全て、プロセッサ41、43、45、
47のうちのいづれか1つによるバス15の捕捉および
制御のために、ライン・インターフェース・カード20
のインターフェース26に結合される。この態様におい
て、プロセッサ41、43、45、47は各データ・パ
ケットのためのデータ・リンクおよびネットワーク・レ
イヤー処理を行うことができ、バス15を介してライン
・インターフェース・カード20に結合された構成要素
へデータ・パケットへ送信するために、バスとの適宜な
やりとりに個々に参加することができる。
【0021】さて、図2を見ると、本発明によるライン
・インターフェース・ユニット29、31の各々の代表
的な実施例がブロック図の形態で図示されている。ライ
ン・インターフェース49はデータ・パケットのビット
をシリアルに受信、若しくは、送信するために、そし
て、例えばCCITT標準信号のような伝送ライン上で
用いられている伝送サービスの物理レイヤーによて要求
される適宜な制御信号を受信若しくは送信するために各
々のポート25、27に結合される。
【0022】ここで説明されるとおり、インターフェー
ス49は各ポート25、27で受信されるシリアル・ビ
ットの全てを、受信されたシリアル・ビットを1つのフ
レーム化されたデータ・パケットのバイトにフレーム化
するためにHDLCデータ・リンク・プロトコルに従っ
て動作する受信フレーミング装置51に入力する。フレ
ーム化されたバイトは受信FIFOバッファ・メモリ5
3に保持される。FIFOバッファ53に保持されたバ
イトは受信プロセッサ・インターフェース55により読
み出され、対応する受信処理バス37、39を介して各
々の受信プロセッサ43、47に送信される。
【0023】より効果をもたらすために、インターフェ
ース49はポート25、27からインターフェース49
による伝送のためにシリアル・ビットストリームを生成
する送信フレーミング装置57に接続される。送信フレ
ーミング装置57は送信されるべきデータ・パケットの
フレーム化されたバイトを含む送信FIFOバッファ・
メモリ59に接続される。また、送信フレーミング装置
は送信FIFO59に保持されたフレーム化されたデー
タ・パケットを受け、インターフェース49による伝送
のために対応するビット流を生成するために、HDLC
データ・リンク・プロトコルに従って動作する。送信F
IFO59は送信インターフェース61に接続され、そ
の送信インターフェース61に対応する送信処理バス3
3、35により各々の送信プロセッサ41、45に接続
される。送信インターフェース61は次の伝送のために
送信FIFO59内に、送信プロセッサ41、45から
受信されたフレーム化されたデータ・パケットを保持さ
せる。
【0024】受信フレーミングおよび送信フレーミング
装置51、57により設けられた別個の受信および送信
フレーミング経路があり、別個の受信および送信プロセ
ッサ41、45、43、47を用いることによりライン
・インターフェース・カード20のライン・インターフ
ェース・ユニット29、31の各々において送信および
受信データ・パケットの処理を並列かつ同時に行うこと
ができる。このようにしてライン・インターフェースの
ための並列な送信/受信のための同時処理構造は商業的
に利用されている賃貸電話線によりもたらせる全二重通
信リンクにおいて用いられる別個の送信および受信経路
を充分に利用するものである。尚、図2に図示されるよ
うに、送信インターフェース61はライン・インターフ
ェース29、31が送信インターフェース61を介して
複数のプロセッサのうちの1つのみを用いて動作できる
ように、受信FIFO53にも接続される。
【0025】より好ましい実施例の一変形例において
は、送信および受信プロセッサ41、45、43、47
の間で通信チャネルを設けるために、デュアル・ポート
RAM63が受信および送信インターフェース55、6
1の各々に接続される。RAM63は3つのセクション
に分割される。送信および受信プロセッサ41、45、
43、47の各々は通信のためにプロセッサ間でセマホ
ア信号がやりとりできるように、RAM63の第1のセ
クションに対する読み出しおよび書き込みアクセスを共
用する。このセマホア信号は例えば、ライン・インター
フェース・カード20が結合されているネットワークの
構成要素に対してあるメッセージを送るようにまたうま
く受信できなかったフレームを再送するように送信プロ
セッサ41、45に要求する、受信プロセッサ43、4
7から送信プロセッサ41、45へのメッセージを含み
うる。第1のセクションのセマホア信号の領域の更新を
制御するために1つのプロトコルがプロセッサの各々に
おいて実行される。また、選択的に、デュアル・ポート
RAM63への読み出しおよび書き込みアクセスはハー
ドウェア構成により制御されうる。
【0026】RAM63の第2のセクションは送信プロ
セッサ41、45によって書き込まれうるのであり、受
信プロセッサ43、47によっては読み出され得、そし
てRAM63の第3のセクションは受信プロセッサ4
3、47によってのみ書き込まれ得、送信プロセッサ4
1、45によっては読み出され得る。デュアル・ポート
RAM63の第2および第3のセクションは送信および
受信プロセッサ41、45、43、47の間で認知番号
などの値を通信するのに用いられる。
【0027】例えば、ライン・インターフェース49が
送信プロセッサ41、45のための1つのデータ・パケ
ットのシリアル・ビットを送るときに、そのパケットを
受けたネットワークの他の構成要素は例えば、その伝送
ラインのデータ・リンク・プロトコルに従って認知メッ
セージをもどすであろう。この認知メッセージはライン
・インターフェース29、31の受信側を介して受信プ
ロセッサ43、45によって受信される。受信プロセッ
サ43、45は例えばその認知メッセージの中に含まれ
ているフレーム・シーケンス番号のような各認知メッセ
ージの所定部分を抽出し、各認知メッセージの所定部分
をデュアル・ポート・RAM63のその読み出し/書き
込みセクションに書き込む。そして、送信プロセッサ4
1、45はデュアル・ポート・RAM63の中のそのセ
クションから認知メッセージの所定部分を読み出すこと
ができる。
【0028】図示されているように、ライン65はライ
ン・インターフェース49がライン・インターフェース
49により受信されるデータ・セット信号を受信フレー
ミング装置51に送信できるように、ライン・インター
フェース49を受信フレーミング装置59に接続してい
る。データ・セット信号はライン・インターフェース・
カード20に送信を行っているネットワークの構成要素
により送信され、送信を行っている構成要素とライン・
インターフェース49との間で適宜な通信チャネルを存
在することを示すものである。データ・セット信号はC
CITTの標準109(データ・チャネル受信ライン信
号検出信号)および標準107(データ・セットレディ
信号)の信号を含んでいる。従って、受信フレーミング
装置51は送信している構成要素との接続を直接、監視
するためにデータ・セット信号を利用することができ
る。
【0029】各ポート25、27を介して受信されるビ
ット流のフレーム化処理の間に受信フレーミング装置5
1はデータ・セット信号が存在するときは受信FIFO
53にデータ・バイトのフレームを保持するのみであ
る。データ・セット信号があるバイトの処理の間になく
なると、受信フレーミング装置51は現在行っているフ
レームの処理を中止し、各受信プロセッサ43、47に
伝送誤まりが行ったことを示すために、受信FIFO5
3の中に状態表示信号をたてる。このようにして、受信
フレーミング装置51は送信を行っている構成要素との
接続が途絶えた後はポート25、27に表われる破損し
たデータをフレーム化して保持するようなことはしな
い。
【0030】さらに、受信プロセッサ43、47は受信
FIFO53からそのバイトおよび状態表示信号を受信
すると、それは現在のフレームの処理の間に伝送誤まり
があったことおよびデータ・セット信号が存在する間に
は受信FIFO53内の完全なフレームが保持されたこ
とを知るであろう。従って、受信プロセッサ43、47
は送信を行っている構成要素に対応するフレームを再送
するよう要求するために、デュアル・ポートRAM63
を介して送信プロセッサ41、45にメッセージを送る
ことができる。
【0031】ライン・インターフェース29、31の送
信側では、ライン67はライン・インターフェース49
が同様に、ライン・インターフェース49により受信さ
れるデータ・セット信号を送信フレーミング装置57に
送信することができるように、ライン・インターフェー
ス49を送信フレーミング装置57に接続する。送信側
では、データ・セット信号はCCITTの標準106
(クリア・トウ・センド信号)若しくはCCITTの標
準107(データ・セット・レディ信号)の信号を含
む。従って、送信フレーミング装置57はライン・イン
ターフェース49により送信されているデータを受信す
るよう意図されたネットワークの構成要素との接続を直
接、監視することができる。
【0032】データ・セット信号が送信FIFO59内
の送信プロセッサ41、45により保持されているバイ
トからライン・インターフェース49により送信されて
いるビット流が発生している間に存在しなくなると、送
信フレーミング装置57は現在のバイトを破棄(abort)
シーケンスにより終わらせた後、処理および伝送を中止
する。送信フレーミング装置はまた、各送信プロセッサ
41、45に誤まり状態メッセージを送信する。
【0033】また、送信フレーミング装置57は送信F
IFO59の内容を消去し、送信プロセッサ41、45
が誤まり状態メッセージを認知するまで送信インターフ
ェース61により送信FIFO59内にさらにバイトが
保持されることを禁止する。送信プロセッサ41、45
からの認知信号を受信すると送信フレーミング装置59
は送信プロセッサ41、45が何のデータが構成要素に
よって受信されたかを示すメッセージを送るようにその
構成要素に対しプロンプトを出すために、例えばそのデ
ータ・パケットを受信するよう意図されたネットワーク
の構成要素にメッセージを送信することにより、伝送誤
まりを修正するに好適な方法により動作しようとしてい
ることを知る。この方法において、送信プロセッサ4
1、45は何のデータが再送信されなければならないか
を知る。むろん、その構成要素は送信フレーム装置59
からの破棄シーケンスを受信し、その構成要素による再
送信を求めるメッセージは各受信プロセッサ43、47
により受信される。受信プロセッサ43、47はデュア
ル・ポート63内に1つの値としてそのメッセージの所
定部分を保持しその値は送信プロセッサ41、45によ
り読み出される。
【0034】送信フレーミング装置59は送信プロセッ
サ41、45が伝送誤まりがあったことを気づいたこと
を知るまで送信FIFO59の内容を消去し続けるの
で、データ・セット信号がなくなった後で、かつ送信プ
ロセッサ41、45が誤まりメッセージを受信するまで
に送信FIFO59に送られたシーケンス・フレームは
送信FIFO59の中からはなくなるであろう。この方
法において、送信フレーミング装置は誤まり状態の認知
およびデータ・セット信号の再セットの後に送信FIF
O59内に保持されたフレームを送信するのみにより、
ライン上の帯域幅を浪費することを避けている。
【0035】受信および送信フレーミング装置51、5
7がデータ・セット信号を直接、監視することにより伝
送誤まりの効率的な検出および訂正のための簡便な方式
が提供される。フレーミング装置はFIFO53、59
があるフレームに直接、関連している、誤まり検出を供
ったデータを迅速にロードできるように、データ・セッ
ト信号の検出を受信若しくは送信されているデータに連
動させている。
【0036】データ・セット信号の消失が検出される
と、フレームの処理は各フレーミング装置51、57に
より中止され、適宜な状態メッセージが帯域幅を浪費す
ることなく伝送誤まりの発生時点で指定される、対応す
るフレームの再送の開始を求めてフレーミング装置5
1、57によりその時点で発生される。図示されるよう
に、受信および送信フレーミング装置51、57は必ず
しもデータ・セット信号の消失を検出すると、すぐに処
理を中止するわけではない。むしろ、フレーミング装置
51、57はデータ・セット信号の消失の後、所定の期
間、期待するように制御され得、データ・セット信号が
その所定期間の終わりのところで消失したままである場
合にのみ処理の中断へと進むであろう。これにより、例
えば、伝送の終わりのところでデータはまだ来ている間
にフレーミング装置51、57によりデータ・セット信
号の消失が検出されるなどのデータ・セット信号の消失
が単なるちょっとした不調若しくはその消失が適当な場
合に、処理の中断を防ぐようにフレーミング装置51、
57の動作は円滑なものとなろう。
【0037】モデムは相互に信号をゆらがせる傾向にあ
ることがわかっている。あるモデムがフレームの最後の
“スラグ”バイトを送信する時にデータ・セット信号を
落としてしまうかもしれない。そのデータ・セット信号
を落としてしまうことと最後のバイトの伝送との間の時
間関係における少しのずれにより、フレーミング装置5
1、57にそのデータ・セット信号の消失を伝送誤まり
として扱わせてしまい、最後のバイトの受信の前のデー
タ・セット信号の消失をフレーミング装置51、57が
検出することとなるかもしれない。この待機期間によ
り、これが起こることを防ぐものである。しかしなが
ら、フレーミング装置51、57はデータ・セット信号
が存在するのを検出するとすぐに処理を開始する。
【0038】送信フレーマー57の動作の間、送信FI
FO59内にバイトがある限りバイトは連続的にポート
25、27に送信される。送信FIFO59が空になる
と、送信フレーマー57は破棄シーケンスを開始する。
上述のごとくポート25、27は送信プロセッサ41、
45が送信FIFO59にデータを送るのと同じ速さで
データを送信することができる高速伝送ラインに接続さ
れている。プロセッサ41、45によるデータ・パケッ
トの最初の数バイトを処理するに必要な時間はそれらの
バイトのための伝送時間より長くなり得る。よって、し
ばしば、送信フレーマー57は送信プロセッサ41、4
5が送信FIFO59にバイトを貯えるより速く送信F
IFO59を空にすることができる。
【0039】好ましくはプログラム可能なしきい値が送
信プロセッサ41、45により設定され、各送信FIF
O59に伝達される。送信FIFO59は送信FIFO
59内のバイトの数が少なくともそのしきい値の値に等
しくなるまで、送信フレーミング装置へのバイトの送信
を開始しない。しきい値はそのための処理時間がその伝
送時間より長くなるバイトの数に等しい値に、送信プロ
セッサ41、45により設定される。そのバイトの数の
後は、送信プロセッサ41、45はバイトをそれらがラ
インを介して伝送され得るのと同じ速さで送信FIFO
59へ送ることができる。従って、送信FIFO59は
送信プロセッサにラインの伝送速度に到達するに充分な
時間をもたらすために、少なくともそのしきい値の数の
バイトを一時的に保持する。送信フレーミング装置57
は送信FIFO59内に伝送のために用いられ得るバイ
トを常時もつこととなる。
【0040】しきい値の規則には数多くの例外がある。
例えば、フレーム化されたデータ・パケットの全体の大
きさがそのしきい値の値より小さい場合は、そのしきい
値を無視する。この場合、送信FIFO59はしきい値
を無視して、そのバイトを送信フレーミング装置に放出
する。送信プロセッサ41、45は各フレーム化された
データ・パケットについて送信FIFO59に命令バイ
トを送る。この命令バイトは対応するフレームのデータ
・バイトの全てが送信FIFO59内保持された時に送
信FIFO59内に保持される。送信FIFO59のた
めの無視(Override) の表示はしきい値の値より小さい
大きさのフレームに関連する命令バイトを含み得る。送
信FIFO59がその命令バイトを見ると、それはその
しきい値の値にかかわらず送信フレーミング装置57に
フレームを送る。
【0041】さらに、送信FIFO59は送信FIFO
59内のその命令バイトの数を計数する。この計数は1
つの新しい命令バイトが送信FIFO59内に保持され
るときに必ず1つ加算され、1つの完全なフレームが送
信FIFO59から送信されるときに必ず1つ減算され
る。送信FIFO59内に複数の命令がある限り、複数
の命令の存在が数個の完全なデータ・パケットが送信F
IFO59内に保持されており、伝送可能であることを
示しているので、FIFO59はそのしきい値を無視す
る。この命令バイトの数がゼロであり、送信FIFO5
9内のうちのバイトの総数がそのしきい値より少ないと
きに、再び、送信フレーミング装置57が送信プロセッ
サ41、45により再充足され得るより速くFIFO5
9を空になってしまう状況となる。これらのバイトはそ
のしきい値の値を越えるまでFIFO59内に保持され
る。
【0042】また、本発明の内容として説明されるもの
はデータ伝送の周期的な冗長検出(CRC: Cyclical
Redundancy Checking)に関する特徴である。ネットワー
クを介して送信されるデータ・パケットはそれらに添加
される16ビット若しくは32ビットのCRCコードを
もち得る。ライン・インターフェース・カード20へデ
ータを送る構成要素により用いられているCRCコード
のタイプは受信プロセッサ43、47および受信フレー
ミング装置51の各々に伝達される。
【0043】1つのデータ伝送のシリアル・ビットが受
信フレーミング装置内に受信されると、フレーミング装
置51は16ビットおよび32ビットのCRCブロック
の両者を蓄積する。受信フレーミング装置51は予期さ
れる、すなわち、16ビット若しくは32ビットのブロ
ックおよび他のCRCコードのうちの1つであるCRC
コードをチェックする。各CRCコードのチェックは並
行して行われ得る。予期されたCRCコードが正しくな
く、かつ他のCRCコードが正しければ受信フレーミン
グ装置51は予期されたCRCコードが正しくないが他
のCRCコードが正しいことを示すメッセージを受信プ
ロセッサ43、47に送る。そして、受信プロセッサ4
3、47は必要があれば、その予期されたCRCコード
を変更するようにリンクを再構成するために、適宜な動
作を行うことができる。
【0044】送信側では、送信プロセッサ41、45は
送信フレーミング装置57に対し送信されているパケッ
トにCRCコードを発生し付加するか否かを動的に示す
ことができる。ライン・インターフェース・カード20
がLANの間のブリッジ(bridge) として動作するとき
は、そのブリッジを通過するデータ・パケットのCRC
はブリッジ内で同様に変更されることを意図されている
ものではなく、パケットの最終目的地はもともとのCR
CコードによるCRCチェックを行う。このようにして
ライン・インターフェース・カード20がブリッジとし
て動作するとき、送信プロセッサ41、45はCRCコ
ードが変化されるべきでないことを命令バイトの中で送
信フレーミング装置57に示す。
【0045】より好ましくはCCITTの標準伝送ライ
ン・クロック信号114がライン75を介してライン・
インターフェース49から送信ライン・カウンタ77へ
送信される。送信ライン・カウンタ77は各ポート2
5、27に結合されるリンク上で用いられているライン
速度を決定するためにCCITTの信号114を用い、
ライン78を介して送信インターフェース61にライン
速度情報を送信する。この態様において、ライン速度情
報は送信プロセッサ45、47が利用できるようにされ
る。これにより送信プロセッサ45、47はリンクの現
実のライン速度に従ってデータの処理に必要とされる事
象および動作の特性を計画化するためにそれ自身を構成
するために、ライン速度情報を直接、利用することがで
きる。さらに、送信プロセッサ45、47は1つのリン
クがコンピュータ・ネットワークの別の構成要素との間
に存在することを示す指標としてライン速度情報を利用
することができる。
【0046】同様に、受信プロセッサ41、43には受
信ライン・カウンタ80およびライン81、82を介し
てのCCITTの115受信ライン・クロック信号内に
含まれるライン速度情報がもたらされる。再び図2を参
照すると、受信状態レジスタ90は受信FIFOバッフ
ァ53を受信インターフェース55との間に接続され、
送信状態レジスタ92は送信FIFOバッファ59と送
信インターフェース61との間に接続されている。これ
らの状態レジスタには各々、FIFOの動作状態、すな
わち正常若しくは誤まり状態を示すために、各FIFO
バッファ53、59からデータを受けとる。受信および
送信プロセッサ41、43および45、47の各々は対
応するFIFOバッファの状態を決定するために、各々
の状態レジスタ90、92から周期的にデータ収集する
ことができる。
【0047】より効果的には、各状態レジスタ90、9
2に保持されているゼロの値は送信FIFOバッファ5
9の場合には追加のバイトの保持のため利用可能なスペ
ース、若しくは受信FIFOバッファ53の場合には読
み出しのためにFIFOに保持されているバイトのいづ
れかにより各FIFOバッファ53、59に対する正常
動作状態を示している。このようにして、プロセッサ4
1、43、45、および47の各々は対応するFIFO
の状態が正常であり、バイトの読み出し若しくは書き込
みが進められるべきかどうかを決定するために、各々の
データ収集動作の間に各々の状態レジスタ90、92内
にゼロの値を求める簡単なテストを行うのみでよい。プ
ロセッサ41、43、45および47、のいづれかが各
々の状態レジスタ90、92のビットを読み出して処理
する必要があるのは誤まり状態、すなわち、(データ送
信側において)バッファが一杯の状態若しくは(データ
受信側において)バッファ空の状態の間のみである。そ
して状態レジスタからデータ収集するに必要とする時間
は正常動作の決定のためにゼロの値を求める簡単なテス
ト・プロセスにより最小化される。
【図面の簡単な説明】
【図1】図1は本発明のより好ましい一実施例による高
速動機伝送ライン・インターフェース・カードのブロッ
ク図である。
【図2】図2は図1のライン・インターフェース・カー
ドのライン・インターフェース・ユニットのブロック図
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スチュアート エフ ブライアント イギリス サリー レッドヒル レッドス トーン パーク 3

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 データ通信ネットワークにおいて、全二
    重同期データ伝送ラインに接続されるようにされたデー
    タ・リンク・インターフェースであって、 受信データ・ライン・インターフェース装置および送信
    データ・ライン・インターフェースを備え、各々は同期
    データ伝送ラインの受信および伝送データ・パスに各
    々、接続されるようにされたデータ・リンク・インター
    フェース。
  2. 【請求項2】 前記受信データ・ライン・インターフェ
    ース装置に接続された受信データ・プロセッサおよび前
    記送信データ・ライン・インターフェース装置に接続さ
    れた送信データ・プロセッサをさらに含み、両者の間で
    メッセージをやりとりするために前記受信データ・ライ
    ン・インターフェース装置および前記送信データ・ライ
    ン・インターフェース装置の各々に接続されたデュアル
    ・ポートRAMをさらに含む請求項1に記載のデータ・
    リンク・インターフェース。
  3. 【請求項3】 前記受信データ・ライン・インターフェ
    ース装置は同期データ伝送ラインの受信データ・パスか
    ら受信されるシリアルデータを受信フレームにフレーム
    化するための受信データ・フレーミング装置、受信フレ
    ームを保持するための、前記受信データ・フレーミング
    装置に接続された受信データFIFOバッファ、および
    前記受信データFIFOバッファに接続され、受信デー
    タ・プロセッサへの受信フレームの伝送のための受信デ
    ータ・プロセッサに接続されるようにされた受信データ
    ・インターフェース装置を含み、さらに前記送信データ
    ・ライン・インターフェース装置は同期データ伝送ライ
    ンの送信データ・パスへシリアルデータとしてフレーム
    を送信するための送信データ・フレーミング装置、送信
    フレームを保持するための、前記送信データ・フレーミ
    ング装置に接続された送信データFIFOバッファ、お
    よび前記送信データFIFOバッファに接続され、前記
    送信データFIFOバッファ内に保持するために送信プ
    ロセッサからの送信フレームを受信するために送信プロ
    セッサに接続されるようにされた送信データ・インター
    フェース装置をさらに含む請求項1に記載のデータ・リ
    ンク・インターフェース。
  4. 【請求項4】 前記受信データ・フレーミング装置は同
    期データ伝送ラインを介しての遠隔装置の接続性を監視
    するために、同期伝送データラインからのデータ・セッ
    ト信号を受信するようになっており、受信データ・フレ
    ーミング装置はデータ・セット信号が接続性を示してい
    るとき、前記受信データ・パケットFIFOバッファ内
    の一フレームの部分をフレーム化して保持し、データ・
    セット信号が接続性を示していないとき、フレーム化し
    保持した一フレームの部分を破棄して、受信データFI
    FOバッファ内にエラー状態メッセージを生成し保持す
    るよう動作する請求項3に記載のデータ・リンク・イン
    ターフェース。
  5. 【請求項5】 前記送信データ・フレーミング装置は同
    期データ伝送ラインを介しての遠隔位置への接続性を監
    視するために、同期伝送データラインからのデータ・セ
    ット信号を受信するようになっており、受信データ・フ
    レーミング装置はデータ・セット信号が接続性を示して
    いるとき前記送信データFIFOバッファ内に保持され
    た一フレームからデータを生成して送信し、データセッ
    ト信号が接続性を示さないとき、前記データの伝送をと
    りやめ、前記送信データFIFOバッファを初期化し、
    送信データ・プロセッサへのエラー状態メッセージを生
    成して送信するよう動作する請求項3に記載のデータ・
    リンク・インターフェース。
  6. 【請求項6】 前記受信データ・フレーミング装置はデ
    ータ・セット信号が最初に接続性を示さなくなったのち
    所定期間後にフレーム化され保持された一フレームの部
    分を破棄する請求項4に記載のデータ・リンク・インタ
    ーフェース。
  7. 【請求項7】 前記受信データ・フレーミング装置はデ
    ータ・セット信号が最初に連続性を示さなくなったのち
    の所定期間後フレーム化され保持された一フレームの部
    分を選択的に破棄するよう制御される請求項6に記載の
    データ・リンク・インターフェース。
  8. 【請求項8】 前記送信データ・フレーミング装置はデ
    ータ・セット信号が最初に接続性を示さなくなった所定
    期間後にシリアル・データの伝送をとりやめ、前記送信
    データ・フレーミング装置はデータ・セット信号が最初
    に接続性を示さなくなった所定期間後にシリアル・デー
    タの伝送を選択的にとりやめるように制御され、さら
    に、前記送信データ・フレーミング装置は前記送信デー
    タFIFOバッファ内に保持されたデータのバイト数が
    しきい値を越えたときに、前記送信データFIFOバッ
    ファからのデータを送信する請求項3に記載のデータ・
    リンク・インターフェース。
  9. 【請求項9】 前記送信データ・フレーミング装置は前
    記送信データFIFOバッファ内に保持されているデー
    タのバイト数がしきい値より少なく、かつ送信データF
    IFOバッファに保持されたバイトが少なくとも1つの
    送信のための完全なフレームを含んでいるとき、前記送
    信データFIFOバッファからのデータを送信する請求
    項8に記載のデータ・リンク・インターフェース。
  10. 【請求項10】 前記受信データ・ライン・インターフ
    ェース装置は受信データのために第1の予期されたCR
    Cコードおよび第2の予期されていないCRCコードの
    各々を処理し、前記第1の予期されたCRCコードが誤
    まりであり第2の予期されていないコードが正しいとき
    に、メッセージを生成して受信データ・プロセッサへ送
    信し、前記送信データ・ライン・インターフェース装置
    は送信データにCRCコード情報を付加するよう動的に
    制御され、さらに、データ・リンク・インターフェース
    は受信データプロセッサおよび送信データ・プロセッサ
    の各々にデータ伝送ラインからのライン・カウント情報
    を結合する請求項2に記載のデータ・リンク・インター
    フェース。
  11. 【請求項11】 受信データFIFOバッファと受信デ
    ータ・インターフェースとの間に接続された状態レジス
    タをさらに含み、この状態レジスタは受信データFIF
    Oバッファ内に保持されたデーターを伴なった受信デー
    タFIFOバッファの正常動作を示すためにゼロの値を
    保持するよう制御され、データ・リンク・インターフェ
    ースは送信データFIFOバッファと送信データ・イン
    ターフェース装置との間に接続された状態レジスタをさ
    らに含み、この状態レジスタは送信データFIFOバッ
    ファ内で利用可能な空間を伴なった送信データFIFO
    バッファの正常動作を示すために、ゼロの値を保持する
    よう制御される請求項3に記載のデータ・リンク・イン
    ターフェース。
  12. 【請求項12】 全二重の同期データ伝送ラインに接続
    されるようにされたデータ・リンク・インターフェース
    であって、 データをフレーム化するためにデータ伝送ラインに結合
    するためのデータ・フレーミング装置と、 データ・フレーミング装置およびデータ伝送ラインに接
    続されて、データ・フレーミング装置が同期データ伝送
    ラインを介しての遠隔装置への接続性を直接、監視でき
    るように、同期データ伝送ラインからのデータ・セット
    信号をデータ・フレーミング装置に伝送するためのライ
    ンとを備えたデータ・リンク・インターフェース。
JP4168733A 1991-06-28 1992-06-26 高速伝送ライン・インターフェース Pending JPH05204804A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/722684 1991-06-28
US07/722,684 US5301186A (en) 1991-06-28 1991-06-28 High speed transmission line interface

Publications (1)

Publication Number Publication Date
JPH05204804A true JPH05204804A (ja) 1993-08-13

Family

ID=24902923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4168733A Pending JPH05204804A (ja) 1991-06-28 1992-06-26 高速伝送ライン・インターフェース

Country Status (5)

Country Link
US (2) US5301186A (ja)
EP (2) EP0525985B1 (ja)
JP (1) JPH05204804A (ja)
DE (1) DE69232613T2 (ja)
IE (1) IE922105A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547330A (ja) * 2005-06-30 2008-12-25 インテル・コーポレーション 自動化シリアルプロトコルイニシエータポートトランスポート層再試行機構
JP2009538070A (ja) * 2006-05-24 2009-10-29 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 通信モジュール
US11229095B2 (en) 2014-12-17 2022-01-18 Campbell Soup Company Electromagnetic wave food processing system and methods

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151689A (en) * 1992-12-17 2000-11-21 Tandem Computers Incorporated Detecting and isolating errors occurring in data communication in a multiple processor system
NL9301129A (nl) * 1993-06-29 1995-01-16 Nederland Ptt Processorcircuit omvattende een eerste processor, en systeem omvattende het processorcircuit en een tweede processor.
US5818884A (en) * 1993-10-26 1998-10-06 General Datacomm, Inc. High speed synchronous digital data bus system having unterminated data and clock buses
JP3441018B2 (ja) * 1994-11-02 2003-08-25 富士通株式会社 リング型伝送路の遅延制御方法および伝送装置
US5696936A (en) * 1995-04-25 1997-12-09 Unisys Corporation Low latency message processor interface using memory mapped Read/Write Windows
US5903774A (en) * 1995-11-13 1999-05-11 Intel Corporation External network network interface device without interim storage connected to high-speed serial bus with low latency and high transmission rate
US6108689A (en) * 1996-10-11 2000-08-22 International Business Machines Corporation Method and system for processing messages in a distributed computing environment
US6178476B1 (en) 1997-01-06 2001-01-23 Texas Instruments Incorporated Data communication interface including an integrated data processor and serial memory device
US6055583A (en) * 1997-03-27 2000-04-25 Mitsubishi Semiconductor America, Inc. DMA controller with semaphore communication protocol
US5968189A (en) * 1997-04-08 1999-10-19 International Business Machines Corporation System of reporting errors by a hardware element of a distributed computer system
US6618385B1 (en) * 1998-09-23 2003-09-09 Cirrus Logic, Inc. High performance, high bandwidth, and adaptive local area network communications
US7036140B2 (en) * 1999-01-13 2006-04-25 Arris International, Inc. Capacity scaling and functional element redistribution within an in-building coax cable internet access system
US20020116720A1 (en) * 1999-01-13 2002-08-22 Coaxmedia, Inc. Multi-band coax extender for in-building digital communication systems
US6542512B1 (en) * 1999-07-02 2003-04-01 Jenny Liu Fischer Architecture and method for flushing non-transmitted portions of a data frame from a transmitted FIFO buffer
US6865220B2 (en) * 2000-02-11 2005-03-08 Lsi Logic Corporation System and method for implementing an end-to-end error-correcting protocol in a voice band data relay system
EP1277308A4 (en) * 2000-03-30 2003-07-02 Coaxmedia Inc AUTOMATIC DISTRIBUTED GAIN CONTROL ARCHITECTURE AND METHOD FOR MODEM COMMUNICATIONS OVER MULTI-POINT PASSIVE NETWORKS
US6842459B1 (en) 2000-04-19 2005-01-11 Serconet Ltd. Network combining wired and non-wired segments
US7007061B1 (en) * 2000-08-07 2006-02-28 Cisco Technology, Inc. Communicating data using facsimile protocols
US6760367B1 (en) * 2000-09-26 2004-07-06 Eni Technology, Inc. Internal noise immune data communications scheme
US7130300B2 (en) * 2001-12-21 2006-10-31 Visteon Global Technologies, Inc. Use of phone—UART multiplexer to create low software overhead external access to internal data modem with wireless communications and phone
US7609639B2 (en) * 2002-02-07 2009-10-27 Motorola, Inc. Negative acknowledgment (NAK) suppression
US7885320B1 (en) * 2003-09-11 2011-02-08 Xilinx, Inc. MGT/FPGA clock management system
US8135912B2 (en) 2009-05-18 2012-03-13 Hola Networks, Ltd. System and method of increasing cache size
US8560604B2 (en) 2009-10-08 2013-10-15 Hola Networks Ltd. System and method for providing faster and more efficient data communication
US8787155B2 (en) * 2011-06-01 2014-07-22 International Business Machines Corporation Sideband error signaling
US8880956B2 (en) 2011-06-01 2014-11-04 International Business Machines Corporation Facilitating processing in a communications environment using stop signaling
US9241044B2 (en) 2013-08-28 2016-01-19 Hola Networks, Ltd. System and method for improving internet communication by using intermediate nodes
US11057446B2 (en) * 2015-05-14 2021-07-06 Bright Data Ltd. System and method for streaming content from multiple servers
US11190374B2 (en) 2017-08-28 2021-11-30 Bright Data Ltd. System and method for improving content fetching by selecting tunnel devices
EP4199479A1 (en) 2017-08-28 2023-06-21 Bright Data Ltd. Improving content fetching by selecting tunnel devices grouped according to geographic location
LT3780547T (lt) 2019-02-25 2023-03-10 Bright Data Ltd. Turinio parsisiuntimo, naudojant url bandymų mechanizmą, sistema ir būdas
US11411922B2 (en) 2019-04-02 2022-08-09 Bright Data Ltd. System and method for managing non-direct URL fetching service

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225919A (en) * 1978-06-30 1980-09-30 Motorola, Inc. Advanced data link controller
US4509167A (en) * 1983-08-05 1985-04-02 At&T Bell Laboratories Data conference arrangement
US4701845A (en) * 1984-10-25 1987-10-20 Unisys Corporation User interface processor for computer network with maintenance and programmable interrupt capability
US4744078A (en) * 1985-05-13 1988-05-10 Gould Inc. Multiple path multiplexed host to network data communication system
US4737950A (en) * 1985-05-31 1988-04-12 Rockwell International Corp. Multifunction bus to user device interface circuit
US4637012A (en) * 1985-12-23 1987-01-13 Gte Communication Systems Corporation Flexible duplex dual port serial link controller
US4748618A (en) * 1986-05-21 1988-05-31 Bell Communications Research, Inc. Telecommunications interface
US4750171A (en) * 1986-07-11 1988-06-07 Tadiran Electronics Industries Ltd. Data switching system and method
US4809269A (en) * 1987-04-02 1989-02-28 Advanced Micro Devices, Inc. Dual-port timing controller
US4949333A (en) * 1987-04-02 1990-08-14 Advanced Micro Devices, Inc. Enhanced universal asynchronous receiver-transmitter
US4852088A (en) * 1987-04-03 1989-07-25 Advanced Micro Devices, Inc. Packet-at-a-time reporting in a data link controller
US5007051A (en) * 1987-09-30 1991-04-09 Hewlett-Packard Company Link layer protocol and apparatus for data communication
JPH02117243A (ja) * 1988-10-27 1990-05-01 Toshiba Corp パケット通信装置
US5058110A (en) * 1989-05-03 1991-10-15 Ultra Network Technologies Protocol processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547330A (ja) * 2005-06-30 2008-12-25 インテル・コーポレーション 自動化シリアルプロトコルイニシエータポートトランスポート層再試行機構
JP2009538070A (ja) * 2006-05-24 2009-10-29 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 通信モジュール
US11229095B2 (en) 2014-12-17 2022-01-18 Campbell Soup Company Electromagnetic wave food processing system and methods

Also Published As

Publication number Publication date
IE922105A1 (en) 1992-12-30
DE69232613T2 (de) 2003-01-30
US5301186A (en) 1994-04-05
EP1198105A3 (en) 2005-09-14
EP0525985A3 (en) 1994-10-12
DE69232613D1 (de) 2002-06-27
EP1198105A2 (en) 2002-04-17
EP0525985A2 (en) 1993-02-03
EP0525985B1 (en) 2002-05-22
US5519693A (en) 1996-05-21

Similar Documents

Publication Publication Date Title
JPH05204804A (ja) 高速伝送ライン・インターフェース
EP0129581B1 (en) Method and apparatus for graceful preemption on a digital communications link
JP2707529B2 (ja) データ通信システム
US5165091A (en) Firmware download from a remote terminal to an optical network terminal in a digital loop carrier system
EP0195598B1 (en) Universal protocol data receiver
US4622550A (en) Data communication system
JPS60148249A (ja) メツセ−ジ除去方法
JPH021665A (ja) 輻輳制御装置
JPH0817388B2 (ja) プロトコル・システム、動的結合装置のポートの状態を制御するための方法、動的スイッチ及び双方向伝送システムを動作させるための方法
JPH02205149A (ja) Hdlc可変長パケットと非hdlc固定長パケットとの混在転送方法
US6741566B1 (en) Remote management ethernet network and device
JP2717112B2 (ja) 二重ポートタイミング制御器
CA1217263A (en) Method and system for an open communication network
JP2986798B2 (ja) データ伝送制御方法およびデータ通信装置
EP0093004A2 (en) Data communication system
EP0161825B1 (en) A control mechanism for a ring communication system
JPH03196739A (ja) セル転送方式およびそれによる通信制御装置
KR950001520B1 (ko) 공통선 신호방식 메시지전달부의 신호단말 그룹버스 통신 프로토콜
JPS6121657A (ja) 回線接続用アダプタ
JPS62137946A (ja) デ−タ伝送方式
JP2002281034A (ja) 情報転送装置
JPH0736632B2 (ja) タイムスロツトシフト制御方式
JPS60190050A (ja) 伝送方式
JPH063925B2 (ja) 共用チヤネルアクセス制御回路
JPS61237545A (ja) デ−タ伝送方式