JPS6264128A - デジタル値とアナログ値との間の変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデジタル形態とアナログ形態との間でデータ変
換を行う装置に関するものである。更に詳細には、本発
明は、この様な変換を瞬時に且つ単調的な方法で且つ最
小の微分及び積分誤差で行う装置に関するものである。

種々のタイプの装置は情報をアナログ形態で受け取る。

この様な装置としては、プロセス制御装置、測定装置１
通信装置、及び多様なその他の装置がある。デジタル計
算機及びデータ処理システムは屡々この様な装置からア
ナログ形態の入力パラメータを受け取り且つこれらのパ
ラメータを計算機又はデータ処理装置で処理する為にデ
ジタル形態に変換させる。アナログ情報がデジタル情報
へ変換され且つ処理され、た後、デジタル計算機又はデ
ータ処理装置からの出力情報は屡々アナログ形態へ変換
される。デジタル情報をアナログ形態へ変換させること
によって、ユーザはその情報がデジタル形態のままであ
ったとすると困難である様な態様でその情報を同化させ
ることが可能である。

上述した変換の良い例は、音楽の記録及び再生における
ものである。音楽はアナログ形態で発生される。それは
最近開発されたデータ処理技術によっ−てデジタル形態
に変換され且つテープ又はディスク等の媒体上に記録さ
れる。音楽を再生する場合には、それは再度アナログ形
態に変換される。

何故ならば、聴取者が音楽を聞く時に聴取者にとって意
味があるものとする為に音変換器を動作させるにはアナ
ログ形態が必要だからである。

デジタル計算機やデータ処理装置が産業やオフィスに広
く使用されるようになり且つ家庭においても一般的にな
り、デジタル形態とアナログ形態との間で情報を変換さ
せる為の廉価で簡単で且つ信頼性のある装置に対する需
要が増加している。

簡単で廉価で且つ信頼性のある変換装置を提供する為に
過去数十部の期間に渡ってかなりの努力が払われてきた
。この様な努力にも拘らず、現在使用されている変換装
置はこの様な基準を満足するものではない。

現在使用されている変換装置は又長い間存在しているそ
の他の問題を持っている。例えば、現在、使用されてい
る装置は、それが非常に高価で且つ複雑なものでない限
り単調的なものとなることはない、「単調的」とは、前
進的に増加する値のデジタル情報を、デジタル値が前進
的に増加する場合に、アナログ値に何等減少を発生する
こと無しに、前進的に増加する値のアナログ情報へ変換
することを意味する。

現在使用されている変換装置は、又、その装置が非常に
高価で且つ複雑なものでない限り、比較的高い微分及び
積分非線形性を持っている。積分非線形性は、デジタル
値とアナログ値との間を広い範囲のこの様な値に渡って
変換する場合に発生する誤差から発生する。微分非線形
性は、デジタル値とアナログ値との間で比較的狭い範囲
のこの様な値に渡っての変換において発生する誤差とな
る。

一般的に今日使用されている変換装置は又主要な部分を
占める問題を抱えている。このことは。

変換器がフルスケール範囲の中間点近傍即ち中間スケー
ルで動作しており且つデジタル値が単一デジット即ち数
字で増分的に増加される場合に、発生する０例えば、２
０４７の二進表現を２０４８の二進表現へ変換する場合
に、中間スケール問題が現在使用されている１２ビツト
変換器において発生する。このことは、２０４７の二進
表示は０１１１１１１１１１１１で表され且つ２０４８
の二進表示は１０００００００００００で表され、その
場合に最小桁数字は右側であるという事実から発生する
。従って、中間スケールにおいて、二進数字のひとつづ
つの値が変化する。全ての二進値が変化すると、変換器
内の異なった重み付は要素が選択され且つ不連続が発生
することがある。

これらの不連続は変換器が真に単調的であることを阻止
することがある。この問題は、この問題を解消する試み
でかなり複雑となっている変換器においても存在する。

発明者１１ａｎｒｙ　Ｓ、　Ｋａｔｚａｎｓｔｅｉｎの
１９８２年６月１日に出願し本願出願人に譲渡されてい
る米国特許出願筒３８３，５４４号「アナログ値とデジ
タル値との間でデータを変換させる装！　（Ａｐｐａｒ
ａｔｕｓｆｏｒ　Ｃｏｎｖｅｒｔｉｎｇ　Ｄａｔａ　Ｂ
ａｔｗｓａｎ　Ａｎａｌｏｇ　ａｎｄ　ＤｉｌＨｉｔａ
ｌ　Ｖａｌｕｅｓ）Ｊには、単調的な方法でデジタル値
とアナログ値との間で変換を行う装置が開示されている
。この米国特許出願筒３８３，５４４号に開示されてい
る変換器は成る重要な利点を持っている。例えば、その
変換器は、任意のデジタル値に対して単調的な態様でデ
ジタル値とアナログ値との間の瞬時の変換を与える。該
変換器は、比較的低い微分及び積分非線形性でこの変換
を提供する。

該変換器は構成が極めて簡単であり且つ動作の信頼性が
ある。

発明者Ｈｅｎｒｙ　Ｓ、　Ｋａｔｚｅｎｓｔｅｉｎの１
９８３年１１月１８日に出願し本願出願人に譲渡されて
いる米国特許出願筒５５３，０４１号「デジタル値とア
ナログ値との間でデータを変換させる装置（Ａｐｐａｒ
ａｔｕｓ　ｆｏｒ　Ｃｏｎｖｅｒｔｉｎｇ　Ｄａｔａ　
Ｂｅｔｗｅｅｎ　Ｄｉｇｉｔａｌ　ａｎｄＡｎａｌｏｇ
　Ｖａｌｕｅｓ）Ｊには、デジタル値とアナログ値との
間を変換させる変換器が開示されている。この米国特許
出願筒５５３，０４１号の変換器は。

少なくとも比較的低い周波数で情報を変換させる場合に
、米国特許出願筒３８３，５４４号の変換器を改良して
いるものである。出願！５５３，０４１、号の変換器は
、それがデジタル値とアナログ値との間の変換を提供す
る為に電気的コンデンサ等のエネルギ格納部材を使用す
る点を除いて、出願筒３８３，５４４号の変換器と類似
している。

出願筒５５３，０４１号の変換器は又、集積回路チップ
上で変換されることの可能な二進ビット数が向上され且
つエネルギ格納部材を該チップ上に容易に形成すること
が可能であるという利点を有−している、この様なエネ
ルギ格納部材を使用することも有益である。何故ならば
、それらの間に最小の差異でもって形成することが可能
であり、且つそれらは温度変化に関して比較的安定であ
るからである。

本発明は、又、デジタル値とアナログ値との間を変換さ
せる装置に関するもので゛ある０本発明は。

前掲した出願筒３８３，５４４号及び第５５３゜０４１
号に開示されているものとはことなり且つそれらよりも
有利な変換器を提供するものである。

然し乍ら１本発明を構成する装置の１実施例においては
、この様な装置は出願筒３８３，５４４号及び第５５３
，０４１号に開示されているもの、特に出願筒５５３，
０４１号に開示されている変換器、と類似した変換器を
使用することが可能である。この様な変換器を使用する
場合１本発明の装置は、又、デジタル値とアナログ値と
の間の変換を容易とさせる為のその他のステージ即ち段
を使用することも可能である０本発明の装置は、前掲し
た出願筒３８３，５４４号及び第５５３，０４１号の変
換器よりも、より大きな単調性、及びより小さな積分及
び微分非直線性で、デジタル値とアナログ値との間の変
換を提供する。

本発明は１以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、優れた単調性を具備
し、積分及び微分の非直線性を極小としたデジタル値と
アナログ値との間の変換装置を提供することを目的とす
る。

本発明の１実施例においては、第１マトリクス関係が複
数個のスイッチによって画定されており、該スイッチは
該スイッチに導入される二進信号のパターンに従って第
１状態及び第２状態で動作することが可能である。活性
化ラインが該マトリクス関係に接続されており、該マト
リクス関係に接続されている、例えばコンデンサ等のエ
ネルギ格納部材を活性化させる。エネルギを格納する為
に各瞬間に該活性化ラインによって付勢されるエネルギ
格納部材の数は、該マトリクス関係に導入される二進信
号の論理レベルによってコード化される値と関係してい
る。増加するデジタル値の場合、該活性化ラインによっ
て該複数個内において前に付勢された格納部材は継続し
て付勢され、且つ該複数個内の付加的な格納部材はデジ
タル値が増加すると付勢される。

該活性化ラインに加えて、第１マトリクス関係内に内挿
を設けている。該内挿ラインは、比較的低い二進有意性
の二進信号の論理レベルによってコード化された二進数
値に関係した電圧を受け取る。この電圧は、従来の構成
の第２マドリスク関係によって発生させることが可能で
ある。この電圧は、該複数個内の格納部材の特定の１つ
へ該内挿ラインを介して導入される。該特定の格納部材
は、増加するデジタル値に対して該活性化ラインの次に
接続されるべきものである。

出力信号は、該活性化ラインによって該複数個内の該格
納部材内に格納されているエネルギと該内挿ラインによ
って該特定の格納部材内に格納されているエネルギとの
累積値に対応して発生される。該出力信号は、該複数個
内の該格納部材に接続されている積分増幅器によって発
生されることが可能である。

以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。

第１図は本発明の１実施例を示している。この実施例は
、大略１０及び１２で夫々示した２つの異なった変換器
を包含している。変換器１０及び１２の各々は、マトリ
クス関係乃至は形態で接続された複数個のスイッチを具
備することが可能である。変換器１０は、多数の異なっ
た実施形態で全て従来の形態で構成することが可能であ
る。変換器】０は又、前掲した米国特許出願節３８３゜
５４４号及び第５５３，０４１号に開示されている種々
の実施例の構成とすることも可能である。

変換器１２は、必須ではないが好適には、出願第５５３
．０４１号に開示されている実施例と同様な態様で構成
する。

変換器１０及び１２の各々は、好適には、二進信号の論
理レベルによってコー・ド化されたデジタル値をアナロ
グ形態へ変換させる。これらの二進信号は、夫々二進数
「１」及び二進数（０」を表す第１及び第２論理レベル
を持つことが可能である。変換器１０は、比較的低い二
進有意性の二進信号の論理レベルをアナログ形式に変換
させ、且つ変換器１２は比較的高い二進有意性の二進信
号の論理レベルをアナログ形式に変換する。変換器“１
０は、該変換器からの出力電圧の大きさによって表され
る如く、３つの二進数ビットをアナログ形式へ変換する
ものとして第１、図に示されている。

これらの二進数ビットは最小二進有意性の３個の二進ビ
ットである。然し乍ら、理解される如く、変換［１１０
は、任意の所望の数の二進ビットをアナログ形式へ変換
させることが可能である。同様に、変換ｓ１２は、その
変換器からの出力電流の大きさによって表される如く、
３個の二進数ビットをアナログ形態へ変換させるものと
して第２図に示されている。これらは最も高い二進有意
性の３個の二進数ビットである。然し乍ら、理解される
如く、変換＄１２は任意の所望数の二進数ビットをアナ
ログ形態に変換させることが可能である。

二進形態にコード化されたデジタル値の３個の最小桁ビ
ットを表すべくコード化された信号はライン１４を介し
て第１図中のデコーダ１６内に導入され、該デコーダは
従来の態様で構成することが可能である。デコーダ１６
は複数個の通常開放のスイッチ１８．２０．２２．２４
．２６．２８゜３０．３２へ動作接続されている。スイ
ッチ１８乃至３２（偶数のみ）は、抵抗３４乃至４８（
偶数のみ）の如き複数個のインピーダンスによって画定
される分圧回路へ接続されている。抵抗３４乃至４８（
偶数のみ）は、電圧源５０の如き第１基準電位と、接地
５２の如き第２錫準電位どの間に接続されている。

デコーダ１Ｇは動作して、ライン１４上の二進信号の論
理レベルによってコード化された二進数ビットをアナロ
グ値へ変換させる。次いで、スイッチ１８乃至３２（偶
数のみ）の１つがこのアナログ値に従ってデコーダ１６
によって閉じられる。

例えば、スイッチ１８はｒＯＪのアナログ値に対して閉
じられ、スイッチ２４は「３」のアナログ値に対して閉
じられ、スイッチ３０は「６」のアナログ値に対して閉
じられる。電圧源５０からの電圧が例えば１．６ｖの如
き第１基準電位を提供すると仮定する場合、接地電圧は
スイッチ１８を介してスイッチ１８の開成と共に出力ラ
イン５６へ導入される。スイッチ２４の開成と共に、０
゜６ｖの電圧がライン５６へ導入され、スイッチ３０の
開成と共に、１，２Ｖの電圧がライン５６へ導入される
。

変換器１からの出力ライン５６は、ダブルボールスイッ
チ６２の１つのコンタクトへ接続されている。スイッチ
６２のポール６２Ｂは変換器１２内の内挿ライン５８へ
接続されており、且つそのポールは出力ライン５Ｇか又
は第２コンタクトの何れかへ接続させることが可能であ
り、該第２コンタクトは接地５２等の第２基準電位へ接
続されている。変換器１２は又活性化ライン６０を有し
ており、該ラインはダブルポールスイッチ６２の他方の
ポール６２Ａへ接続されている。ポール６２Ａの１つの
コンタクトは、接地５２の如き第２基準電位へ接続され
ており、且つ他方のコンタクトのポール６２Ａは第１基
準電位の供給源へ接続されている。変換器１２のエネル
ギ格納放電ライン６４は、好適には、接地５２等の第２
基準電位を受け取る。

変換器１２は、大略６５で示したマトリクスを具備して
おり、該マトリクスは複数個のスイッチから形成されて
いる。マトリクス６５は第２図に詳細に示しである。マ
トリクス６５からの出力端子は、コンデンサ６６乃至８
０（偶数のみ）等のエネルギ格納部材へ接続されている
。これらのコンデンサの幾つかのみを第１図に示してあ
り、その全ては第２図に示しである。コンデンサ６６乃
至８０（ａ数のみ）の選択したものにおける変化は第１
図中のライン８２へ導入される。

マトリクス６５は、コンデンサ６６乃至８０（偶数のみ
）の連続するものを、第１図中のライン８４を介してマ
トリクス６５へ導入される二進信号の論理レベルによっ
てコード化された前進的に増加する値に対して活性化ラ
イン６０へ接続すべく構成されている。ライン６０に接
続されている容量は、Ｖｉミラインポール６２Ａによっ
て第１基準電位の供給源５０へ接続されると、このライ
ン上に発生される電圧によって充電される。その結果、
マトリクス６５及びライン８２への容量を介して電圧源
５０から流される出力電流は、ライン８４における二進
信号の論理レベルによってコード化された最大桁ビット
の値番こ゛対応する大きさを持フている。

ライン８４における二進信号によって表される全ての値
に対して、容量６６乃至８０の特定の１つが内挿ライン
５８へ接続される。この特定の容量は、ライン８４にお
いて二進信号の論理レベルによってコード化された増加
する値に対してライン６０へ接続されるべき次のもので
ある８次いで、この特定の容量は、ポール６２Ｂが該容
量をラインＳ６上の電圧へ接続させると、充電され、こ
の電荷は出力ライン８２へ導入される。その結果、出力
ライン８２は、各瞬時に、ライン１４及び８４における
二進信号の論理レベルによってコード化されたアナログ
値に対応する大きさを持った電圧を供給する。

スイッチ６２は周期的に動作状態となり、該スイッチの
２つのポールを第１図における該スイッチの下部コンタ
クトに対して且つ次いで第１図中の該スイッチの上部コ
ンタクトに対して位置させる。スイッチ６２の２つのポ
ールが該スイッチの下部コンタクトと係合すると、全て
の容量６６乃至８０（偶数のみ）は該スイッチを介して
接地５２の如き第２基準電位へ放電する６次いで、増幅
器２００がリセットライン２１０上のリセット信号を活
性化させることによってリセットされ、デジタル・アナ
ログ変換器の出力ライン２０６は第２基準電位５２近傍
の電圧へ強制される６次いで、該リセット信号が脱活性
化され、スイッチ６２のポールが第１図中のスイッチの
上部コンタクトと係合する。ライン８４上の二進信号に
よって選択される特定の容［６６乃至８０（偶数のみ）
は活性化ライン６０へ接続され、且つ第１基準供給源５
０からの電圧によって充電され、該特定の内挿容量はラ
イン５６上の電圧に従って充電される。

次いで、ライン８２は、ライン１４及び８４上の二進信
号の論理レベルによってコード化されたアナログ値に対
応する大きさを持った電圧を発生する。

マトリクス６５の好適な実施例を第２図に示しである。

マトリクス６５は内挿ライン５８と、活性化ライン６０
と、放電ライン６４とを包含している。マトリクス６５
は、又、複数個のダブルポールスイッチ１００乃至１２
６（偶数のみ）を包含している。スイッチ１００及び１
０２は、第１サブセット（即ち、副紙）を構成するもの
と考えることが可能であり、スイッチ１０１４．１０６
゜１０８．１１０は第２サブセットを構成するものと考
えることが可能であり、スイッチ１１２乃至１２６は第
３サブセットを構成するものと考えることが可能である
。スイッチの各サブセットは、ライン８４の個別的な１
つから、個別的な二進有意性を持った二進信号の論理レ
ベルを受け取る。

スイッチ１００及び１０２は、他のサブセットにおける
スイッチによって受けとられる二進信号よりも低い二進
有意性を持った二進信号の論理レベルを受け取り、且つ
スイッチ１０４，１０６．１０８．１１０はスイッチ１
１２乃至１２６（偶数のみ）によって受けとられる二進
信号の論理レベルよりも低い二進有意性を持った二進信
号の論理レベルを受け取る。理解される如く、サブセッ
トの各々におけるスイッチ数は、そのサブセットへ導入
される二進信号の二進有意性に対して直接的に比例する
。

第２図中に示したスイッチは機械的である。然し乍ら、
理解される如く、こＪｃらのスイッチはソリッドステー
ト即ち固体的なものとすることも可能で−あるｉ例えば
、ソリッドステー１へスイッチを使用する変換器の実施
例は米国特許出願第３８３゜５４４号及び第５５３，０
４１号に開示されている。ソリッドステートスイッチが
使用される場合、スイッチ１００乃至１２６（偶数のみ
）の各々は一対のスイッチで置換することが可能である
。実際に、スイッチ１００乃至１２６（偶数のみ）の各
々は、可動コンタクトと一方のボールが対における一方
のスイッチを構成し且つ該可動コンタクトと他方のボー
ルが該対における他方のスイッチを構成するものと考え
ることが可能である。

スイッチ１００の一方のコンタクトはライン６４と共通
であり、且つスイッチ１００の他方のコンタクトはライ
ン５８と共通である。同様に、スイッチ１０２における
一方のコンタクトはライン６０と共通であり、該スイッ
チの他方のコンタクトはライン５８と共通である。スイ
ッチ１００の可動ボールからスイッチ１０４と１．０６
の第１コンタクトへ接続が形成される。同様に、スイッ
チ１０２の可動ポールからスイッチ１０８及び１１０の
第１コンタクトへ接続がなされる。

スイッチ１０４の第２コンタクトはライン６４へ接続さ
れ、且つスイッチ１０６の第２コンタクトはライン６０
へ接続される。これに対応して、スイッチ１０８の第２
コンタクトからライン６４へ及びスイッチ１１０の第２
コンタクトからライン６０へ接続がなされる６スイツチ
１０４．１０６．１０８．１１０の可動ボールは、夫々
、スイッチ１１２と１１４の第１コンタクト、スイッチ
１１６と１１８の第１コンタクト、スイッチ１２０と１
２２の第１コンタクト、スイッチ１２４と１２６の第１
コンタクトへ接続される。

スイッチ１１２．１１６．１２０．ｉ２４の第２コンタ
クトはライン６４へ接続され、且つスイッチ１１４．１
１８．１２２．１２６の第２コンタクトはライン６０へ
接続される。スイッチ１１２乃至１２６（偶数のみ）の
可動ボールは夫々コンデンサ６６乃至８０（偶数のみ）
の第１端子へ接続されている６第２図から理解され且つ
第４図から理解される如く、コンデンサ６６乃至８０（
偶数のみ）は夫々参照記号Ｈ乃至Ａで示しである。

スイッチ１００乃至１２６（偶数のみ）の可動ポールは
、該スイッチへ導入された二進信号がｒＯＪの論理レベ
ルを持つ場合にそれらが動作状態となる位置に第２図に
示しである。ライン８４を介してスイッチ１１２乃至１
２６（偶数のみ）を介して導入される二進信号の論理レ
ベルが二進数［１」を表すべくコード化されている場合
、該スイッチの可動ボールは第２図中の下部コンタクト
との係合から第２図中の上部コンタクトとの係合へ移動
する。

スイッチ１００乃至１２６（偶数のみ）の可動コンタク
トが第２図中に示した位置にあると、コンデンサ６６乃
至８０（偶数のみ）の何れかと活性化ライン６０との間
に接続は確立されない。その結果、コンデンサ６６乃至
８０（偶数のみ）のいずれもライン６０上の電圧によっ
て充電されない。このことは、ライン８４へ導入された
二進信号の論理レベルに従う二進値「０」に対応する。

然し乍ら、内挿ライン５８、スイッチ１０２、スイッチ
１１０．スイッチ１２６、コンデンサ８０を包含する接
続が確立される０次いで、第１図中のスイッチ６２のボ
ールが上部コンタクトへ移動されると、このことは容量
８０を内挿ライン５８上の電圧に依存するレベルへ充電
させ、この電圧はポール６２Ｂを介して第２マトリクス
出カライン５６から受けとられる。その結果、変換器１
０ヘライン１４（第１図）を介して導入される二進信号
の論理レベルによってコード化されたアナログ値に従っ
て、信号が第１図中のライン８２へ導入される。

第１図中のライン８４へ導入される二進信号の論理レベ
ルによってコード化されたアナログ値が「１」の値又は
二進数ｒｏｏＩＪ　　（最小桁二進ビットは右側）を持
っている場合、これはスイッチ１００及び１０２の可動
アームを第２図中を該スイッチの上部コンタクトと係合
する位置へ移動させる。従って、活性化ライン６０．ス
イッチ１゜２、スイッチ１００、スイッチ】２６．コン
デンサ８０を包含する接続が確立される。第】図中のス
イッチ６２のポールが上部コンタクトへ移動されると、
このことはコンデンサ８ｏを第１図中のライン５０上の
第１基準電圧と等しい値へ充電させる。同時に、内挿ラ
イン５８、スイッチ１００゜スイッチ１０６．スイッチ
１１８．コンデンサ７２を包含する接続が確立される。

従って、コンデンサ７２は、内挿ライン５８上の電圧に
依存する値へ充電される。容量８ｏ及び７２内の電荷は
第１図中のライン８２へ導入されるので、ライン８２へ
供給される全電荷、従って第１図中の積分増幅器出力ラ
イン２０６上の電圧は、第１図中のライン１４及び８４
における二進信号の論理レベルによってコード化された
アナログ値を表す。

同様に、「２ノのアナログ値、即ち第１図中のラインＳ
ｌ上の二進数「１」の論理レベルにょっ′　てコード化
された二進数ｒｏｂ−Ｏ」に対して、容量８０及び７２
は、スイッチ６２Ａが動作されて活性化ライン６ｏを付
勢させる場合に第１基準電圧源５０と活性化ライン６０
を包含する回路を介して、充電される。同時に、コンデ
ンサ７６はライン５８へ接続され、出力ライン５６から
ボール６２Ｂを介して受けとられる電圧に依存するレベ
ルへ充電される。

第４図は、ライン８４上の二進信号の論理レベルによっ
てコード化された各アナログ値に対してライン６０及び
５８へ夫々接続される容量を表している。第４図に示さ
れる如く、ライン８４へ導入さえる二進信号の論理レベ
ルは第４図中に最初の３つの列のなかに示されている。

これらの二進信号のアナログ有意性は、これらの列の各
々の上部に示しである。その他の列（最後の列は除いて
）は、コンデンサ６６乃至８０（偶数のみ）の動作状態
を表しており、これらの容量は、第２図中のこれらの容
量に対して表した文字に対応して文字「ＩＩ」乃至「Ａ
」で第４図中に夫々表示しである。

第４図中の最後の列は、ライン８４上の二進信号の論理
レベルによってコード化される各アナログ値に対して内
挿ライン５８に接続されるべき容量の特定の１つを表し
ている。

第４図から理解される如く、２本の対角ライン１３０及
び１３２が設けられている。ライン１３０の左側に示さ
れている容量は、異なったアナログ値に対して活性化ラ
イン６０へ接続されているものを表している。ライン１
３０と１３２との間に分離されている容量は、各アナロ
グ値に対して内挿ライン５８へ接続されているものであ
る。これらの容量は、第４図中の最後の列に表しである
ものに対応する。理解される如く、各アナログ値に対し
て内挿ライン５８へ接続されている容量は、ライン８４
上にコード化されている二進信号の論理レベルによって
表されるアナログ値が増加する時に活性化ライン６０へ
次に接続されるべきもの゛である。

第１図中のライン８２上の信号は、エネルギ格納手段に
よってライン８２へ供給されるエネルギの各変換サイク
ルの終りに表される出力電圧を発生する為に、ステージ
乃至は段、通常２００に。

印加される。ステージ２００は第１図中に単一のブロッ
クとして示してあり且つ第３図中では付加的な詳細が示
されている。ステージ２００は、積分増幅器及びライン
２１０上のリセット信号に応答して該積分増幅器の出力
に発生される電圧をリセットさせる回路を包含すること
が可能である。

該積分増幅器は、第３図中の高利得演算増幅器（オペア
ンプ）２０２を包含することが可能である。増幅器２０
２の１つの入力端子は、ライン８２上の電圧を受け取り
、該増幅器の別の入力端子は、接地５２の如き第２基準
電位との共通接続を持っている。第１図中の容量２０４
は、入力端子８２と増幅器２０２の出力端子２０６との
間に接続されている。抵抗２０７及びリセットスイッチ
２０８は容量２０４を横断して即ち並列して直列接続さ
れている。該リセットスイッチはライン２１０上のリセ
ット信号に応答して閉成する。

ライン８２上の信号電荷は演算増幅器２０２へ導入され
、該増幅器は容量２０４と関連しそ動作してこの信号電
荷を積分する。その結果、スイッチ２０８の開成された
状態の間、容量２０４はその信号電荷を受け取る。この
信号電荷は、第１図中のライン１４及び８４上の二進信
号の論理レベルによってコード化されるアナログ値に対
応する。

スイッチ２０８が閉成されると、容量２０４内の電荷は
、スイッチ２０８及び抵抗２０７を介して放電され、且
つ出力ライン２０６上の電圧は、演算増幅器２０２にお
ける小さな入力オフセット電圧及び何等かのノイズだけ
接地等の第２基準電位から異なる値ヘリセットされる。

スイッチ２０８の動作はスイッチ６２の動作と同期され
、従って、スイッチ２０８は、スイッチ６２の可動ボー
ルが第１図中の上部コンタク１−への接続期間中は、開
成しており、且つスイッチ６２の可動ボールが＠１図中
のスイッチ６２の下部コンタクトへの接続期間中は、開
成している。この様に、容量２０４は、容量６６′７１
ｊ至８０（偶数のみ）の選択したものの充電と同一の期
間中充電され、且つ容量２０４は容量６６乃至８ｏ（偶
数のみ）が放電されるのと同時的に放電される。その結
果、方形波パルスがライン２０６上に発生され、その大
きさはライン１４及び８４上の二進信号の論理レベルに
よってコードかされたアナログ値を表す。

上述した装置は成る重要な利点を持っている。

これらの利点の１つは、各瞬時に内挿ライン５８へ接続
される容量は、ライン１４及び８４における二進信号の
論理レベルによってコード化された増加する値に対して
活性化ライン６０へ次に接続されるべきものと同じであ
るという事実から得られるものである。このことから、
第２マトリクス関係６５の完全な出力からの最小桁ビッ
トにより入力デジタルコードにおける増加に対応してラ
イン８２へ供給される電荷は、同じ唯一のコンデンサと
そのコンデンサの同一の浮遊容量とによって決定される
。このことは、第１図中のライン８２上の電荷信号に発
生される全てのエラーを最小とさせる。これらの利点は
１本発明を構成する変換器の単調性を向上させ、且つ該
変換器内の全ての積分及び微分線形性誤差を最小とさせ
ることに貢献する。

本発明の別の重要な利点は、変換器１２内の容量６６乃
至８０（偶数のみ）の各々は集積回路チップ上で実質的
に同一のレイアウトを持っており且つ同じ値を持ってい
る。このことは、各アナログ値に対して内挿ライン５８
に接続されている容量も同一の値を持っているという事
実に鑑み特に重要である。更に、容Ｊｔ６６乃至８０（
偶数のみ）は前進的に増加する値に対して活性化ライン
８２に個別的に接続されている。該値が前進的に増加す
ると、ライン８２に前に接続していた容量はそのライン
に接続されたままであり、且つ付加的な容量がそのライ
ンへ接続される。このパラグラフにおいて説明した特徴
の全ては、ライン８２上の信号は単調であることを確保
し、且つライン８２上の信号の大きさが変化する時に発
生される過渡的現象が最小であることを確保する。

前のバラグラフに説明した利点に鑑み、積分増幅器２０
０等の従来の増幅器を、マトリクス関係１０及びマトリ
クス関係１２からの電荷信号をアナログ電圧へ変換する
為に使用することが可能である。更に、例えば抵抗３４
乃至４８（偶数のみ）によって形成される抵抗ラダーの
如きマトリクス関係１０の部品の精度において許容可能
な逸れは従来技術の対応する装置におけるよりも厳しく
無い。例えば、本発明を構成する装置が１６二進ビツト
で動作する場合、変換器１２は、例えば１０個の最大桁
二進ビットの如きビット数で動作することが可能であり
、且つ変換器１０は、例えば６個の最小桁二進ビットの
如き残りのビット数で動作することが可能である。この
様な状況下において、抵抗３４乃至４８（偶数のみ）は
高々２％の値の逸れを持つことが可能であり、その場合
においても本発明装置の単調性は維持される。高々２％
の値の逸れが抵抗等の部品において許容可能である場合
には、その抵抗は低コストのモノリシック技術を使用し
て製造することが可能であり、その際に本発明を構成す
る装置において単調性を維持すると共に積分及び微分誤
差を小さく維持することを可能としている。又、抵抗２
４乃至３８（偶数のみ）は多数のタップを持った単一の
抵抗を構成するものと考えることが可能であるので、こ
の夫々の限界内で抵抗を製造することは比較的容易であ
る。

本発明を構成する装置は又その他の重要な利点も持って
いる。例えば、変換されるべき前部で１６個のビットか
ら１０個の最大桁ビットのみを変換させねばならない場
合があるので１本発明を構成する装置は単一の集積回路
チップ上に配設させることが可能である。変換器１２に
おける最小数のビットの変換が望ましい。何故ならば、
該変換器におけるスイッチ数は、該変換器によってデコ
ードされるべき各付加的な二進ビットに対して略２倍と
なるからである。

単一の集積化チップ上に１６個のビットを設ける能力は
、本発明を構成する装置が二進信号の論理レベルをオー
ディオサウンド即ち可聴音へ変換する為に使用される時
に特に重要である。その１つの理由は、現在使用されて
いるデジタルオーディオ再生器は、アナログ情報をコー
ド化する為にコンパクトディスク上に記録される１６個
の二進ビットをコード化する二進信号の論理レベルをオ
ーディオサウンドへ再生するからである。この記録能力
は１本発明における如く、変換装置が１６個の二進ビッ
トにコード化する信号を単調な方法で且つ最小の部分誤
差でアナログ情報へ変換させることが可能である場合に
特に重要である。

理解される如く、ライン８２上の出力は電荷である。出
力は電流の形態よりも電荷の形態で与える方が望ましい
、何故ならば、その方が精密電流出力よりも精密電荷出
力を提供することの方が容易だからであり、特にＣＭＯ
８技術で形成した部品での集積回路チップに関してそう
である。

本発明にはその他の重要な利点が存在する。このことは
、本発明において、第３図においてライン８２上の信号
をライン２０６上の出力電圧へ変換させる為に、例えば
増幅器２０２及びコンデンサ２０４で形成する如く、積
分増幅器を使用することから派生する。積分増幅器は、
他のタイプの出力段と比較して、比較的正確であり且つ
比較的容易に構成することが可能である。

本発明装置は多様な分野で使用することが可能である。

前述した如く、本発明の装置は、コンパクトディスク上
に記録されており且つこの様なアナログ情報を表す二進
形態でコード化されている二進信号の論理レベルをかな
りの忠実度でオーディオサウンドへ変換させる為に使用
されるべく特に適合されている。然し乍ら、容量６６乃
至８゜（偶数のみ）等の容量を使用してアナログ変換を
発生する場合でさえも、本発明を構成する装置は。

通常予定されるよりもかなり一層高速で動作される能力
を持っている。このことは、部分的に、上述した本発明
の本来的な利点から派生するものである。その結果、本
発明は、電話通信、プロセス制御、及びロボット工学等
の多数のその他の分野において効果的に使用することが
可能なものである。

以上１本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く５本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図はデジタル値とアナログ値との間で変換を行う為
の本発明の１実施例を部分的にブロックで示した回路図
、第２図は第１図のブロックに示した特徴の付加的な詳
細を示した回路図、第３図は第１図におけるブロックに
示した出力ステージの付加的な詳細を示した回路図、第
４図は第２図に示した回路の動作を例示する真理値表を
示した説明図、である。 （符号の説明） １０．１２：変換器 １６：デコーダ １８乃至３２：スイッチ ３４乃至４８：抵抗 ５０：電圧源 ５２：接地 ５６：出力ライン ５８：内挿ライン ６２：ダブルボールスイッチ ６４：エネルギ格納放電ライン ６５：マトリクス ６６乃至８０：コンデンサ 特許出願人　　　プルツクトリー　コーポレーション

Claims (1)

1. 【特許請求の範囲】 １、二進コード化形態のデジタル値を対応するアナログ
   値に変換する装置において、各々が二進数の「１」及び
   「０」の値を夫々表わす第１及び第２論理レベルを持っ
   た複数個の二進信号を供給する手段を設けてあり、該二
   進信号の各々は他方の二進信号と同一の特性を持ってお
   り、前記複数個における該二進信号の各々は個別的な二
   進有意性を持っており、各々が第１動作状態及び第２動
   作状態を持ったサブセットの制御スイッチを設けてあり
   、各サブセットにおける該スイッチは関連する二進信号
   の論理レベルに従って該第１状態及び第２状態の特定の
   ものに動作状態となる為に該複数個における比較的高い
   二進有意性の二進信号の個々の１つに応答し、各サブセ
   ットにおけるスイッチの数は関連する二進信号の二進有
   意性に関連しており、該サブセットにおけるスイッチは
   第１マトリクス関係に接続されており、最も高い二進有
   意性のサブセットにおけるスイッチの個々の１つに各々
   が接続された複数個の格納手段を設けてあり、該複数個
   における該格納手段の各々はエネルギを格納すべく構成
   されており、該格納手段は該第１マトリクス関係に接続
   されていて比較的高い二進有意性の二進信号の論理レベ
   ルによってコード化された値に関係した量のエネルギを
   格納し、第２マトリクス関係を画定する手段を設けてあ
   り、比較的低い二進有意性の二進信号の論理レベルによ
   ってコード化された値に関係した電圧を該第２マトリク
   ス関係から得る為に該第２マトリクス関係へ比較的低い
   二進有意性の二進信号を導入させる手段を設けてあり、
   該第１マトリクス関係において該第２マトリクス関係か
   らの該電圧を受け取り且つこの様な電圧に関係した量の
   エネルギを該複数個内の該格納手段の１つに格納させる
   手段を設けてあり、該複数個内の該格納手段内に格納し
   たエネルギを表わす特性を持った信号を発生する手段を
   設けてあることを特徴とする装置。 ２、特許請求の範囲第１項において、該格納手段はコン
   デンサを構成しており、該信号発生手段は積分増幅器を
   構成していることを特徴とする装置。 ３、特許請求の範囲第１項において、比較的低い二進有
   意性の二進信号の論理レベルによってコード化される値
   に従ってエネルギを格納する該複数個内の該格納手段は
   、該複数個における二進信号の論理レベルによってコー
   ド化される値を増加させる為に、比較的高い二進有意性
   の二進信号の論理レベルによってコード化される値に従
   ってエネルギを格納する手段へ接続すべき次のものであ
   ることを特徴とする装置。 ４、特許請求の範囲第３項において、該格納手段はコン
   デンサを構成し、且つ該信号発生手段は積分増幅器を発
   生し、且つ該積分増幅器は該アナログ値を表わす電荷を
   受け取る為のコンデンサを具備しており、該アナログ値
   を表わす電荷を該コンデンサに格納した後に該コンデン
   サを放電させる為の手段が該積分増幅器内の該コンデン
   サと関連していることを特徴とする装置。 ５、二進コード化した形態のデジタル値を対応するアナ
   ログ値へ変換させる装置において、各々が夫々二進数「
   １」及び二進数「０」の値を夫々表わす第１及び第２論
   理レベルを持った複数個の二進信号を供給する手段を設
   けてあり、該複数個における二進信号の各々は他の二進
   信号と同じ論理レベルを持っており、該複数個における
   二進信号の各々は個別的な二進有意性を持っており、該
   複数個内の減少させた二進有意性の二進信号によって表
   わされる値に関係した電圧を供給する手段を設けてあり
   、各々がエネルギを格納する為の特定のコンデンサを持
   っている複数個の格納手段を設けてあり、増加した二進
   有意性の二進信号の論理レベルによってコード化される
   値に関係する数の該複数個内の格納手段へエネルギの導
   入を行なう為にマトリクス関係を画定する手段を設けて
   あり、該マトリクス関係は増加する二進数の値に対しエ
   ネルギを格納する為に該複数個内に同一の格納手段を維
   持し且つこの様な増加する二進数の値に対して該複数個
   内の付加的な格納手段内にエネルギを格納する為に構成
   されており、該複数個内の減少した二進有意性の二進信
   号によって表わされる値に関係した電圧を該複数個内の
   該格納手段の特定の１つへ導入させる為の手段を設けて
   あり、該複数個内の該格納手段の該特定の１つは比較的
   高いデジタル有意性の二進信号の論理レベルによってコ
   ード化される値に従って増加する二進数値に対しエネル
   ギを受け取るべく接続されるべき次のものであり、該複
   数個内の該格納手段に動作接続されており該複数個内の
   該格納手段に格納されるエネルギに関係する特性を持っ
   た出力信号を発生する手段を設けてあることを特徴とす
   る装置。 ６、特許請求の範囲第５項において、この様な格納手段
   が該マトリクス関係に接続された後に、比較的高いデジ
   タル有意性の二進信号に従ってエネルギを格納する為に
   該マトリクス関係に接続されている該格納手段へ基準電
   圧を印加する手段を設けてあることを特徴とする装置。 ７、特許請求の範囲第６項において、該出力信号の発生
   の後に、該格納手段からエネルギを放電させる手段を設
   けてあることを特徴とする装置。 ８、特許請求の範囲第７項において、減少した二進有意
   性の二進信号の論理レベルによってコード化された値に
   関係した値を発生する手段が第２マトリクス関係を提供
   することを特徴とする装置。 ９、二進コード化した形態のデジタル値を対応するナア
   ナログ値へ変換する装置において、特定量のエネルギを
   格納すべく各々が構成されている複数個の格納手段を設
   けてあり、各々が二進数「１」及び二進数「０」の値を
   夫々表わす第１及び第２論理レベルを持った複数個の二
   進信号を供給する手段を設けてあり、該複数個における
   該二進信号の各々は該複数個における他の二進信号と同
   じ論理レベルを持っており、該複数個における該二進信
   号の各々は個別的な二進有意性を持っており、比較的低
   い二進有意性の二進信号に応答しこの様な二進信号によ
   ってコード化される二進数値に関係した大きさを持って
   いる第１電圧を発生する手段を設けてあり、第１ライン
   を設けてあり、該複数個内の該格納手段及び該第１ライ
   ンへマトリクス関係で接続されており比較的高いデジタ
   ル有意性の二進信号によってコード化された値に従って
   該複数個内の該格納手段の第１の特定のものを該第１ラ
   インへ接続させる為の複数個のスイッチを設けてあり、
   該第１電圧を該複数個内の該格納手段の第２の特定のも
   のへ導入する手段を設けてあり、該複数個内の該格納手
   段の該第２の特定のものが該複数個内の該二進信号の論
   理レベルによってコード化される増加する二進数値に対
   して該複数個内の該格納手段の第１の特定のものの内に
   次に包含されており、該複数個内の該格納手段の第１の
   特定のもののエネルギを導入する手段を設けてあり、該
   複数個内の該格納手段の第１の特定のもの及び該複数個
   内の該格納手段の第２の特定のものに格納されたエネル
   ギに応答してこの様に格納されたエネルギを表わす出力
   を供給する手段を設けてあることを特徴とする装置。 １０、特許請求の範囲第９項において、該第１電圧手段
   は減少した二進有意性の二進信号に応答する第２マトリ
   クス関係を具備しており、且つ該出力信号手段は該複数
   個内の該格納手段の該第１の特定のもの及び該複数個内
   の該格納手段の第２の特定のものに格納されるエネルギ
   を表わす大きさを持った電圧を発生することを特徴とす
   る装置。 １１、特許請求の範囲第９項において、該出力信号手段
   は積分増幅器を具備していることを特徴とする装置。 １２、特許請求の範囲第１０項において、該複数個にお
   ける該格納手段はコンデンサを構成しており、該積分増
   幅器はコンデンサを具備しており、該積分増幅器内の該
   コンデンサは該複数個内の該格納手段の第１の特定のも
   のと該複数個内の該格納手段の第２の特定のものにおけ
   るエネルギに従って充電されることを特徴とする装置。 １３、特許請求の範囲第９項において、この様な格納手
   段を該マトリクス関係に接続した後に該複数個内の該格
   納手段の第１の特定のものにおけるエネルギを格納する
   為の手段を設けてあり、且つ該複数個内の該格納手段の
   第１の特定のものにエネルギを格納した後に出力表示を
   与える手段を設けてあることを特徴とする装置。 １４、二進コード化形態のデジタル値をアナログ表示に
   変換する装置において、各々が夫々二進数「１」と二進
   数「０」とを表わす第１及び第２論理レベルを持ってお
   り且つ各々が個別的な二進重みを持っており且つ各々が
   他の二進信号と同じ論理レベルを持っている複数個の二
   進信号を供給する手段を設けてあり、該複数個内の該二
   進信号の各々は個別的な二進有意性を持っており、内挿
   ラインを設けてあり、活性化ラインを設けてあり、減少
   した二進有意性の該複数個内の二進信号に応答してこの
   様な二進信号によって表わされる値を表わす特性を持っ
   た信号を該内挿ラインへ導入する為の手段を設けてあり
   、各々が第１動作状態と第２動作状態とを持った複数個
   のスイッチを設けてあり、該複数個における該スイッチ
   手段はマトリクス関係を画定しており、該複数個内の該
   スイッチ手段は増加した二進有意性の該複数個内の該二
   進信号に応答してこの様な二進信号の特性に従って第１
   及び第２状態で動作状態となり、各々がエネルギを格納
   すべく構成されている複数個の格納手段を設けてあり、
   増加した二進有意性の二進信号の論理レベルによってコ
   ード化された値に関係した該複数個における多数の該格
   納手段の該活性化ラインへ接続を与えると共に該活性化
   ラインに接続されている該格納手段以外の該格納手段の
   特定の１つの内挿ラインへ接続を与える為に該内挿ライ
   ンと活性化ラインと該複数個内のスイッチと該複数個の
   格納手段とを接続する手段を設けてあり、該複数個内に
   接続されている該格納手段を該活性化ラインに対して活
   性化を与える手段を設けてあり、該活性化ライン及び内
   挿ラインに接続されている該格納手段内に格納されてい
   るエネルギの出力表示を与える手段を設けてあることを
   特徴とする装置。 １５、特許請求の範囲第１４項において、該接続手段は
   該複数個内の該二進信号の論理レベルによってコード化
   された増加する二進数値に対して該複数個内において該
   活性化ラインへ接続されるべき該格納手段の次である該
   内挿ラインへ接続することを特徴とする装置。 １６、特許請求の範囲第１４項において、該出力表示手
   段は該内挿ラインへ該複数個内に接続されている該格納
   手段と該活性化ラインに応答して該出力表示を与える積
   分増幅器を具備していることを特徴とする装置。 １７、二進コード化形態のデジタル値をアナログ値に変
   換する装置において、各々が夫々二進数「１」と二進数
   「０」とを表わす第１及び第２論理レベルを持っており
   且つ各々が個別的な二進有意性を持っており且つ各々が
   他の二進信号と同じ論理レベルを持っている複数個の二
   進信号を供給する手段を設けてあり、該複数個内の該二
   進信号の各々は個別的な二進有意性を持っており、該複
   数個内の減少した二進有意性の二進信号に応答してこの
   様な二進信号の論理レベルによってコード化された値に
   関係した第１電圧を発生する手段を設けてあり、各々が
   特定量のエネルギを格納すべく構成されている複数個の
   格納手段を設けてあり、マトリクス関係に接続されてお
   り且つ該複数個内の増加した二進有意性の二進信号に応
   答して増加した二進有意性の二進信号の二進数値及び該
   第１電圧に関係した大きさを持った電流の流れを発生さ
   せる手段を設けてあり、該マトリクス関係における該電
   流の流れに応答しこの様な電流の流れの大きさに関係し
   た大きさを持った出力電圧を発生させる手段を設けてあ
   ることを特徴とする装置。 １８、特許請求の範囲第１７項において、該マトリクス
   手段は増加した二進信号の二進信号の、論理レベルによ
   ってコード化された値に従って該複数個内の多数の格納
   手段を介して電流の流れを発生し且つ該第１電圧の大き
   さに従って該複数個内の該格納手段の付加的な１つを介
   して電流の流れを発生させるべく構成されていることを
   特徴とする装置。 １９、特許請求の範囲第１８項において、該電圧手段か
   らエネルギを受け取る該複数個における該格納手段は、
   増加した二進有意性の二進信号の論理レベルによってコ
   ード化された増加する二進数値に対して、この様な二進
   信号の論理レベルによってコード化された値に従って電
   流の流れを発生する為に該マトリクス関係に接続される
   べき次のものであることを特徴とする装置。 ２０、特許請求の範囲第１８項において、該マトリクス
   関係は各場合に増加した二進有意性の二進信号の論理レ
   ベルによってコード化された値に関係した該複数個内の
   多数の格納手段内にエネルギを格納すべく構成されてい
   ることを特徴とする装置。 ２１、二進コード化形態のデジタル値をアナログ値へ変
   換する装置において、各々が夫々二進数「１」と二進数
   「０」とを表わす第１及び第２論理レベルを持っており
   且つ各々が個別適な二進有意性を持っており且つ各々が
   他の二進信号と同じ論理レベルを持っている複数個の二
   進信号を供給する手段を設けてあり、該複数個内の該二
   進信号の各々は個別的な二進有意性を持っており、各々
   が第１及び第２動作状態を持っており且つ各々が該複数
   個内の該二進信号の個別的な１つの論理レベルに応答し
   てこの様な論理レベルに従って該第１及び第２状態で動
   作状態となる複数個のスイッチを設けてあり、比較的低
   い有意性の該複数個における該二進信号を表わす特性を
   持った信号を発生する手段を設けてあり、各々がエネル
   ギを受け取り且つ格納すべく構成されている複数個の格
   納手段を設けてあり、該複数個内の該スイッチをマトリ
   クス関係に接続し且つ比較的高いデジタル有意性の該複
   数個内の二進信号の論理レベルに応答してこの様な二進
   信号の論理レベルによってコード化された値に従って該
   複数個内の該格納手段の特定のものへエネルギを導入し
   且つ比較的低いデジタル有意性の二進信号の値を表わす
   特性を持った信号に応答して該複数個内の該格納手段の
   付加的な１つへエネルギを導入する手段を設けてあり、
   該複数個における該格納手段内のエネルギに応答してこ
   の様なエネルギの大きさに従って出力信号を発生する手
   段を設けてあることを特徴とする装置。 ２２、特許請求の範囲第２１項において、該複数個内の
   該スイッチによって画定される該マトリクス関係は該複
   数個内の二進信号の論理レベルによってコード化された
   各デジタル値に対して該複数個内の該付加的なスイッチ
   を分離すべく構成されており、該複数個内の該付加的ス
   イッチは該複数個内の該二進信号の論理レベルによって
   コード化された値が増加する時に比較的高い二進有意性
   の該複数個における二進信号の論理レベルによってコー
   ド化された値に従ってエネルギを受け取る次のものであ
   ることを特徴とする装置。 ２３、特許請求の範囲第２２項において、内挿ラインが
   該複数個内の該付加的な格納手段へ持続されており且つ
   比較的低い二進有意性の二進信号の論理レベルによって
   コード化される信号が該内挿ラインへ導入されることを
   特徴とする装置。 ２４、特許請求の範囲第２１項において、該出力信号手
   段は積分増幅器を具備しており、該複数個内の該格納手
   段はコンデンサであり、該積分コンデンサは該複数個内
   のコンデンサ内に格納されているエネルギに関係した電
   荷を発生すべく接続されたコンデンサを具備することを
   特徴とする装置。 ２５、二進コード化形態のデジタル値をアナログ値へ変
   換する装置において、各々が夫々二進数「１」と二進数
   「０」とを表わす第１及び第２論理レベルを持っている
   複数個の二進信号を供給する手段を設けてあり、該複数
   個内の該二進信号は該デジタル値を二進形態でコード化
   し、該二進信号の各々は異なった二進有意性を持ってお
   り、該複数個内の該二進信号の各々は他の二進信号と同
   じ論理レベルを持っており、該複数個内の該二進信号の
   各々は個別的な二進有意性を持っており、マトリクス関
   係に接続した複数個のスイッチを設けてあり、該複数個
   内の該スイッチの各々は第１及び第２動作状態を持って
   おり、該複数個内の該スイッチはサブセットに配設され
   ており各サブセットは該二進信号の個別的１つに応答し
   て該二進信号の各個別的１つの論理レベルに従って該第
   １及び第２状態で該スイッチを動作させ、該第１及び第
   ２状態にある該複数個内の該スイッチの動作に従って該
   マトリクス関係にある該スイッチの特定の１つへ活性化
   電圧を導入する手段を設けてあり、各々がエネルギを受
   け取り且つ格納すべく構成されている複数個の格納手段
   を設けてあり、該複数個内の該格納手段は該第１及び第
   ２状態における該複数個内の該スイッチの動作に従って
   該マトリクス関係で該スイッチを介して該活性化ライン
   からエネルギを受け取る為に該マトリクス関係において
   比較的高い二進有意性のスイッチへ接続されており、該
   活性化手段から該複数個内の該格納手段内に格納されて
   いるエネルギを表わす出力信号を発生する手段を設けて
   あり、該複数個内の同一のスイッチは該複数個内の該二
   進信号の論理レベルに応答し且つ該マトリクス関係に接
   続していることを特徴としている装置。 ２６、特許請求の範囲第２５項において、該活性化ライ
   ンに接続されている該マトリクス関係の終端において該
   マトリクス関係内の該スイッチは該複数個内の該格納手
   段に接続されている該マトリクス関係の終端におけるス
   イッチより低い二進有意性を持っていることを特徴とす
   る装置。 ２７、特許請求の範囲第２６項において、該出力信号手
   段は積分増幅器を具備しており、該複数個内の該格納手
   段内のエネルギに対応する電荷を受け取る為に該増幅器
   を横断してコンデンサが接続されており、該複数個内の
   該格納手段はコンデンサを構成していることを特徴とす
   る装置。 ２８、特許請求の範囲第２５項において、該複数個内の
   該二進信号の各々に対して該複数個内に応答するスイッ
   チ数はこの様な二進信号に直接的に関係しており、該活
   性化電圧は出力表示が発生される時に該複数個内の該格
   納手段へ導入され、該出力信号が発生された後に該格納
   手段内のエネルギを放電する手段を設けてあることを特
   徴とする装置。 ２９、二進コード化形態のデジタル値をアナログ値に変
   換する装置において、各々が夫々二進数「１」と二進数
   「０」とを表わす第１及び第２論理レベルを持った複数
   個の二進信号を供給する手段を設けてあり、該複数個の
   信号は該デジタル値を二進コード化形態で表わし、該複
   数個内の該二進信号の各々は個別的な二進有意性を持っ
   ており、該複数個内の該二進信号の各々は該複数個内の
   他の二進信号と同じ論理レベルを持っており、第１及び
   第２サブセットの制御スイッチを設けてあり、各サブセ
   ット内のスイッチ数はこの様なサブセットへ導入される
   二進信号の二進有意性に直接的に関係しており、該第１
   及び第２サブセット内の該スイッチは第１及び第２動作
   状態を持っており且つ関連した二進信号の論理レベルに
   応答しこの様な二進信号の論理レベルに従って該第１及
   び第２状態で動作状態となり、該第１サブセットは該第
   ２サブセットよりも低い二進有意性を持っており、該第
   １及び第２サブセット内の該スイッチはマトリクス関係
   に接続されており、活性化電圧を該第１及び第２サブセ
   ット内のスイッチへ導入する手段を設けており、各々が
   エネルギを格納すべく構成された複数個の格納手段を設
   けており、該複数個内の該格納手段は該第２サブセット
   内の該スイッチへ接続されており、該活性化手段から該
   格納手段内に格納されているエネルギを表わす出力信号
   を発生する手段を設けてあり、該複数個内の同じスイッ
   チは該二進信号に応答し且つ該マトリクス関係に接続さ
   れていることを特徴とする装置。 ３０、特許請求の範囲第２９項において、該第１及び第
   ２サブセット内の該スイッチは該マトリクス関係に接続
   されていて該サブセットへ導入された二進信号の論理レ
   ベルによってコード化した増加する二進数値に対して該
   複数個内の前進する数のスイッチへ該活性化ラインから
   エネルギを導入し且つこの様な二進信号の論理レベルに
   よってコード化された減少された値に対し該活性化ライ
   ンからエネルギを受け取った如く、この様な増加する二
   進数値に対して、エネルギを導入する為に同一の格納手
   段を維持することを特徴とする装置。 ３１、特許請求の範囲第３０項において、該出力信号手
   段は積分増幅器を具備しており、該格納手段はコンデン
   サを構成しており、該積分増幅器は該複数個内の該コン
   デンサ内の電荷に対応する電荷を格納する為に該積分増
   幅器を横断して接続したコンデンサを具備していること
   を特徴とする装置。 ３２、二進コード化形態のデジタル値を対応するアナロ
   グ値へ変換させる装置において、各々が夫々二進数「１
   」と二進数「０」とを表わす第１及び第２論理レベルを
   持った複数個の二進信号を供給する第１手段を設けてあ
   り、該複数個の信号は該デジタル値を二進コード化形態
   にコード化し、該複数個内の該二進信号の各々は個別的
   な二進有意性を持っており、該複数個内の該二進信号の
   各々は該複数個内の他の二進信号と同一の論理レベルを
   持っており、比較的低い二進有意性の該二進信号の論理
   レベルに応答しこの様な二進信号の論理レベルによって
   コード化された値に関係したエネルギの量を格納する第
   ２手段を設けてあり、第１及び第２動作状態を持ってお
   り且つマトリクス関係を画定する複数個のスイッチを具
   備しており且つ比較的高い二進有意性の二進信号の論理
   レベルに応答しこの様な二進信号の論理レベルに従って
   該第１及び第２状態で該スイッチの動作を得る手段を設
   けてあり、エネルギを供給する活性化手段を設けてあり
   、該活性化手段は該マトリクス関係に接続されており、
   各々が特定の量のエネルギを格納すべく構成された複数
   個の格納手段を設けてあり、該格納手段は該複数個内の
   該スイッチへ接続されており比較的高いデジタル有意性
   の二進信号によってコード化された二進数値に従って該
   活性化手段から該マトリクス関係を介して該複数個内の
   該格納手段の個々のものの内にエネルギの格納を与え且
   つ前進的に増加する二進数値に対してエネルギを格納す
   る為に該複数個内のこの様な個別的な格納手段の第１の
   特定のものを維持し且つこの様な前進的に増加する二進
   数値に対してエネルギの格納の為に該複数個内にこの様
   な個別的な格納手段の第２の特定のものの付加を与え、
   該第２手段内及び該複数個内の該格納手段の該第１及び
   第２の特定のものの内に格納されているエネルギに応答
   してこの様なエネルギの特性を持った出力信号を発生す
   る手段を設けてあることを特徴とする装置。 ３３、特許請求の範囲第３２項において、該マトリクス
   関係内に具備されており比較的低い二進有意性の二進信
   号の論理レベルに従って該第２手段内にエネルギの格納
   を与える手段を設けてあることを特徴とする装置。 ３４、特許請求の範囲第３３項において、該第２手段及
   び該複数個内の該格納手段の各々はエネルギの格納に対
   して同一の容量を持っており、該第２手段は該複数個内
   の該格納手段内に具備されており且つ該第２手段は該複
   数個内の該二進信号の論理レベルによってコード化され
   た二進数値に従って該複数個内の該格納手段から該マト
   リクス関係によって選択されることを特徴とする装置。 ３５、特許請求の範囲第３２項において、該出力信号手
   段は該第２手段内に格納されたエネルギ及び該活性化手
   段により該複数個内の該格納手段の該第１及び第２の特
   定のものの中に格納されたエネルギの累積量に関係した
   エネルギの量を格納する積分増幅器を具備していること
   を特徴とする装置。 ３６、二進コード化形態のデジタル値をアナログ値へ変
   換させる装置において、各々が夫々二進数「１」と二進
   数「０」とを表わす第１及び第２論理レベルを持ってお
   り且つ各々が個別的な二進有意性を持っており且つ各々
   が他の二進信号と同一の論理レベルを持っている複数個
   の二進信号を供給する手段を設けており、比較的低い二
   進有意性の該複数個内の該二進信号の論理レベルに応答
   しこの様な二進信号の論理レベルによってコード化され
   た二進数値を表わす特性を持った第１信号を発生する手
   段を設けてあり、複数個のエネルギ手段とマトリクス関
   係に接続された複数個のスイッチング要素とを具備して
   おり且つ比較的高い二進有意性の該複数個内の該二進信
   号内の論理レベルに応答しこの様な信号の論理レベルに
   よってコード化された二進数値を表わす特性を持った第
   ２信号を発生する手段を設けてあり、該第１信号手段は
   比較的高い二進有意性の該複数個内の該二進信号の論理
   レベルによってコード化された増加する二進数値に対し
   て該第２信号の発生に包含されるべき該複数個内の該エ
   ネルギ手段の次の１つへ該マトリクス関係で接続されて
   おり該第２信号の特性に関係した特性を持っており且つ
   比較的低い二進有意性の二進信号の論理レベルによって
   コード化された二進数値を表わす第３信号を得、該アナ
   ログ値をコード化する特性を有する出力信号を発生する
   為に該第２及び第３信号を結合する手段を設けてあり、
   該複数個内の同一のスイッチング要素は比較的高い二進
   有意性の該複数個内の該二進信号の論理レベルに応答す
   ると共に該マトリクス関係に接続されていることを特徴
   とする装置。 ３７、特許請求の範囲第３６項において、該第２信号の
   発生に該複数個内で貢献する該エネルギ手段の各々は該
   第２信号の発生に対し等しい値の電流を発生させること
   を特徴とする装置。 ３８、特許請求の範囲第３７項において、該複数個内の
   該エネルギ手段の各々は該複数個内の他のエネルギ手段
   と実質的に同一の値を持っていることを特徴とする装置
   。 ３９、特許請求の範囲第３８項において、該第１信号手
   段は第２マトリクス関係を画定し且つ比較的低い二進有
   意性の信号の論理レベルに応答し該第１信号を発生する
   手段を具備することを特徴とする装置。 ４０、特許請求の範囲第３９項において、該複数個内の
   該エネルギ手段の各々はコンデンサを構成しており且つ
   該出力信号手段は積分増幅器を具備することを特徴とす
   る装置。 ４１、特許請求の範囲第２９項において、該出力信号手
   段は積分増器を具備することを特徴とする装置。 ４２、特許請求の範囲第２８項において、該出力信号手
   段は積分増幅器を具備することを特徴とする装置。