JPS60120622A - デジタル・アナログ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産楳」二の利）１１分’Ｊ”ｒ　］ 本発明は、ヂジタルフト一式のデータとアナログ形式の
チ゛−夕との間の変換を行ブようための製箔に関する。

より計にＩＮに：Ｉ７１’＞べれば、本発明はこのよう
な変換を瞬時に実約し、かつ単調な方式にノ１（づきｌ
？ｉ’ｉ単かつ（Ｍ才ＣＩ性のある方式で変換を実行す
る装置に四重る。本発明による変ｊＩｌ！ｉ器は集稈を
回路チップ上に配置６１するのに市に適しており、した
がって、最小寸法のチップ上で最適数の４′り字をデジ
タルイ１ｈからアナログ値へ変換ずろことができる。

〔従来の技術〕

アナログ１１２式の情報なダ°取る装ｆｊ”ｉ“にはい
ろいろの７１３２式のものかある。このような装置は、
プロセス制御装置、ｊｌｌｌ装定、通信装置およびその
他の多くの和・りＪ）の裂開な含んでいる。デジタル・
コンピュータおよＯ・データ処理装置は、しはしはこの
ような：Ａｆｉｋからアナログカン式の入力パラメータ
を受取り、これらのパラメータをデジタル形式に変換し
てコンピュータまたはデータ処理装置＃；′の中で処理
を実行する。アナログ情報がデジタル情報に変換されか
つ処理された後、デジタル・コンピュータまたはデータ
処理ルー眉′がらの出カイ１１１報は、しばしｌＶ１ア
ナログル２式に変換される。デジタル情報をアナログ情
報に変」力することにより、情報がデジタル形式のまま
であったならばユーザが適合、させることが困錐である
ｌ′ｉ′ｉ報を適合可能にする。

上紀の変換のよい例は、音楽の記録と再生とである。音
楽はアナログ形式で形成される。その音楽は、が−近開
発されたテ゛−タ処坤技術によってデジタル７１２式に
変換され、そしてチー７″またはディスクのような媒体
に耐録される。析？？（を再生ずる広〜には、それは再
びアナログ形式に変換される。

それは、このアナログカン、式が音物変ヤニＬ器を動作
させるために必要な形式であり、かつ聴取者が窟昧をも
ってｔｉｔ“くことができるからである。

デジタル・コンピュータやデータ処理イモ型は産硝”４
　”ｊ′＋−や知務所で広く用いられるように１よって
きており、また家糺にも普及してきているので、アナロ
グ形式とデジタル形式との間′″ｒ″ｒ″情報するバト
価でｆ７＋ｌη・でありかつ信頼性の高い装置の必要性
に対する要求がますま″を高まっている。このような簡
単で廉価でありかつ信紳性の高い変換装置をつくるため
の努力が、ここ数十年の間かなり熱心に行′／：（われ
できた。そのような努力にもかかわらす、そのよう７；
Ｃｉｌｊ；痔に適合する変換装置はまだ世われでいない
。

」在用いられている変換装置は、畏年にわたり懸案とな
っている他の間Ｆ、０点を含んでいる。例えは、沖合１
（１いられている装置Ｙ７は、もしそれが高価で松夕１
１．でないときは、単調的になりえない。この「ル、ｎ
ｆｆ１的」という用韻のＸ′！味は、蝮次に飴が増加す
るデジタル情報ｉ報が逐次に値がバ、・加するアナログ
情報に変′４μされることであり、ぞジタル［＋！ｉが
逐次に増加する時ψ、−（Ｖされたアナログ値か誠、少
することはないことである。２１在用いられている装置
（ま、また、その装ｈＺｌが１ψ、１価で・１とイ４１
（でないときは、比１・）・的大きな細分Ｊｌ　ｙＮ形
性と槓分非続フ１ｚ性とを持っている。積分非枦ル、４
４トは、アナログイ１６とデジタル値の間の変４ｙ”を
広いり・１」、囲の値にわたってτＪなうときに生じる
エラーから生まれる。イ；へ分非線形性は、アナログ値
とデジタル値の間のり侠を比較的狭い範囲の価にわたっ
て行なうときに生じるエラーから生まれる。

沖合一般に用いられている変換装置ｊはまた太きｌｘ問
題点を翁する。その問題ｌＪは、重重のデジタル値が１
デジツトずつ逐次に、Ｉ“ＩｔＩ加する時に起きる。

例えば、ｒ５１１ｊの２進表示がｒ５１２Ｊの２進表示
に変換される時、見合用いられている変換器では問題が
生じる。それは、Ｉ−！ＭＩＪの２進表示が０１１１１
１１１１１であり、ｒ５　’ｌ　２Ｊの２５ｉｌｌ・表
示が１０００００００００であって、このように最小桁
の識字が右にあるときに起きる。

このように、１０Ａ１言１１′１かｒ５１　’ＩＪから
ｒ５１２Ｊへ変わる時、おのおのの２進数字の値が変わ
る。

２進値か０１１１１１１１１１から１００００００００
０へ俊わる時、各λ・４字位１ｆｌ″において「０」の
２進値と「１」の２進値との間の変化があるので、不連
続か＋ｌｌ！４こりうる。これらの不達カッ「は、変換
器を具に峠調的ではなくしてしまう。このｈＪ題点を解
決するために：Ｊｌ−常にｖＪ、雑にされた変換器にお
いても、この間頒点はＴＡ−おイイー在する。

ｒ　Ａｐｐａｒａ、ｔｕｓ　ｆｏｒ　Ｐｒｏｖｉｄｉｎ
ｇ　ａ　ＣｏｎｖｅｒｓｉｏｎＢｅｔｗｅｅｎ　ｌ１１
ｇ１ｔ、ａｌ　ａｎｄ　Ａｎａｌｏｇ　Ｖａｌｕｅｓ　
Ｊの名称で１９８２年６月１日に出鳳ｔされ、庫発明の
誌°渡人に訃νされた係属中の米１硯ｑ、Ｊ♂ト出願第
３８３，５４４号には、アナログ値とデジタル価との間
の変換を単４．＋＋的に行なう装置が開示されかつクレ
ームされている。この衛４　ｊ・’、；　＆−Ｊ：、　
ｌ？！！単で月１・価でありかつ信頼性か藁い。この装
置ｆ’ｉ″は次、い出力レベルで筺い１６度で動作する
ことができる。したかつて、このＪ４＋パ装筒舎１、佐
官−Ｊ杉刊；！によるダ番・佼゛器をす適用できなかっ
た令１：ｉ　ｊ４．４＜において、使月１することかで
きる、（夕！１　女、−＋ｉ１、この小・、活゛（゛＾
アナログノ１ｚ：式の音声情報をデジタル形式の４１１
訓ソに変信することかでき、また、チ゛ジタルＪト式４
）“を報をアナログ形２式の音声情報に戻す変換を杓７
．ｃ５ことかできる。そして、そのいずれにおいても、
この装置？、ｉは変換部オ〔よび増幅器として働く。

Ｍｉｔ記の米（１，１魁、Ｉ出願躯６８３，５４４号に
開示されかつクレームされている装置は、また、ある程
度１１＠′−な他の利点を有する。例えば、この装置は
、勿捩されるべぎデジタル値か増大する時、逐次に増大
するアナログ値を供給する。この装置の微分非線形性と
稙分非紗形性は小さく・。この装置は、また、経年変化
および占１臭変化の影卿を受けない。

この装置によりまた、アナログｆ直とデジタルｆ的との
Ｉ４ｊの変換を、高い）、！ｆｌ波λνで最小のエラー
で、正確にかつ高い信中１１性をもって行なうことがで
きる。

この変４ｉｆｉ器は、また、アナログ値とデジタル価と
の間の変換を１；）χ［間約に行なうことかでき、また
その動作は単ＷＭ的であり、し、かもＡ−（分非線形性
と微分非線形性とけ小さい。また、この変換器の４ＱＨ
ｉ造は非常に（１：’ｊ却、であり、かつその動作の’
＋Ｂ　ｆｅｑ性が商い。

米１．１’＋　４．Ｊ的・出願第５８３，５４４　＋−
に開示されかつクレームされている変換器は、アナログ
値とデジタル価との間の変換を行なうための装ｊ自を備
えている。この装９ｊは、デジタル価を表わす複数個の
４ｉ、ｉ号を供給する装置を有する。その装置ト１゛は
、また、部分群あるいは部分集会（５ｕｂ−ｓｅｔ　）
に分かれた制御スイッチな価１えている。それぞれの部
分群内の制御スイッチの個数は、その部分群内の制御ス
イッチのデジタル桁（有効数字）に直接に四速している
。それぞれの部分群内の制御スイッチは対になっていて
、それぞれの対の中の１つのスイッチが棉１ワ状Ｉμに
ある。個個のデジタル値を表わす信号が関連した制御ス
イッチの部分群に供給され、その（？号によって表わさ
れるデジタル値に従って、おのおのの対の中の１つの制
御スイッチが棉通状態になる。

米国％ｒ１−出願！＋、５８３，５４４号に開示されか
つクレームされた変換器は、また、複］、′９個の出力
装置を（賄えているこの出力装置はトランジスタである
ことか好ま［２い。前Ｎ２制ｅｉｊスイツチは、基本ゾ
ロツクの耕収しによって形成される紗返しの形態で出力
ｓｌ’、＝　ｊＰｔにｌ′ｇ＾・１１されている。次に
、込１、本ブロックのおのおのは、１対の基本ＦｉｌＸ
分ブロツブロックＪｌ２成され℃いる。１ｉｌｌ　Ｉｉ
＠Ｉスイッチの部分群はト・返しのル、態でＭｅ’　Ａ
’０１：され、々１．鷲状態の９１制御スイッチを通る
鉛・路を与える特定のマトリックスを画定する。

出力装？は漕電状態にあるので、制御スイッチは、出力
装置を通り２つの出力線路のうちの１つに霜。

流を供給するように動作する。デジタル値が逐次に増加
すると、増加する個紗の出力１−置が出力細路のうちの
特定の１つに接続される。そして、この特定の出力細路
に以前から接続されていた出力装置は、デジタル価が上
記のように逐次増加するとき、その出力線路に１８絖さ
れたままに保たれる。

その４ｑｒ’定の出力線路に接に・ルされた出力装置を
通る′１・流の累計はアナログ値を指示する。

〔発明が解決しようとする問題点〕

米１頃も許出願第５８３．５４４号の変換器がデジタル
形式のオーディオ（可聴周波数）情報をアナログ形式の
オーディオ情’１１６．　Ｋ変研１−るために用いられ
る基台は、通′帛少なくとも１４ビツトの情報、好まし
くは１６ビツトの情（・１シか供給され）、（ければな
ら１．ｃい。さらに、この情報は比Ｈ・３・的小形の集
積回路チップに供糺されることが好ましい。しかしなか
ら、本発明による変換器がイけられるまでは、前記の特
性を有する変換器を得ることは、不可能でけないにして
も、困φａであった。

〔間ｊｊ！　ｙ＃、’を）管法するための手段〕本発明
は、手記の目的を−ｐ成するために、米国％４’ｊ’　
ｌＬｉ　ｆｆ１ｒ（第５８３，５４４号の変換器に対す
る改良をＴｊｋ　＞−する。本発明による改良された変
換器は、マトリックスを画定するように、米国特許出願
第５８３．５４４号の変復外の場合と同一のト（返しの
形態で接ｌｉ□された制御スイッチを含む。Ｉ−４かし
ながら、本発明による変Ｍｌ器にＪ′ｄいては、コンデ
ンサが出力桁Ｘ値として接ｔ〕？されている。

本発明によるＷ　ｂｊ器に」６いて、コンデンサを出力
装置として用いることにより、７柑換器の応答時１出け
、米国身シｄ午出蜘１凝・５８ろ、５４４号の変換器と
比軟してかなりしくなっている。このことは木兄ψ」に
よる少゛換器７“）ζオーディオ関係の用途に適用され
た場合において欠点とはたら′／：Ｃい。それは、本づ
６明のψ゛拠器Ｌト５、答１’ｌＪ＋間はオーチ゛イオ
情報が毎朴約４４ギロカイクルの速さでサンプリングさ
れる吟のザンブリング］１づ［１」間Ｍよりもなおかな
り速いからである。

コンデンサを出力装置、として用いることは他の利点を
有する。それは、コン≦゛ンザは、集Ｊ、ｉ１４回路チ
ップ上に容易にノヒ成することができるからであり、ま
たチップ上のイ１＾１々のコン；ｒンサの間における電
気容量値の誤差が六μ小とブ、仁るようにコンデンサを
製作することができるからである。例えば、コンデンサ
は、０．１％のように低い静Ｕ−容量値の偏差でチツブ
−ヒに形成することができる。コンデンサかチップの瑞
ＦｉＲＶ配置されるル１合でもこのことは旨えろ。コン
デンサを出力４ｉＨ，ｌｉ、子として用いることは、ま
た、演算型幅Ｉ器や比１ｉ７増（１＋″１器のような伺
加的な段への請求が除去されるので有利である。

コンデンサを出力装置ｆとして用いることは、また、仙
の重戟な利点を与える。例えは、コンデンサは福゛１度
に対して安定ｔにとで））る。さらに、もし乞隻９度が
俊二動した場イキでも、すべてのコンデンサは実備１的
に同和・な影枦、〉を受け、し、たかって、変換器の全
体的動作には変化は生じない。コンデンサは、また、そ
の中のエネルギ゛Ｊ、＋・失か零か、またあったとして
も極めて少ないという点で有利である。

〔υ、施例〕

び）１１ン１に示された本発明の実廁例は１０で全体的
に示されたデジタル・アナログ変換器を有する。

変杉缶：、、　１　（１げ・因坊個の入力糺１路１２．
１４および１５からデジタル（１＋号４・Ｓ：取る。こ
れらの線路上の信号し２進形式の情報な表−づ−ことが
好ましい。

（ダｌえレコー１混Ｃ肖ｔ１２」二の信号は２互１１＾
［−１」を表し、そして糾（ドｒ″、１４および胸１路
１５＋の信号はそれぞＡ１２　〔ｌＪイ１自「２１」お
よび「２２」をイ（すことができる。ｊ９１１７＋＜的
な場合として、２進値「１」はｊ番しベル振幅の（ｆｉ
号ケ衣１．、そして２進値「０」は低レベル促（１１′
、・のイ召号ケ界すことかできる。ろ桁の場合だい）−
か万くさＪｔているか、任勲の桁数ヲＬＩＩＩ扱う−よ
うに−Ｊることかできる。

即１１゛メＩのう／７Ｉ！ｉ１り１１では、倫路１２＆
まトランジスタ１６．１８．２０および２２のデートに
接古フ１される。ｌ・ランジスタ１６．１８．２０およ
び２２け相界効果トランジスタ、ｌＩらにＭＯ８箱夕１
゛効果トランジスタ、でイイム成することができる、ま
たは他の過当なル、のｆｔｉ制御トランジスタでオ１Ｉ
ｌｊ成することができる。具仕的に、トランジスタ１６
および２０けＮチャンネルＰｎ！′ｆ／、＋幼メトトラ
ンジスタで構成されることができ、そしてｌ・ランジス
タ１８および２２はＰチャンネル市、界ダ１果トランジ
スタで構成されることができる。

同じ様に、線路１４はトランジスタ３０．３２．３４．
３６．３８．４０．４２および４４のデートに接続され
る。トランジスタ１６．１８．２０および２２の場合α
）ように、３０から４４°までの（偶抄ワ！、ニーｑ、
だけの）トランジスタは電界効果トランジスタ、または
イｌｔ＋の適白な形のトランジスタで４〆（成されるこ
とができる。軍、界効果トランジスタが用いられる」Ｕ
、金、トランジスタ３０．３４．３８および４２（・″
：ｒＮチャンネル中界効果トランジスタで４１．・成さ
れ、そしてトランジスタ３２．３６．４０および４４は
Ｐチャンネル電、界効果トランジスタで４１Ｃ７成され
ることができる。

Ｎチャンネル・トランジスタ１６，３０および３８のソ
ースは出力頽ｊ路５１に接続され、そしてＰチャンネル
・トランジスタ２２．３６および４４のソースは１１′
１カ糺！路５２′に贅−続される。Ｐチャンネル電界９
へ１　＃’：　）ランジスタ１８のソースとＮチャンネ
ル’ｔ［ｉ’、界りＩＩ果トランジスタ２０のソースは
補間線路５４′に接線される。トランジスタ１６のドレ
インとトランジスタ１８の「レインの共ｊ山接続点とト
ランジスタ３２のソースとトランジスタ３４のソースと
の共つＩ１１接続虚とが］￥続される。同様に、トラン
ジスタ２０のドレインとトランジスタ２２のドレインの
共通接続点とトランジスタ４０のソースとトランジスタ
４２のソースの共通接続点が９、銑さねる。

トランジスタ５０．５２．５４．５６．５８．６０．６
２．６４．６６．６８．７０．７２、γ４．７６．７８
　ｆ＝）よぴ８０のゲ・−トはａＮ！路１路上５上号を
受取る。トランジスタ３０および３２のドレイン、トラ
ンジスタ３４および３６のドレイン、トランジスタ３８
および４０のドレイン、トランジスタ４２および４４の
ドレインは、それぞれ、トランジスタ５２および５４の
ソース、トランジスタ６０および６２のソース、トラン
ジスタ６８および１０のソース、トランジスタγ６およ
てドア８のソースに接ＭＭされろ。ｌ−９ンジスタ５０
．５４．５８．６２．６６．７０、Ｔ４および７８はＮ
チャンネル゛ｒｌｊ　Ｊ’ｉ’−’１力芽′トランジス
タであることができ、そしてトランジスタ５２，５６．
６０．６４．６８．７２．７６オヨｔＦ８０ｖ−ｉｐチ
ャンネル霜、界効果トランジスタでＡｉ）ろことができ
る。

トランジスタ５０および５２のドレイン、トランジスタ
５４および５６のドレイン、トランジスタ５８および６
０のドレイン、トうンジスタ６２および６４のドレイン
、トランジスタ６６および６８のドレイン、トランジス
タ７０およｒｌに７２のドレイン、トランジスタ７Δお
よてト１６のドレイン、トランジスタ７８および８０の
ドレインは、それぞれ、コンデンサ８２．８６．９０．
９４．９Ｂ、１０２．１０６および１１０の枦、１極板
に接１ｆｆｆｃ、される。これらのコンデンサの第２憾
板は笛流源１１４に操わ１・される。この定′市流源１
１４は一定の電流を供給するように構成されていること
が蝮プニしい。

コンテ゛ン→ノー８２、ε６．９０．９４．９８．１０
２、［ｌｆｉおよび１１０の静看９容鍛値は累実上１ｔ
１１じで、比１し、的小さ１ｊ：、価を有する。例えば
、こＪｔ　ラのコンデンサは５ピコファラド程度の静電
容番価をイイすることができる。

トランジスタ５０．５８．６６および７４のソースし共
通接続され、そしてこの共通接続点は第１出力糺！青ｒ
５１に’ｔ％’　１ｒ４６される。トランジスタ５６．
６４、Ｔ２および８０のソースは共通に接続され、そし
てこの共通Ｄ；’　Ｎ冗点は出力内路５４′に１９′経
される。

トランジスタ１６のようなＮチャンネル′「’Ｑ界効１
果トランジスタは、相対的に低レベルのη」圧を有しそ
してデジタル４ｊ’ｉ　ｒ　［）　Ｊを表すＷＹｊ号が
そσ）トランジスタのベースに入ってきた時、非尋箱状
態になる。トランジスタ１６のようなＮチャンネル′小
界幼果トランジスタは、デジタル値「１」を表す止［り
圧かそのトランジスタのベースに入ってきた時、佑′％
＋状態に１、Ｃる。この場合とは異って、トランジスタ
１８のようなＰチャンネル電究効果トランジスタは、デ
ジタル値「１」令・表す正腎圧がそのトランジスタのベ
ースに加えられた時、非道η）状態になる。Ｐチャンネ
ル箱′界効果トランジスタは、デジタル値ｒＯＪを表す
鎖電圧がそのトランジスタのベースに加えられた時、導
隼状態になる。

第１図に示されたそれぞれのトランジスタは対をつくっ
ていると考えることができる。例えば、第１　Ｖのトラ
ンジスタ１６および１８は対をつくっていると考えるこ
とができる。これらトランジスタのうちの１つだけか任
ν″のある時刻においてシフ′ル状態にあり、そして仙
のトランジスタはその時刻において非導電状態にある。

同様に、トランジスタ３０および３２と、トランジスタ
５０および５２は文ζ１をつくっていると考えることが
できろ。

スイッチ１６．１８．２０および２２は１つの８１１分
群スイッチであると堝えろことができ、３０から４４ま
で（偶畝査号だけ）のスイッチは第２ｉｌ）分群スイッ
チであると考えることができ、そして５０から８０まで
（偶紗喬号だけ）のスイッチけ第６部分群スイッチであ
ると考えることができる。これらのスイッチの全体は祠
会体を構成すると考えられる。これらの９１制御用スイ
ッチによって画定されろマ）　ＩＪラックス列は、各部
分群内のスイッチの０’・！ｄは一ト［次」：１４加す
る重みの数字に従ってＷＩ加′１−るので、ピ″うεラ
ドの形に配置されろと考えることができる。

これらのｆｌｉｌｌ　’（ｉｌｌｉ用スイッチは反復形
配列により接続される。こＱ）ことは、これらσ）スイ
ッチか基本ブロックの糾゛・返しにより接続されている
ことによる。この色塔本ブロックはスイッチ１６および
１８と、スイッチ３０．３２．３４および３６とでオＨ
ｒ成されると考えることができる。これらのスイッチに
よって画定される反復形配列は２つの反復形部分ゾロツ
クに分けられると考えられろ。１つの反イリブド；　ｉ
、、・・クトテロックをまスイッチ１６．３（ｌおよび
３２によって与えられ他の１つの反秒Ｊ形部分ブロック
はスイッチ１８．３４および３６によって与えられる。

ηｉ制御スイッチによって両足されるマトリックス配列
はブロックと部分ブロックとの繰返しにより形成される
と考えられるから、制御スイッチは反復形配列により接
わＣされていると考えることができる。

第１図かられかるように、？ｌｆ１．ｌ　（Ｂ’１スイ
ッチ１６．１８．２０．２２および３０から４４まで（
偶数、ｉｌ１号だけ）の制御スイッチ、および５０から
８０まで（偶数奇岩だけ）のｊｆｒｌｌ　１１１スイツ
チは、互いにかつコンデンサ８２．８６、ｐＩＯ１９４
，９８，１０２，１０６および１１０に対し、これらの
制御スイッチおよびこれらのコンデンサを接続する縛紐
の交差をできるだけ少なくするように、マトリックス配
列により接わ［される。このことはこのマトリックス配
列の中の浮遊容−Ｆ・４効・果をできるだけ小さくする
ために重要である。このような浮遊等量の効果は好まし
くない。それは、このような存遊容”ｉｌがあると第１
図の装置（イ゛−か動作できる最大１、ｉｉ波帖に限界
が生じる傾向があるためであり、また、このよう１．ｃ
浮遊容す」を予測することは全く不可能なためである。

第１図の回路の動作は、具体的な例を考えると理餉でき
る。例えば、線路１２上のデジタル値「１」と新路１４
および線路１５上のデジタル値ｒＯＪによって表される
了すｐグ値「１」に対し、トランジスタ１６および２０
はＬ９Ｔｒ＋状態になり、また、トランジスタ３２．３
６．４０および４４と、トランジスタ５２．５６．６０
．６４．６８．７２．７６および８０は導電状態になる
。このために、コンチゝンザの放電電流が、電流源１１
４と、コンデンサ８２と、制御トランジスタ５２と、制
御トランジスタ３２と、トランジスタ１６とから成る回
航を通って、出力抑路５１に流れ・、「１」のアナログ
値を指示する。同時に、コンデンサの放官軍流は、電流
源１１４と、コンデンサ９８と、トランジスタ６８と、
トランジスタ４０と、トランジスタ２０と補間線路５４
′とから改ろ回路を通って流れる。他のすべてのコンデ
ンサを流れる放電電流は線路５２′に流入する。出力線
路５１上のコンデンサ放電電流だけがデジタル信号によ
って表されるアナログ値を指示するのに有効であ−ろか
ら、「１」のアナログ値は出力線路５１上の電流によっ
て指示される。「１」のデジタル値に対する前記のよう
な回路内のコンデンサの放電が霜′流を供給すると考え
られるので、この電流は「容量性放電」−′流と云われ
る。

トランジスタ３０．３４．３８および４２と、トランジ
スタ１８および２２と、トランジスタ５２．５６．６０
．６４．６８．７２、Ｔ６および８０は「２」いアナロ
グ値に対して導電状態に７；ｃる。このときは、コンデ
ンサ８２の放電電流は、トランジスタ５２および３０を
通って出力線路５１に流れ、またコンデンサ９Ｂの放電
電流は、トランジスタ６８および３８を通って出力線路
５１に流れる。コンデンサ９０の放電電流は、電流源１
１４より、コンデンサ９０と、トランジスタ６０および
３４と、トランジスタ１８とから成る回路を通って、補
間線Ｍ５４’に流れる。他のすべてのコンデンサの放電
電流は線路５２′へ流れる。このように、出力線路５１
は２つの出力素子からコンデンサ放電電流を受取り、そ
れは「２」のアナログ値に対応する。

詑１図はまた、電界効果トランジスタ１３２で構成され
るデート・スイッチをイイする。こり）トランジスタの
１つの瑞子、例えば、ソースは、）Ｖ準電圧、例えは、
アースに接続される。トランジスタ１３２の第２瑞子、
例えば、デートは、周期的信号を受取る。例えば、オー
ディオ情報が変換される時、ｒ−ト信号は約４４　ＫＨ
ｚのようｔ′、（サンプリング速度で供給される。トラ
ンジスタ１３２の第６電極、例えば、ドレインは、電流
源１１４と、コンデンサ８２．８６．９０．９４．９８
．１０２゜１０６および１１０に接続されている。

トランジスタ１３２け通常は非導電状態にある。

トランジスタ１３２が非導電状態にある時間内において
、卯、１図の線路１２，１４および１５−ヒのデジタル
信号は、第１図のマトリックス配列において、コンデン
サ８２．８６．９０．９４．９Ｂ、１０２．１０６およ
び１１０が充電されるという動作パターンを形成する。

これ（・ゴ第１図の１３４で示される。これらのコンデ
ンサはＩ　’ＩＭ容量値が比較的小さいので、これらの
コンデンサの充’Ｆｉ、は比較的短時間で完了する。こ
のような充電の完了は昧１図の１３６で示される。

１３７に示されているようなデート信号がトランジスタ
１３２のデートに周期的に加えられる時、コノトランジ
スタは導電状態になり、このトランジスタのドレインと
ソースとの間のインピーダンスは小さくなり、したがっ
てこのトランジスタのドレインとソースとは実効的にア
ースされる。それによりコンデンサ８２．８６．９０．
９４．９８．１０２．１０６および１１０は、出力線路
５１および５２７な通してり電する。この放矩゛回路の
インピーダンスは低いので、この放電は瞬時に起こる。

これらのコンデンサの放電は第１図の１３８に示されて
いる。出力線路５１を通るコンテ゛”ンサ放電衛流はこ
の線路に接続されたコンデンサの個数を直接に表す値を
有する。この放電の電流の大きさは、線路１２．１４お
よび１５に加えられた信号のデジタル値をアナログ形式
で表わす。

コンデンサ８２．８６．９０．９４．９８．１０２．１
０６および１１０のそれぞれを流れるη、流は比１１〜
的低いレベルの飴な有する。例えば、Ｍｉ（２１ｈ　１
１４からの’ｉ＞ｊ圧が５ボルトで、各コンデンサのｒ
＃’ｔ”Ｒ”　＊　Ｓ’　（ｆｌが約５ピコフアラドの
とき、各コンデンサを流れろ止流は、数マイクロアンペ
ア稈朋の値を有するであろう。側えば、それぞれのコン
チン、すを流れるへ流は、約５マイクロアンペアとなる
であろう。

第２図は、Ａｒ＋髪路１２．１４および１５上の信号に
よって表わされる異なったデジタル値の動作の状態を示
す衣である。この表に示された最初の３列は、醒路１’
、１４およて％１５上の信号の２進価をそれそ′Ｉ″Ｉ
才三す。これらの２進値けＩｌ＋、’ｇ番１てｒＯＪと
「７」との曲のアナログ値に対応する。例えば、冴−６
行目のｒ０１０’Ｊ＋’：ｌ：アナログ値「２」を示し
、そしてに６行目のテ゛ジタル表示ｒ　１０１　Ｊ　ｕ
２アナログ（ｉ／＋　ｒ　５　Ｊを辰す。次の７つの列
を、〔コンデンサσ）接帷の状態を表す。これらの導電
状態けｒＡＪからＦ月」までの文字で表される。第２図
の「Ａ」力・らＩ’）ＩＪ神での文字は、それぞれ、第
１図のコンテ゛ンサ１１［１，１０６，１［＋２．９８
．９４．９０．８６および８２に対応する。ｒＡＪから
Ｉ’ＨＪまでの文字は、それぞれ１、第１図のこれらの
コンデンサの傍にも記入されている。

第２図には、対角線１４０および１４２が示されている
。これらの対角線は「０」から「７」までの異なった値
に対し出力線路５１に接続されるコンデンサと、このよ
うな値に対し出力線路５２′に接続されるコンデンサと
を表す。対角線１４０の左に示されたものは出力線路５
１に接続されるコンデンサを表し、また、対角線１４２
の右に示されたものは出力線路５２′に接縁・されるコ
ンデンサｆｆ表す。更に、対角線１４０と対角線１４２
の間のコンデンサは補間細路５４′に接続される。

任）ψ゛のデジタル値に対する対角ｍ１４０の左側のコ
ンデンサの数は、最初の６列に示されたデジタル値に対
応する。ｆｆ！ｌえば、アナログ値「２」に対応するデ
ジタル値ｒ０１０Ｊに対しては、コンデンサ「Ｈ」およ
びｒＤＪが出力線路５１に接続さｆすることにより、出
力線路５１はアナログ値「２」を指示する。同様に、ア
ナログ値「５」に対応するデジタル値Ｎ　０１Ｊに対し
ては、コンテ゛ンサ［Ｊ、ｒＴＩＪ％　「Ｆ」、ｒＢＪ
およびｒＧＪが出力線路５１に接続されることにより、
出力線路５１はアナログ値「５」を指示する。

邪２図からさらにわかるように、任意のデジタル値に文
ＣＩし７それ以＾１１から出力細路５１に枡古噛ミさね
ていたコンデンサは、デジタル値が増加する時、１１力
糾１路５１に接続されたままにとどまる。このように、
デジタル値の出力表示は、カウントの任意のイ的に対し
て単調的である。さらに、異なったコンデンサ８２．８
６．９０．９４，９Ｂ、１０２．１０６および１１０の
特性を実質的に一定に保つことにより、シ、１図に示さ
れた回路は低い微分非＃：ｊ形特性および低い積分非線
形特性苓・もつ。同様に、ある１的に対しそのときまで
出力線ｊ烙５１にす６続されていたコンデンサは、上記
の１１１１か増すとき、この出力線路に接続されたまま
にとどまる。

第１図に芙除に示された回路でに２つの異なる形のトラ
ンジスタか用いられているが、第４図は、第１図に対応
する回路においてただ１つの特定の形の制御トランジス
タだけを用いた配列を示している。第４図に示された実
施例におい′ては、トランジスタ１６および１８、また
はトランジスタ２０および２２のようなトランジスタ対
のおのおのは、トランジスタ１５０および１５２のよう
なＮチャンネル電界効果トランジスタによって与えられ
る。トランジスタ１５０のベースは、線路１２力ような
入力線に直接に接続されている。入力線路１２はまた、
増幅器１５４の入力端子に接続されている。増幅器１５
４の出方端子は反転器１５６に接続されている。反転器
１５６の出方はトランジスタ１５２のベースと接続され
ている。

増幅器１５４と反転器１５６とは１つの反転増幅器であ
ってもよく、かつそれは単一のパッケージの中に配置す
ることができる。

第：４図に示された装置において、デジタル値「１」を
表す信号がｉｌｉ！’ｉ！ｊｌｉｓ１２に加えられた時
は、第１図のトランジスタ１６について駅間したのと同
様に、トランジスタ１５ｏが導電状態になる。

この時、線路１２上のデジタル値「１」を表わす（Ａ号
は〕曽１１１′；ｉ恰１５４および反転器１５６によっ
て反転されて千゛ジクル値「０」になるので、トランジ
スタ１５２は非尋電状態のままである。デジタル（４ｔ
４ｒ　ｏ　Ｊが側路１２に加えられる時は、卯−１図σ
ノトランシ゛スタ１６についてＩｆ２明したのと同様に
、ｌ・ランシスタ１゛５０け非潜實状態になる。回時に
、デジタル値「０」し″ｌ増１１ｙ６￥隷１５４および
反転器１５６によって反転され、トランジスタ１５２の
ベースにはデジタル情報「１」を表わす信号が加えられ
、したかつて、トランジスタ１５２は導電状態になる。

ｌＬ４　Ｉｌｌに示された反転器はいくつかの重７（２
な利ルを有する。特に、この反転器が集積回路チップ上
に形成されるときに利点がある。１つの利点け、１６個
の２５８＋ビツトのように多くのビットに応答１゛る反
転器な、２．５ばリメートル（０，１インチ）ΔＩＬ方
のような小さいＱ、、　４．、、、ｊ回路チップの上に
容易にル、ｒｔｖ−４ることかできることである。ぞの
ヲ里山ｃノ）１つは、コンチ゛ンザ８２．８６，９０．
９４．９８．１０２．１０６および１１０が小さくノ１
り成できることからきている。さらに、これらのコンデ
ンサは小さいけれども、それらを０．１％の゛精度で形
成することができる。このさいの誤差は非常に小さいた
め、「０」および「１」の２進入カ値を表わす信号に対
する各のコンデンサの応答には影響を与えない。このた
めに、この変換器では、最低位桁の２３１！二ビツトに
対しても正しい表示が確実にえられる。

第６図は、比較的簡単な方法で、かなり多数のビットの
デジタル情報を対応するアナログ信号に変侠するための
装置を示す。第３図ｊで示された実Ｍ６例においては、
ｉｆ：　１１Ｒｉのコンデンサ８２．８６．９０．９４
．９８．１０２．１０６および１１０に対応するコンデ
ンサは、ゾロツク２００で示されている。これらの出力
素子は、第、３図では、第１［ンｌに示されたマトリッ
クス配列に対応するブロック２０２に接続される。この
ブロック２０２＆’！、最上位の桁の２進数字な表わす
１Ｂ号を受取ることができる。図示のように、これらの
信号は第３図に２０４で示された入力線路に導かれる。

６本の入力線路がシ）６図に示されている。これらの入
力線路は、枦、１図の入力線路１２．１４および１５の
ような細路に対応する。

第６１ン１のマトリックス配列２０２から出力線路２０
６が出ている。出力線路２０６は、汗１図の出力線路５
１に対応する。第６図のマド１ｊツクス配列２０２から
、また、補間細路２０８も出て（・ろ。この補出１線路
２０８は、第１図の線路５４′に対応する。第６邸の補
間細路２０８は、第３図の中のゾロツク２００に対応す
るブロック多１０に接続されている。ブロック２１０は
、プロ・ツク２００が有するような複数個のコン５ンサ
を有する。これらのコンデンサは、第、６図のマトリッ
クス配列２０２に対応するマトリックス配列２１２に接
続されている。マトリックス配列２１２＆−！、入力線
路２０４に加えられた信号と比べてより低位の桁の４６
号を入力線路２１１より受取る。

マトリックス配列２１２から出力線路２１４が出ている
。この出力線路２１．Ｈ’ｒ、マトリックス配列２０２
からの出力線路２０６と一緒になる。

出力線路２０６および２１４け、図示されていない増幅
器２１６に接続される。その増°幅器２１６からの出力
信号は、第６Ｍにおいて、入力線路２０４をう）シくマ
トリックス配列２０２に加えられたデジタル信号と入力
線路２１１を通してマド１１ツクス配列２１２に加えら
れたデジタル信号とのアナログ値を指示する。なお、上
記の増幅器２１６のようなｐ、ｎ　ｎｊ５＋器は、第６
図に示された実施例において必ず用いなければならない
ものではない。

マトリックス配列２１２がら補間線路２２０が出ている
。この補間細路２２０は、マトリックス配列２０２から
出ている補間細路９０８に対応する。この補間細路２２
０は、ゾロツク２００および２１０に対応する別のブロ
ック（図示されていない）に接幌することができる。こ
のように、第６図に示された連鎖状の構成は、利甲者が
要求する任意の数のＩｌｌ［１次の段まで拡張すること
ができる。

そして、デジタル情報がアナログ情報に変換される精度
は、この連鎖の拡張とともに高められることは理解でき
るであろう。

第３図において、ブロック２００および２０２を有ｆる
変侠器は、前記の第１図の実施例で器間したのと同じよ
うに動作する。さらに、卯、１図の＋ｎ）間線路５４′
上をコンデンサ放Ｔｈ′市流が流れるのと同じように、
補間線路２０８上を一コンデンサ放％市流が流れる。こ
のコンデンサｈ（ｒ　’ｉｆｆ　’小流の太きさは、幹
、３図のブロック２００内のコンデンサの４ｉＸＪ数に
比例する。例えば、第１図の細路１２．１４および１５
のような６個の入力線路上の細帯にブロック２００およ
び２０２が応答する時、′ｄ）圧電からブロック２００
を通って流れろコンデンサ放狼・、電流の８分の１　（
１／８　）が汗６回の仲間刊・路２０８に油、かれる。

それから、このコンデンザ放電′山流は、ブロック２０
０中のコンデンサの中でコンデンサ放箱市派が分割され
たのと同じようにして、ブロック２１０の中のコン子゛
ンザに分ｕｊｌ＋される。

このように、１．６図に示された実施例の装ｆｌ、７は
、比較的Ｆｉ：年に）ト成されているにも拘わらす、多
数の桁の変換を行なうことが可能である。その理由は、
１６図におけるように、６個の２°進ビツトの変換のた
めの６×６の配列の２個のマトリックス配列は、６　（
ｌｉ’ｉｌの２進ピツトの変換のための単一のマトリッ
クス自ＩＪ列によるよりもずっと簡単であるためである
。

第５図は、＃′６Ｍに示した装置の変り実施例を示し１
、＝ものでおる。第５図に示した実施例においては、２
５０で全体的に示されたコンデンサは、マド１１ツクス
配列２０２内の漏洩電流を補償するために、ブロック２
００とプロン゛り２１０との間に接続されている。この
抽償は、ブロック２０２内の浮遊容部を通り漏洩電流が
流れることによるブロック２０２に生ずる電流世失をブ
ロック２１０の中で補充１°るように、電流源１１４か
らコンデンサ２５０を通ってブロック２１０に電流を流
すことにより行なわれる。

斤、１図、第６図、卯、４図および罪、５図に示された
”Ｊｑ　Ｍｉｉ例において、コンデンサを用いることに
より、いくつかの重要な利点かえられる。特に、こねら
のツー施例のル＋、：ｆ、’が隼積回路チップ上に形成
される藺に−Ｆ配σ）利府かえられる。コンデンサがチ
ップ上（Ｆ出力予子として形ＩＶソされろとき、それら
の靜汁容量値力目櫻値からの渇太偏差は、０．１％のよ
うに小さく１−ることができる。このことは、コンデン
サがチップ＋のＷ、　ｊｃつた位置に形５Ｖさセ。

る１本゛合ブ・も妻・である。目枠仙からの１１べ差が
このように小さいため、本発明による変］ｅ゛１器は、
影−小格の一字に対しても単辺、′１的である。本発明
による変少・器はまた聞ｊ小の微分非新形性七草・小の
積分非線形性とを右て石。

第１１シｌ、枦６置１、催・４図およてトξ・′５図に
示された実施例において、出力素子としてコンデンサを
用いることにより、また仙の重要な利点かえられる。（
ｌｉｄ　エは、これらのコンデンサは瀞４度の作り虚か
らみて、卸’　、Ｊ’、の−ｄ−ねを与えろ。その理由
は、湯度が変化した珍合けすべてのコンテ８ンサが同じ
ような影響を受げるからである。これらのコンデンサは
また、こ第１らのコンデンサを１ト流が流れるに際し工
Ｚ・ルギの帛・逸がか小である。このことは、これらの
コンデンサを流ねる電流が非常に小さいことから特に真
である。その結果、コンテ８ンサを出力素子として用い
ることにより、本発明の変換器は全く安定に動作する。

さらに、コンぞンサは、トランジスタのようなイ１（１
の出力素子よりゆっくり応答する１！゛１向があるけれ
ども、デジタル・オーディオ信号を対応するアナログ信
号に変換するための変換器の中でコンデンサが出力ダ、
子として用いられるときは、このことは紐係安的に重要
なことではない。それは、デジタル・オーディオ信号に
対するサンプリング速度か約４４　Ｋｋのように比較的
遅いことによる。

こ０−）ようなサンプリング速度では、船３図に示され
かつ設すｉされたように、コンデンサはそれぞれのｌｔ
間ｍ１β１−ｊ・内において容易に充電されかつ放物゛
、することができろ。

第１図、第６図、第４図および第５図に示された変換器
は、前記の利点に刃口えて他の利点を有する。例えば、
マトリックス配列は、端絡１２．１４８よび１５のよう
な入力線路上のデジタル信号を直＋３ｊ　Ｋ受取り、更
にそれらの信号を処理し、出力線路５１のような出力線
路上に、デジタル１ぎ号によって表されるアナログ値に
直接関係した振幅の電流を生じるように＋４成される。

このように、この変換器は、簡明な構成を有しながら、
なおかつデジタル呟の正確なアナログ表示を与える。

すべての出力素子が容量性であるような構成を用い、か
つデジタル値が逐次に噌）ｌ［］″するとキ第１図の、
爆路５１のような出力線路にコンテ８ンサを逐次依続す
ることに丁り、第１図、第５図、第４図および第５図に
示された変換器は（ｒｌａ実に単調的動作を行なう。さ
らに、これらのコンｌ“ンーリ゛か１ｌｊｌい槓１（で
製作される時、だよび１〕）′／エリの数の二１７−ビ
ンサが第１図に示されたマトリックス配列の動作に応答
するとぎ、この変換器は最小の微分非１）、／Ｉ形性と
最小の積分非線形性とを与えるようＶｎｒｌ＋　１″＋
；ｉ’−る。柔１図のスイッチ１３２が４銃状態になる
とき、コンデンサが第１図の線路５１および５２のよう
な出力線路のいずれか１つに接続されるまでは、すべて
、のコンデンサは速読的に充電された状態にとどまるの
で、変換器の単調的な動作は一層確実にされる。

線路５１のような出力線路に以前から接続されていたコ
ンデンサは、第１図のスイッチ１３２の逐次の閉路によ
り表わされる６次のスイッチングの時間間隔の間、出力
線路に４〆続されたままにとどまり、かつデジタル値が
逐次増加するとき、追茄のコンデンサが出力線路５１に
接続されるので、β５１１」のような１０・追１直から
β５’１２Ｊのような１０．）ｌａ＋直へ、またはｒ　
１０２５１のような１０．１里直からｒ１０２４Ｊのよ
うな１ｏ進値へと、変換される載置が変わるときに不連
続性は生じない。このことは、第１図、第５図、第４図
および第５図の変換器が単調的な動作をすることをさら
に確実にする。

第１図、第６図、Ｍ４図および第５図に示された変換器
は、第６図において３００で全体的に示さねた集積回路
チップ上に取込むことができる。

このことは、第６図に示したマトリック配列２（Ｊ２の
ような特定のマトリックスの配列の簡明な構成を考える
とき特に真である。

チップ上にこのように変換器を組込むことは、大規模集
積回路（Ｌ訂）または超大規模集積回路（ＶＬＳＩ　）
の技術によって実行することができる。

このように、本発明の装置はそれ自身で完備している。

さらに、すべてのトランジスタやコンデンサが同時に形
成され、かつチップは非常に小さいので、トランジスタ
やコンデンサは、それぞれ実質的に同じ特性を有する。

このことは、チップは約２．５　ミ！Ｊメートル平方（
０，１インチ平方）以下の表面積を有するので、特に真
である。このように小さいチップの上に出力素子を同時
に形成することにより、第１図の出力線路５１のような
出力線路上の電ωＬは、第１図の線路１２．１４および
１５のような人力′Ｗ絡路上信号によって表わされるデ
ジタル信号をアナログ形式で正確に表示することを保証
する。

実際には、第７図において３０２で全体的九示されてい
るように、複数個の七ジュールが単一のチップ上につく
られる。第７図において、これらのモジュールは３０４
，３０６．３０８および３１０で概略的に示されている
。これらのモジュールはいずれも、第１図に示された装
置と同様なやり方で構成することができる。このように
して、％　シ＝−−ル３　Ｑ　４と３０６とを刊合わせ
てそれら２つのモジュールから単一の出力をうることに
より、より多くの桁数かえられる。例えば、モジュール
３０４からの補間線路がモジュール３０６に接続され、
したがって、モジュール３０４は第３図の電流分割器２
０口およびスイッチング回路網２０２に対応し、そして
モジュール３０６は第６図の電流分割器２１０ｓよびス
イッチング回路網２１２に対応する。同じような接続を
モジュール３０８および３１０についても行なうことが
でき、それにより、アナログ値に変換される桁の数が増
加する。

１つのチップの上に複数個のモジュールをつくることに
より、また他の利点かえられる。例えば、もし検査の結
果、モジュール３０８に欠陥があることがわかった場合
でも、なお、モジュール３０４．３０６および３１０を
組合わせて用いることにより増大した有効桁かえられる
。このモジュールは、４モジユールよりはむしろ６モジ
ユールによって得られる精度のみに関心のある利用渚に
販売することができる。この場合には、１つのモジュー
ルに欠陥かあるとぎ、で机は必すしもチップ全体が不良
品となることを意味せず、デジタル情報をアナログ情報
に変換する精度が劣化せざるを得ないことのみを示す。

異なるトランジスタな第８図に示されたように配置する
ことにより、出力線路５１上の出力電流の精度を高める
ことができる。例えば、トランジスタ１６．１８．２０
２よび２２は入力線路１２上の２通信号のアナログ値を
示すものと考えることができる。したがって、これらの
トランジスタは、チップ上で間隔をおいた位置に配置さ
れる。

同様に、３０から４４まで（偶数番号だけ）のトランジ
スタは、線路１４上の信号の値をアナログ形式で示すも
のと考えることができる。したがって、これらのトラン
ジスタは、チップの上で、互いにかつトランジスタ１６
．１Ｂ、２０および２２に対して間隔をおいた位Ｉ直に
配置ｄされる。

各２進ビツトを表わすトランジスタを間隔をおいた位置
に配置することにより、チップ上の分離した位１イにお
けるチップの特性のどのような偏差も、おのおののトラ
ンジスタ群について平均化され、したがって、線路５１
上の出力電流の精度は増大する。第６図に示された配置
ｄはただの１つの例であり、適当な間隔の配置をもって
トランジスタを配置ｄすることにより、所望の平均化効
果をうろことができる。

上述の第１図、第６図、第ｌ２図および第５図に示され
た変換器は、デジタル信号をアナログ表示に変換する。

これらの変換器は、アナログ情報にソノアナログ情報を
表わす複数個のデジタル信号に変快するために、第１１
図に示されたような装１猷において用いることもできる
。

第１１図に示された実施例においては、アナログ信号が
線路３４０に供給される。このアナログ信号がデジタル
形式に変換されるべき信号である。

このアナログ信号は、比較器３４２により線路３４４ヒ
のアナログ信号と比較さｆしる。線路３４４は、第１図
に示された変換器の出力線路５１に×４応する。比較器
３４２で比較された結果は、線路３４６を通して、マイ
クロプロセッサ３４８の工うなデータ処理裟撹に導かれ
る。マイクロプロセッサ３４８は、線路３４６上の信号
によって表わされる情報を処理し、第１図に示された変
換器に対応するデジタル・アナログ変換器３５００Å力
端子に信号を送る。デジタル・アナログ変叫器３５０に
送られた信号（Ｃより、このデジタル・アナログ変換器
３５０は、線路ニー％４４上に、ｔ、ψ路３４０上のア
ナログ信号に対応した品性をイー１′するアナログ信号
を出力する。線路３４４．１−のアナログ信号の特性が
線１騒３４０上のアナログ１ぎ号゛の狩性に対応すると
き、マイクロゾロセッサ３４８かナログ信号への変換を
行なうために第１図、第３図または第４図のアナログ変
換器に加えられるデジタル信号を構成する。

第１図のコンデンサ８２．８６．９０，９４．９８．１
０２．１０６および１１０のようなコンデンサは、第９
図に示されたように形成することができる。第９図に示
した実施例では、第１導電１９１１４００が形成され、
それが基準板になる。この基準板は、第１図にだいて′
ル圧電１１４に接続さレタコンデンサ極板と考えること
ができる。コンデンサのおのおのの第２極板は、表面４
０口上に従来の方法でつくられ、また、この表面４００
内にはすべてのトランジスタも形成される。このコンデ
ンサのおのおのの第２．自板は、第９図に４０４で概略
的に示されている。

時には、異なった静電容量値のコンデンサを得たい場合
がある。それは、第１０図に示したようなやり方で達成
できる。第９図に示した実施例にづいて、第１の静電容
量値のコンデンサが、表面４０４の上に４０６で示した
領域を設けることによって形１ｉｔ（される。もし２倍
の静電容量値を有するコンデンサを形成したいときは、
単１０図に示すように、おのおのが領域４０６に対応す
る面積を有する２つの領域４０８および４１０を設しす
る。

これらの２つの領域は４１２に示したようＶこ連結され
る。このようにして、コンデンサの１固１固の静電容量
値は、チップの設計およびレイアウトに除しＪ１１回路
チップの上で変えることができる。

〔発明の効果〕

本発明の装置ｄによれば、変懐器の出力素子としてコン
デンサＹ使用することにより、多くのすぐれた効果の得
られることは、以上詳細に説明した通りである。上記の
既述の本発明装置の利点に加えて、本発明の装置ｄはい
（つかの重要な利点を有する。本発明の装置は出力素子
としてコンデンサＹ使用しているけれども、デジタル値
とアナログ値との間の変換が比較曲部い開度で実行され
る。

それは、おのおのが単純な電派源であるコンデンサを出
力線路に接続することによって、変換が行なわれるから
である。この変換はまた正確である。

それは、出力信号の制御が複数個の匍１＠１スイッチの
動作によって行なわれ、これらの制御スイッチは、特定
のマトリックス配列に接続され、このマトリックス配列
に加えられたデジタル信号に瞬時に応答するからである
。この変換は正確でかつ信頼性が尚い。特に、この変換
器が集積回路チップーヒに配置されている場合はそうで
ある。それは、この場合にはチップは非常に小さく、そ
してチップはその全表面領域にわたって事実上均一な特
性を有するからである。例えば、１６個の２進ビツトの
正確な変換を行なうために、チップは２．５ミリミート
ル平方（０，１インチ平方）以下の表面積を有すること
ができる。さらに、この変換の精度は、それぞれの群の
中の市１］御スイッチをチップの全表面領域にわたって
間隔をもって配置することにより、高めることができる
。

本発明の変換器は、他の重要な利点を有する。

例えば、この変換器は単調的である。この単調的である
ことは、逐次に増大する値のデジタル信号のアナログ形
式への変換を、逐次に増加する個孜のコン２ンザのよう
な出力装置？特定の線路に接続することと、同時に、こ
の特定の出力線路にそれ以前から接続されていたコンデ
ンサのｊす続はそのまま保持して行なうこととによる。

さらに、デジタル情報をアナログ形式に変１１Ｍ−４’
−るために、コンデンサのような出力素子を特定の出力
線路に接続することにより、微分非線形性および積分非
瘤形性から生ずるエラーは最小になる。この、ことは、
出力素子が梢密級コンヂンザであるとき、／ノ・勺こス
）変換器の中にかなりの数のコンデンサがあるときに真
である。

本発明の変換器はまた、他の重要な利点を有する。例え
ば、先行技術に一バけるようにデジタル信号を符号化器
によって変更することは必要ではなく、デジタル１Ｍ号
は１匹接特定のマトリックス配列に供給される。さらに
、このマトリックス配列は比較的尚明であり、デジタル
信号によって表わされたアナログ値に直接に関係した大
ぎさの′ｒに流馨出力１＠回路に導くように働く。この
特定のマトリックス配列のさらに利点とされる点は、こ
のマトリックス配列の中のスイッチが対として配置され
ているため、変換されるべきデジタル値のいかんに拘わ
らず、マトリックス配列の中の実質的に同じ数のスイッ
チが閉じていることである。実質的に同じ数のスイッチ
が閉じたままに維持されるので、このマトリックス配列
の動作は平衡しており、それは本発明の変換器の単調性
と積分線形性および微分線形性とに寄与している。出力
素子が第１図の緋路５１または線路５２′のような出力
線路のいずれの１つに接続されていても、それらの出力
素子はすべて第１図のスイッチ１３２が閉じている１Ｉ
Ｊ１連続的に尋岨状態にあるので、上記の平衡した動作
は確実にされる。

本発明の変換器は、さらに他の重要な利点を有する。例
えば、本発明の変換器は非常に小形である。本発明の変
換器を従来技術による同程度の精度と信頼性とをもった
変換器と比べると特に真である。本発明の変換器はまた
非常に廉価である。

この廉価であることの理由の１つは、この変換器は１つ
のチップ上につ（られることによる。

本発明の変換器は、制御可能な田力電流欠有するという
利点をもっている。この利点は、第１図の出力′現路５
１のような出力線路に出力される′成力の大きさは、マ
）　ＩＪソックス列の中の各段階ＶＣおける制御スイッ
チの故と大きさとを変えることにより調整可能であるこ
とにより得られる。例えば、各段階におけるスイッチの
数と、出力素子を制御−「るコンデンサの大きさとをそ
れぞれ２倍にすることにより出力低流を２倍にすること
ができる。本発明の変換ｋまは、制御可能な屯流乞供給
する性能を有することにより、変換を行なうと同時に電
流増幅を行なうと考えることができる。このことは、音
のような可聴情報の変換への！芯用において重要である
。したがって、本発明は音のデジタル記録および再生に
関する最近１４発された技術に１６いて特に有用である
。

本発明の装置は、精度を旨めるために桁を追加すること
が容易にできる。その理由の一つは、ｌＡ４６図に示さ
れたように、本発明装置のモジュール構成とマトリック
ス配列の反復性とによる。萬６図または弔７図に示され
ているように、本発明装置がチップ上に配（ｄされると
き特に真である。本発明装置は、チップの構成が本質的
に均一であるため、年月を経てもその精度を維持する。

かくして、チッソ０上のすべての一スィッチとコンデン
サとは、髪質的に同一の経年変化をする。チップ上にい
ろいろなスイッチを間隔をおいて配置する構成により、
年月を経てもその精度の維持が容易になる。

本発明の変換器は、また経年変化に関する前記の・１ｕ
山と実質的に同じ理由により、温度の影響をほとんど受
けない。このことは、出力素子がコンデンサで構成され
ているときは特にそうである。

このようにチップに対する一度変化の影響を避けること
ができるのは、チップの全表面にわたり各スイッチ群内
のスイッチが分布していることにより、チップの温度が
局部的に過度に嶋（なることを防ＩＥするという事実に
よる。

本発明の変換器はまた、ある程度重要な別の利点を有す
る。吊１図に示された特定のマ）　ＩＪツクスｉ妃列に
おいて、おのおのの数字に対するスイッチの幅をその数
字の重みに逆比例して変えることができる。例えば、第
１図のスイッチ１６および１８は、スイッチ３０．３２
．３４および３６より大寸い幅を有するようにすること
ができる。それによりデジタル１直とアナログ１直との
１１１１の変キ処のｑｉ度を高（することができる。

本発明は特定の実θ鬼例について説明されかつ例示され
たけ、ｌ″Ｌ、ども、当業者には明らかなように、本発
明の原理はその他の多くの場合に応用できる。

したがって、本発明の技術的範囲は待計肩）Ｋの範囲の
記載のみゾこよって定められるべきである。

【図面の簡単な説明】

第１図は、本発明の１つの実施例の変央器の概略回路図
である。この実施例の反面１は、′「Ｅ流源とし７ての
コンデンサを含んでおり、それｔはデジタＪし・オーデ
ィオ装＋ｔに１両用することが好ましい。 第２図は、第１図に示した装置酋の動作を示す真理１直
表である。 第６図は、本発明の他の実施例のブロック線図である。 この実ｍ１例では、第１図に示した実施例の装置の複２
夕個が相〃接続されている。 爾４図は、第１図の夷ＩＪｉｑ例におい゛（用いること
ができる曲のトランジスタ配置ヲ図屏した簡略化された
回路図であΦ。 第５図は、本発明σ）別の実施例のブロック線図であり
、この実施例は、第６図に示した実施例を改良した実１
．Ｔｑ例である。 第６図を主１．！ｇ　ｉ図に示した変換器をその上に配
置することができる集積回路チップの概略図である。 第７図は、第１図に示したような変換器の複数個をその
上にモジュール形式に配置することができる集積回路チ
ップの概略図である。 第８図は、第１図に示したい向い）なトランジスタを、
集積回路チップ上に間隔をおいて配置した状態を示す概
略図である。 第９図は、電流源として用いられるコンデンサの、集積
回路チップ上における構造を図解した概略図であく）。 第１０図は、４積回路上における、角なったＦ！電容＋
ｉ埴を有するコンデンサの構壱？図燐した書を略図であ
る。 第１１図は、第１図に図示の装７　ｋ組込んだアナログ
・デジタル変換器を示すブロック線図である。 〔符号の説明〕 １２．１４．１５・・・・・・入力、潮路、１６．１８
．２０．２２．３０． ３２．３４．３６．３８．４０．４２．４４．５０．５
２．５６．５８、ｔｉ　（＋、６２．６４．６６．６８
．７０．７２．７４．７６、Ｔ８．８０・・・・・・・
・・割側ｌス・イツーｆハ８２．８６．９０．９４．９
８． １０２．１０６，１１０・・・・・・・・・コンデンサ
、５１．５２・・・・・・・・・・・・・・・・・・・
・・・・・・・・出力４’ｅ４．１３２・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・トランジスタ、１１４・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・′電流？Ｉｌ
＋ｔ。 代理人　浅　村　皓 ／ダノ ｆ孕、ｌｌ

Claims (1)

1. 【特許請求の範囲】 （１）　アナログ値とデジタル値との間の変換を行なう
   ための集積回路チップであって、 デシクル伊を表わす％性を有する複数個のデジタル信号
   を供給する装（６°と。 おのおのが導Ｔ（１；状態および非導電状態を有し、前
   記信号装置Ｎの１つに動作可能に結合され、関連した前
   記信号装置？イからの４ｍ号の特性に従って前記う！〕
   導電状態よび非嗜小状態の中の特定の１つの状態におい
   て動作ＩＪＪ能ＶＬなる複数個の開側１スイッチと。 ネ、−のおのが比中久的小さい！４１　′＋ｂ、容）ｉ
   ｔ、　（ｊ［ｊを翁しかつ比１１１７．的短時間内に充
   電もれるように構成された腹轟又イ固のコンデン−すと
   。 出力ｉ１１！ｉ！路と。 ？＞ｊ数１同の前ム己制御ｒ１１スイッチ’３：　ｍＪ
   　ｔｉ己コンデンサおよび前記出力線路に対し特定のマ
   トリックス配列により接続する装置であって、デジタル
   値の逐次の増加を表わす前記導電状態および非導電状態
   にある前Ｉｅ制御スイッチのパターンに従って前記コン
   デンサを逐次前記出力線路に接続し、かつデジタル値と
   そのような逐次の増加に際し、以前より前記出力線路に
   接続されていた出力装置の前記出力線路への接続が持続
   される前記装置と。 前記出力線路に接続された前記コンデンサのおのおのを
   特定の時点に放電させるための装置と、を有するアナロ
   グ値とデジタル値との間の変換を行なうための集積回路
   チップ。 （２、特許請求の範囲第１項に記載の集積回路チップに
   おいて、複数個の前記開側１スイッチが対になっており
   、おのおのの１吋間におのおのの対の中の１つのスイッ
   チだけを導電状態にし、かつおのおのの対の中で導電状
   態にするスイッチを、前記のスイッチの対に加えられる
   、関連するデジタル（＋ｆｈ。 を表わす信号の特性に従って選択し、前記対の中の導電
   状態にあるスイッチのパターンが前記コンヂンザの前記
   出力線路への接続を制御し、更に前記コンデンサは前記
   マトリックス配列によシ接、続され、おのおのの瞬間に
   ％複数個の信号によって表わされるデジタル値に正比例
   する数のコンデンサを′前記出力ｌＰｉ路に接続するよ
   うにされたアナログ（１ｉとデジタル値との間の変換用
   集積回路チップ。 （３）　特許請求の範囲第２項に記載の集積回路チップ
   ０において、複数個の前記スイッチが部分群スイッチに
   分けられて電気的に配置爆れ、前記部分！１１゛スイッ
   チのおのおのは、前記の特定のマトリックス配列内にお
   いて前記スイッチの桁の位に関係した数のスイッチを有
   し、また、前記部分！１１ミスイッチのおのおのの中の
   スイッチは、異なる位の桁に対するデジタル値に従いス
   イッチを通して電流を流すようｐｉ：　、他の部分！１
   ）スイッチに対し特定の前６１ルマトリックス配列によ
   り接続妬れ、更に複数個の前記スイッチはただ１つの遅
   延時間音もってデジタル値に対して動作するように前記
   マトリックス配列により接続されたアナログ値とデジタ
   ル値との間の変換用集積回路チップ〇 （４）　デジタル表示と前記デジタル表示の値に対応し
   た値を不するアナログ表示との間の変換を行なうための
   集積回路チップであって、 累積的には特定の値を表わし１個別的には特定の桁の位
   の重み付けされた値を有するデジタル４８号を供給する
   装置であって、前記デジタル信号のおのおのは２進値「
   ０」および２進値「１」の値を表わす個別の特性を有す
   る前記の装置と。 おのおのが比較的小さい静ｔＤ、　’Ｊ量値全有し、か
   つ特定の値まで充′ｎ１、きれるように構成きれた複数
   個のコンデンサと。 １対の出力線路と。 前記コンデンサとおよび前記デジタル信号装置に対し特
   定のマトリックス配列により接続格れた複数個の制御ス
   イッチであって、各瞬間におけるデシクル信号によって
   表わされたデジタル値の逐次の増加にしたがって、前記
   出力線路対の中の特定の１つの出力線路に対し、前記の
   瞬間に前記コンデンサを前記マトリックス配列により瞬
   時に接続するため、かつデジタル（８号によって表わさ
   れたデジタル値の前記の逐次の増加に際し、特定の前記
   出力線路に以１１１に接続されていたコンデンサの９″
   ケ定の前記出力線路への接続を持続して前記コンデンサ
   の’ｌ’　ｒｌ”Ｊな動作を可能にし、前記制御スイッ
   チのおのおのは導電状態と非導電状態とを有し、かつ各
   ＩＲ間に個々のデシクル信号に応答して動作し、前記デ
   ジタル信号の中の個々のデジタル信号の髄性に従って前
   記の１１８ｉ間に前記心電状態および非導１［＋、状態
   の中の特定の状態になる複数個の前記制御スイッチと。 各ＩＭ間に％定の出力線路に→朗読ぢれているコンデン
   サに４３〈存する１ｌｔ４性全前記ＩＩ≧；を間にイ１
   する出カイ？１号食発生するために、特定の前乱ｉ出力
   線路に接わｊ：された前ｉ［；コンデンサに応答する装
   置と、υ有するデジタル表示と前記デシクル表示の値に
   対応した（（ｒ１％）有するアナログ表示との間の変換
   を行なうだめの集積回路チップ。 （５）　特Ｒ’Ｆ請求のｆｉｉｉｉ囲第４唄に記載の４
   ４チ積回路チツフ０でりっで、特定の■１圧勿南し前記
   コンデンサに特定の太き芒の電釣を供給するだめの装置
   角、と、前記コンデンサを通し、特定の前記出力線路に
   対し、前記コンデンサ内の累積電荷による出力電流を供
   給する出力信号装置とを更に含むデジタル表示と対応す
   るアナログ表示との間の変換用集積回路チップ。 （６）％許請求の範囲第４項に記載の集積回路チップに
   おいて、前記スイッチは固体スイッチであり、前記マト
   リックス配列の中の前記デジタル信号装置、前記コンデ
   ンサ、および前記固体スイッチは少なくとも１つの非情
   回路チップの上に記動され、史に前記スイッチは前記マ
   トリックス配列の中でデジタル１１１“１に対してただ
   １つの遅延時間をもって動作するデジタル表示と対応す
   るアナログ表示との間の変換用集積回路。 （７）　アナログ値とデジタル飴との間の変換を行なう
   だめの集積回路チップであって、 複数個の時間間隔を定めるための装置と。 累積的には個々のデジタル値を表わし、かつそのおのお
   のは他の複数の信号とは異なった重みをつけられた位を
   有する複数個のデシクル信号を供招する装置ハ゛と。 複数個のスイッチと。 υＪ数個のスイッチの中の第１部分群スイッチであって
   、前記第１部分群スイッチの中の各スイッチは、導衛、
   状態：Ｉ夕よび非導電状態を有し、前記第１部分Ｆ！１
   スイッチの中の他の１つのスイッチと対全なし７て接続
   され、各１１唇間におのおのの対のスイッチの中の１つ
   のスイッチだけが導電状態になる前記第１部分群スイッ
   チと。 抜θ個のスイッチの中の第２部分群スイッチであって、
   前記第２部分群スイッチの中の各スイッチｔよ％　？７
   ’ｆ＝　’ＦｊＳ、状態および非導電状態を有し、前記
   第２７’？ｌｉ分イＩＩスイッチの中の他の１つのスイ
   ッチと対をなしで接続され、＠−間におのおのの苅のス
   イッチの中の１つのスイッチだけが導電状態になる１）
   ｉｌ　ｎｔ　２ｒ１２７’＋１５　分ｈ　スイン−ｆ−
   ト。 おのおのがη”ｙ定の値−まで充電されるように構成さ
   れノこ複数個のコンデンザ表。 それぞれの時間間隔内に前記コンデンサの充電葡行なう
   ために複数個の前記コンデンサに接続された装Ｂよ。 それぞれの時間間隔内に前記第１部分群スイッチに対し
   高位デジタル値の信号を供給し、該信号の特性に従って
   前記第１部分群スイッチの中のおのおのの対のスイッチ
   の中の特定のスイッチを導電状態にする装置と。 それぞれの時間間隔内に前記第２部分群スイッチに対し
   低位デジタル値の信号を供給し、該信号のり￥性に従っ
   て前記第２部分群スイッチの中のおのおのの対のスイッ
   チの中の特定のスイッチを導４１３、状態にする装置と
   。 第１出力線路および第２出力線路と。 前記第１部分群スイッチおよび前記第２部分群スイッチ
   【特定のマトリックス配列によす前記コンデンサおよび
   前記出力線路に接続するための装置であって、前記第１
   部分群スイッチおよび前記第２部分スイッチの中のスイ
   ッチの導電状態および非導電状態における動作の特定の
   パターンに従って、逐次に増加するデジタル価とともに
   、前記第１出力線路に以前に接続されていたコンデンサ
   　□を前ｎＬ２マトリックス配列を通して前記第１出力
   線路に侠・続し、かつそのようなデジタル値の逐次の増
   加と共に、複数個の前記コンデンサの中の追加のコンデ
   ンサを前記マトリックス配列を通して前記第１出力線路
   に接続する前記装置と。 おのおのの時間間隔内の特定の時点に前記コンデンサの
   放ｍを行なうための装置と。 を有するアナログ値とデジタル値との間の変換を行なう
   だめの集積回路チップ。 （８）特許請求の範囲第７項に記載の集積回路チップで
   あって、第６出力線路を含み、前記第５出力線路は、各
   瞬間に前記マトリックス配列によりデジタル値の逐次の
   増加とともに前記第１出力線路に接続されるべき複数個
   の前記コンデンサの中の次の１つのコンデンサに接続さ
   れ、かつ前記第１部分群スイッチおよびＭｉＪ記第２部
   分群スイッチは’ｒ（ｖ、’気的にピラミッド形に配置
   されているデジタル・アナログ変換用集積回路ナツプ０
   ゜ （９）　（Ｆ’ｊ許請求の範囲第７項に記載の集積回路
   チップにおいて、前記第１部分群スイッチおよび前記第
   ２部分群スイッチはｓ　’Ｆ’ｊ定の前記マトリックス
   配列により接続され、高位術のデジタル値および低位桁
   のデジタル値の信号のそれぞれの特性に従って、導電状
   態にある前記第１部分群スイッチの中の個々の１つのス
   イッチを含む回路と、導電状態にある前記第２部分群ス
   イッチの中の個々の１つのスイッチを含む回路とを画定
   し、前記第１部分群スイッチおよび前記第２部分群スイ
   ッチは、前記デシタル信号によって衣わ式れた前記デジ
   タル価に応答するだめのただ１つの遅延時間だけを両足
   するように電気的に配置されている、アナログ値とデジ
   タル値との間の変換を行なうための集積回路ナツプ。 （１０）　特許請求の範囲第９項に記載の集積回路チッ
   プにおいて、複数個の前記スイッチは固体スイッチの構
   成を有し、前記集積回路テップは、更に１前記第１部分
   群スイッチおよび前記第２部分群スイッチによって画定
   されたマトリックス配列を有し、前記第１部分群スイッ
   チおよび前記第２部分群スイッチは異なるデジタル値を
   表わす導電状態および非導市、状態の異なるパターンで
   動作するようにし、個々のコンデンサを実質的に等しい
   電流がｂＩＥれるように前記コンデンサを接続する装置
   と、おのおののコンデンサを流れる電流が他のコンデン
   サを流れる電流と回１−二大きさとなるようにして、お
   のおのの前記コンデンサおよび前記マトリックス配列を
   流れる電υ１しを得るために、前記マトリックス配列に
   特定の電圧を加えるための装置とを含むアナログ値とデ
   ジタル値との間の変換を行なうだめの集積回路チップ。 Ｈアナログ仙とデジタル値との間の変換を行なうための
   狛積回路ナッグであって、 おのおのがｆ固々のデジタル（ｉ４を表す複数イ固のデ
   シクル信号を供給するだめの装置と。 おのおのがうｈｌ”１１．状態および非導電、状態ケ有
   し。 かつ対に接続され、＠１吋間におのおのの対の中の１つ
   のスイッチだけが導電状態にある第１部分群スイッチど
   。 おのおのか導電状態および非導電状態ケ有し。 かつ幻に接続芒れ、各瞬間におのおのの対の中の１つの
   スイッチだけが導電状態にある第２部分群スイッチと。 複数個の逐次の時間間隔を与える装置と。 おのおのが特定の値の電流を与えるように構成され、か
   つおのおのが比較的急速に元年されるように比較的小さ
   な静牝、容搦゛を有する初数個のコンデンサと。 前記コンデンサを通って前記特定の値の電流をンｙｌｔ
   、すように庄」己コンデンザに接芹洗された装置と。 前記第１部分群スイッチに高い桁のデジタル値のデシク
   ル信号を供給しそのような個々のデジタル値に従ってお
   のおのの対の中の特定の１つのスイッチを導電状態にす
   る装置と。 前記第２部分！１イ・スイッチに低い桁のデジタル値の
   デジタル信号を供給しそのような個々のデジタル価に従
   っておのおのの対の中の特定の１つのスイッチを導電状
   態にする装置と。 第１出力肪路、第２出力線路、および第６出力線路ど。 おのおのの逐次の時間間隔内において特定のマ１−　Ｉ
   Ｊラックス列の中の前記第１部分群スイッチおよび前記
   ４ｉ′（２部分群スイッチを前記コンデンサおよび前記
   出力線路に接続し、前記デジタル値の逐次の増加ととも
   に、前ｈ１゛：第１部分群スイッチおよび前６１１５１
   ４２部分Ｎ１１′、スイツチの導■）、状態のパターン
   に従って、前ｉＩ：マトリックス配列を通して前記第１
   出力線路に以前接続されているコンデンサの前記々′λ
   １出力線１１′６への接続を持続し、かつ１１［記マト
   リックス配列を通して追加のコンデンサの前記第１出力
   線路への接続を行い、更に前記マ）　ＩＪツクス配配列
   連通て前６１４第１出力線路に接続されるべきコンデン
   サの次のコンデンサの前記第６出力線路へのＪ７′；：
   続を行なうための装「イと。 シな低い指の位のデジタル信号を受取りかつ一＋：のよ
   うな低い慎の位のデジタル（ｉ４に従って出力電流を供
   給するように構成された少なくとも１つの段と。 前記の低い桁の位の段に、低い桁の位の４１号と前記第
   ６出力線路上の電流と全供給して、そのような４１号の
   値およびそのようｆｚ　’？ｌｊ□流の（ｊｉ＋に従い
   前ｈ（１段全通して流れる電流を制御ｌｌするための装
   置と。 おのおのの時間間隔の終りに前記コンデンサを放電させ
   るだめの装置と、 を有するアナログ値とデジタル（ｉ（ｉの間の変換を行
   なうための集積回路チップ。 Ｈ’ｌ？許請求の範囲第１１＊、ｍに記載の集積回路チ
   ップであって、 前記集積回路内に低い桁の位の少なくとも１対の段を有
   し。 前記の低い債の位の１対の段は。 前記第１部分ｔｔＶスイッチおよび前記第２部分群スイ
   ッチにそれぞれ対応する第６部分１（１：スイッチおよ
   び第４部分群スイッチと。 複数個の前記第１コンデンザに対応する複数個の第２コ
   ンデンザと。 前記第２出力線路および前記第６出力線路にそれぞれ対
   応する第４出力脚路および第５出力線路と。 前記ａＲ１ｆｊｌｆ分群スイッチおよび前記第２部分群
   スイッチに対する前記マトリックス接続用装置にり−１
   １１６、し７たｉｉｌ記第配分分！１１スイッチおまひ
   前記第５部分ｉｆｆスイッチのだめの前記年債回路チッ
   プ内の８１８２マトリックス接続用装置Ｎと。 低い桁の位の信号足前記第６訃分！１１．ヌイ−ツチお
   よび前記第４部分群スイッチに供給するだめの装置と。 前記第２マトリツクス接続用装置ｄに接続され。 ６（Ｉ配置第２７トリツクヌ接続用装置６の動作に従っ
   てそれぞれの逐次の時間間隔において磯数個の前記第２
   コンデンザの中のＴ６定のコンデンサから電流が供給さ
   れる第１出力線路と。 ｒ＋１．ｌ　ｉ’ｌ［：第１出力線路に接続され、それ
   ぞれの時間１）ｆｌ　ｌ’？、ｉ内に前記第１出力１ｆ
   ｌｊｔ路を流れる累イｒｒ　？Ｌ＋、υ１１、に従って
   、ｉｌｌ記時間間１％内のアナロダ（ｉ（ｉ（［−指７
   Ｊｅする出力を供給する装置と、 をイ〕するアラ−ログ値とデジタル値との間の変換を行
   な′）だめの集積回路テップ０ ０：◆　特許請求の範囲第１２項に記載の集積回路チッ
   ７°であって、おのおのの逐次の時間間隔内に複数個の
   ｉ；（配分１コンデンザおよび前記第２コンデンザのお
   のおのを特定の値にまで充電するだめの装置Ｎを有し、
   前記第１部分群スイッチと前記第２部分群スイッチと前
   記第ろ部分群−スイッチと前記第４部分群スイッチとは
   前記集積回路チップ上の固体スイッチであり、更に、前
   記第１マトリツクス配列および前記第２７）　ＩＪラッ
   クス列のおのおのは、それぞれのデジタル値を表わずデ
   ジタル信号に応答する際にただ１つの遅延時間だけをも
   って動作するアナログ値とデジタル値との間の変換を行
   なうだめの集積回路チップ。 （１４）　アナログ値とデジタル値との間の変換を行な
   うための集積回路チップ０であって、 おのおのが個々のデジタル値を表わす複数個のデジタル
   信号な・供給するだめの装置と。 部分群制御スイッチであって、各部分群の中の制御スイ
   ッチの数は、前記部分群の中の制御スイッチの桁の位に
   直接に関係しておυ、かつおのおのの部分群の中の副側
   １スイッチは対をなし、おのおのの幻の中の１つのスイ
   ッチを導■、状態にし。 かつそのよりな導電、状態に従ってヂヅタル信号を符号
   化する前記部分群制御スイッチと。 前記側（１１スイツチに供給される信号によって表わさ
   れるデジタル値に従っておのおのの対の制御スイッチの
   中の１つの制御スイッチを導電状態にするために５個々
   のデジタル値を表わすデジタル信号を対応する桁の位の
   個々の部分イｉＥ制側１スイッチに供給する／こめの装
   置６と。 おのおのが特定の１１ｔ１の電流を供給するように構成
   されかつ」♂のおのが比ｊ１１又的急速に充ｌ１１、さ
   れるような比較的小さい７１−ｉ”ｊ答ｈ１値を有する
   複数個のコンデン′す゛と。 逐次の時間間（＼“ｉ＋’ｒｃ画定するだめの装（ｆ“
   イと。 逐次の前ｈ［シ時間間１９７Ｎ内に前記コンデンサを；
   ｌｊ＋、　Ｌ。 て特定のｆｉ？＋の粗υＩＣをｂＩＣずための装置と。 出力商」路と。 １３：ｌ　Ｎ己の逐次の時間間Ｕｉｒ’＋内に勃にのマ
   トリックス舵列の中Ｖｔ−おいて前記？ＪｒｌＳ分１１
   １分子１１制イｌ１ｌｌスイツチンデンサお上ひ前記出
   力新路に接続することにより、そのような逐次の時間間
   隔内に前記制側１スイッチの中の導電状態にある制？ｌ
   １ｉｌスイッチを通して前記コンデンサと前記出力線路
   との間に電路を形成し、前記デジタル信号によって表わ
   さｈるデジタル値の逐次の増加とともに前記出力線路に
   接続される前記コンデンサの数を逐次増加し、カ・つそ
   のようなデジタル値の逐次の増加に際し、前記出力線路
   に以前接続されていた前記コンデンサを前記出力線路に
   接続したままに保持するだめの装置６と。 おのおのの逐次の時間間隔の終りに前記コンデンサを放
   電させるだめの装置と。 をイｊするアナログ値とデジタルイ１１４との間の変換
   を行なうための集積回路チップ。 （１！３　特許請求の範囲第１４唄に記載の集積回路チ
   ップにおいて、個々の前記経ｆｌ！’？ｒは、異なる前
   Ｓ己音ＩＳ分１’Ｆスイッチ内の個々のコンデンサおよ
   び個六の副側１スイッチを有し、前記部分群制御スイッ
   チの中の副側１スイッチは、前記マトリックス配列の中
   の線路と交差しないように相互接続されるアナログイ的
   とチ８ジタル帥との間の変換’！ＩＩ”４’Ｊなうだめ
   の集積回ｉ１１丁１チツフ０゜ （１Ｇ・特許請求の範囲第１４項に記載の１積回路チッ
   プであって、そｉｔぞれの逐次の１１４１間間隔内に前
   記コンデンサの中の特定のコンデンサを通る電流をそれ
   ぞれの時刻において受取るために前記マトリックス配列
   に接続された第２出力線路を有する装ｐ’ｉ゛においで
   、前記コンデンサの中の特定のコンヂンザシ；１１、デ
   ジタル信号によって表わされるデジタル値の逐次の」１
   ．ｑ加とともに前記第１出力線路に接続されるべき次の
   コンデンサを第１ケ成する前記装置ｉＱと、それぞれの
   時間間隔内に前記第１出力線路および前記自’！２出力
   Ａｉ：＋ｌ路に′ＰＩＬ流な・供給しているコンデンサ
   以外のコンデンサを流れる電流を前記１１ｇ７１４４１
   １１０イ１°１内に受取るために前記マトリックス配列
   に接続された８Ｙ”ｙ　Ｊ出力線路ケ有する装置とを有
   し、前記朽１へ分街・の中の前記制御１スイッチは、前
   記マトリックス配列の中でピラミッド形に電気的に相互
   接続されており、前記集積回路チップ６−１更に、おの
   おのの逐次の時間間隔内のｔｒ１定Ｑｌｈ点に前記コン
   デンサを放電させるだめの装置ｔ’イ’、　’；Ｈ（イ
   １するアナログ値とデジタル値との間の変換を行なうだ
   めの集積回路チップ０゜ （１７１アナログ値とデジタル値との間の変換を行なう
   ための年債回路チップであって、 おのおのが個々のデジタル値を表す複数個のデジタル信
   号を供給するための装置と。 部分群制御スイッチであって、／６部分群の中の制御ス
   イッチの数は、前記部分！１ｆ中の制御スイッチの桁の
   位に直接に関係しており、かつおのおのの部分Ｉｉ１”
   の中の制御スイッチは対をなし、おのおのの対の中の１
   つのスイッチを導ｔ＆、状態にし、かつそのような導電
   状態に従ってデジタル信号を復号化する前記部分群ｍ’
   ｌ　’ｆｉｌｌスイッチと。 個々のデジタル値を表ずデシタル信号を対応する桁のイ
   髪ンの個々の部分群制御スイッチνこ供給することによ
   り、前ｈピ制餌ｊスイッチに供給される信号によって表
   わされるデジタル値に従っておのおのの対の制御スイッ
   チの中の１つの制御スイッチを導電状態にするための装
   置と。 比Φχ的急速に充電されるような比１ｌｊｔ的小さい静
   電界１１１値をイ１するネ々数個のコンデンサと。 逐次の時間間隔を画定するだめの装置Ｖ１゛と。 おのおのの逐次の時間間隔内に前記コンデンサの充電を
   行なうための装置と。 前記マトリックス配列に接続され前記コンデンサから電
   荷を受け取る出力線路と。 おのおのの逐次の時間間隔内に特定のマ）　ＩＪラック
   ス列の中の前記部分群制御スイッチを前記コンデンサお
   よび前記出力線路に接続することにより、前記制御１ス
   イツナの中の導電状態にある制御スイツフーを；ｉｒ４
   ’ｉ　Ｌ−Ｃ前記コンデンサと前記出力線路との間に１
   １１．路を形成し、前記デシタル信号によって表わされ
   るデジタル値の逐次の増加とともに前記出力線路に接続
   される前記コンデンサの数を逐次増加しかつそのような
   デジタル値の逐次の増加に際し、前記出力線路に以前接
   続ネれていた前記コンデンサを前記出力線路に接わじし
   たま寸に保持するための装置盲と。 ｈ１１１部分粗制御卸スイッチに便、給されるデシタル
   信号の桁の位に比べて低い桁の位のデジタル信号を受け
   取り、かつ前記部分群制御スイッチに供給されるデジタ
   ル信号の桁の位に比べて低い桁の位のそのよう々デジタ
   ル信号１を指示するために、おのおのの逐次の時間間隔
   内に接続される追加の装置と。 デジタル値の逐次の増加とともにその瞬間に前記出力線
   路に次に接続されるべき前記コンデンサの中の特定のコ
   ンデンサから、おのおのの逐次の時間間隔内に、電流を
   受取るために特定のマトリックス配列に接続された補間
   線路と。 低い桁の位のデジタル値を表わす信号の特性に従って１
   ）ｉＪ記補間勝路から前記の追加の装置へ電流を送るた
   めに、おのおのの逐次の時間間隔内に前記補間線路と前
   記の追加の装置角とをｊ及絖する装Ｗ￥と。 おりおのの逐次の時間間隔の終シに前記コンデンサを放
   電越せるための装置と、 ｒ翁するアナログ値とテ゛ゾタルイ］１コとのｍ＋の変
   換を行なうための采イ督回路チップ。 θｌ　特許請求の範囲第１７項に記載の年債回路チップ
   であって、追加の部分群制御スイッチと、低い桁のｒ＼
   ｒのデシタル値に対し前記部分群制御スイッチに対応す
   る第２の複数個のコンデンサおよびマトリックス接続列
   １装置ｔ￥と、高い桁の位のデジタル値に対し複数個の
   前ｎ己コンデンザおよび前記マトリックス接続用架ｆｉ
   ？とを有する追加の装置を治しＨｊ％い桁の位の数字に
   対する前記部分群制御スイッチと低い桁の位の数字に対
   する前記の追加の部分群制御１１ｊスイッナとは、それ
   ぞれの逐次の時間間隔内において記１の複数個の前記コ
   ンデンサおよび第２の複数個のＴｈ１ｔ記コンデンザの
   、前記マトリックス配列を通る前ｉ己出力線路への接続
   を制御するた、めに、おのおののこのような逐次の時間
   間隔の中にただ１つの遅延時間の後にデジタル信号に応
   答Ｊるアナログイーとデジタル値との間の変換を行゛な
   ９ためのユ１コ４責回路チップ。 （ｌｉ　デジタル値とアナログ値との間の変換を行なう
   だめの集積回路チップ゛であって、 おのおのが個々のデジタルｆｆｊケ表わす複数個のデジ
   タル信号を供給するだめの装置と。 充電を急速に行なうことができるように、おのおのが比
   較的小さい静電容量４ｐを有する複数個のコンデンサと
   。 逐次の時間間隔を画定するだめの装置と。 おの診のの逐次の時間間隔内に前記コンデンサの充電を
   行なうように前記コンデンサに接続された装置と。 出力線路と。 マトリックス配列を画定する装置であって、前り己マト
   リックス配列はおのおのの逐次の時間間隔内に前記デジ
   タル信号に応答し、前記マトリックス配列内で前記デジ
   タル信号の復号化を行ない、前記７トリツクヌ配列はま
   た、おのおのの逐次の時間間隔内に前記コンデンサおよ
   び前記出力線路に接続きれ、前記デジタル信号により表
   わされるデジタルイ１θの逐次の増加とともに、前記出
   力線路に以前電流を供給していたコンデンサと同一のコ
   ンデンサからの電流を前記出力線路に供給し、かつその
   ようなデジタル値の逐次の増加とともに追加のコンデン
   サからの電流を前記出力線路に供給する前記装「Ｉと。 おのおのの時間間隔内の特定の時点に前記コンデンサを
   放′ｉ１１．させるための装置と、を有するデジタル値
   とアナログ値との間の変換を行なうための集積回路チッ
   プ。 体勇　特許請求の範囲第１９項に記載の集積回路チップ
   ０であって、第２出力線路と、それぞれの逐次の時間間
   隔内に前記マトリックス配列に前記第２出力線路を接続
   する装置ｉであって、それによりこのようなデジタル値
   のこのような逐次の増加と共に前記時間間隔内に前記出
   力線路に次に接続されるべきコンデンサからの電流をそ
   れぞれの時刻に前記第２出力線路に供給する前記装置と
   を治し、前記マ）　ＩＪラックス列をまそれぞれの時間
   間隔よりもかなり小さいただ１つの遅延時間の後にデジ
   タル値に応答して前記出力装置からの電流を前記第１出
   力線路に供給するデシクル値とアナログ値との間の変換
   を行なうだめの集積回路チップ０ンυ　特許請求の範囲
   第２０項に記載の集積回路チップであって、第６出力線
   路と、前記第６出力線路を前記マトリックス配列に接続
   する装ばてあって、それによりそれぞれの逐次の時間間
   隔内にこのようなデジタル値のこのような逐次の増加と
   共に前記第１出力線路および前記第２出力線路に特定の
   値の電流を供給するコンデンサ以外のコンデンサから電
   流を前記第６出力線路に供給する前記装置とを有するデ
   ジタル値とアナログ値との間の変換を行なうための集積
   回路チップ。 ｅ→　特許請求の範囲第１９項に記載の集積回路チップ
   であって、複数個のスイッチであって、マトリックスの
   配列と復号化とを与え、かつ部分群スイッチに分かれて
   動作する複数個の前記スイッチを有し、更に、おのおの
   の前記部分群スイッチは。 デジタル値の中の個々のデジタル値を表わすデジタル信
   号に応答し、おのおのの前記部分群の中のスイッチの数
   はこのようなスイッチの動作を制御するデジタル信号の
   デジタル値に直接に関係しているデジタル値とアナログ
   値との間の変換を行なうための集積回路チップ。 （ハ）　特許請求の範囲第２２項に記載の集積回路チッ
   プであって、前記コンデンサに特定の大きさの電圧を供
   給して前記コンデンサの充電を行なうための装置と、相
   互に接続され、かつ線路の交差を避けるように前記コン
   デンサに接続された前記部分群スイッチの間における前
   記マトリックス配列とを有するデジタル値とアナログ値
   との間の変換を行なうだめの集積回路チップ。 （ハ）Ｃ［♀許請求の範囲第２６項に記載の集積回路チ
   ップにおいて、複数個の前記スイッチは、デジタル信号
   によって表わされるデジタル値に対し、おのおのの逐次
   の時間間隔内に、ただ１つの遅延時アナログ値との間の
   変換を行なうだめの集積回路チップ。 ｐ９　デジタル値とアナログ値との間の変換を行なうた
   めの集積回路チップ０であって、 おのおのが個々のデジタル値を表わす複数個のデジタル
   信号を・供給するだめの装置と。 特定の値まで充電されるようにおのおのが構成された複
   数個のコンデンサと。 逐次の時間間隔を画定するだめの装置と。 逐次の時間間隔内に前記コンデンサの充電を行なうよう
   に前記コンデンサに接続された装置と。 出力線路と。 部分群に分かれて作動する複数個のスイッチであって、
   前記部分群のおのおのは、前記デジタル信号の中の個々
   のデジタル信号とそれぞれ関連しており、前記部分群ス
   イッチは、マトリックス配列により接続されており、か
   つ前記デジタル信号により表わされるデジタル値に対し
   、おのおのの時間間隔内にただ１つの遅延時間をもって
   同時にかつ１ｌＡｊ時に応答することにより、前記デジ
   タル信号のデジタル値の逐次の増加とともに、前記出力
   線路に以前接続されていたコンデンサの前記マトリック
   ス配列を通る前記出力線路への接続を持続し、かつ前記
   デジタル値のそのような逐次の増加とともに前記コンデ
   ンサの中の追加のコンデンサを前記マトリックス配列を
   通して前記出力線路に接続する初数個の前記スイッチと
   。 おのおのの時間間隔内の特定の時点に前記コンデンサを
   放電させるだめの装置と。 全治するデジタル値とアナログ値との間の変換を行なう
   ／ヒめの集積回路チップ。 い！　特許請求の範囲第２５項に記載の集積回路チップ
   において、逐次の指の位の逐次の数字に対する前記部分
   群スイッチが、それぞれの部分群スイッチ内のスイッチ
   の数と前記部分群スイッチに供給されるデジタル値との
   間に直接の関係かえられるように、前記マトリックス配
   列の中で接続されているデジタル値とアナログ値との間
   の変換を行なうための集積回路チップ。 （イ）　デジタル値とアナ１コグ値との間の変換を行な
   う／ζめの集イ青回路ナツプであって。 おのおのが個々のデジタル値を表わす複数個のデジタル
   信号を供給するだめの装置と。 ％定の値首で充電されるようにおのおのが構成されかつ
   前記４１キ積回路チップの中で一定の順序をもって配列
   された複数個のコンデンサと。 逐次の時間間隔を画定するだめの装置と。 おのおのの逐次の時間間隔内に、前記コンデンサを前記
   特定の値に充電するように前記コンデンサと結合された
   装置と。 出力線路と。 マトリックス配列を画定しかつまた前記マトリックス配
   列の中でデジタル信号の復号化を行なう装置箇であって
   、前記装置はおのおのの時間間隔内に前記コンデンサお
   よび前記出力線路に接続され。 入力信号により表わされるデジタル値の逐次の増加とと
   もに、前記出力線路に以前ＴＭ、荷を供給していたコン
   デンサと同一のコンデンサから電荷を前記出力線路に供
   給し、かつそのようなデジタル値の逐次の増加とともに
   、前記コンデンサの中の追加のコンデンサから前記特定
   の値の電荷を前記出力線路に供給し、ここでそのような
   コンデンサは前記集積回路チップの中で順序に従うこと
   なく配置されている前記装置と。 おのおのの時間間隔内の特定の時点に前記コンデンサを
   放電させるだめの装置と。 を有するデジタル値とアナログ値との間の変換を行なう
   ための集積回路チップ。 り１　特Ｍ’Ｆ　請求の範囲第２７項に記載の集積回路
   チップ０であって、第２出力線路と、前記第２出力線路
   を前記マトリックス配列に接続することにより、おのお
   のの時間間隔内に、前記デジタル信号によって表わされ
   る前記デジタル値の逐次の増加とともに、前記マトリッ
   クス配列を通して前記第１出力糾路に次に接続されるべ
   きコンデンサを前記マトリックス配列を通して前記第２
   出力線路に接続する装置と、前記第１マトリツクス配列
   に対応する第２７）　ＩＪラックス列を画定しかつまだ
   前記第１マトリツクス配列に供給されたデジタル値より
   も低い桁の位の数字を表わすデジタル信号の復号化を行
   なう装置であって、前記第２マトリツクス配列を画定す
   る前記装置−１前記コンデンサ、前記第１出力がノ路お
   よび前記第２出力線路に接続され、それにより前ＮＩ’
   、＋第２出力線路から電流を受取り、かつ前記デジタル
   信号によって表わされる前記デジタル値の逐次の増加と
   ともに前記第２７）　ＩＪラックス列を通して前記第１
   出力線路に以前電荷を供給していたコンデンサと同じコ
   ンデンサからの電荷を前記第１出力線路に供給し、かつ
   そのようなデジタル値逐次の増加とともに、前記コンデ
   ンサの中の追加のコンデンサからの電荷を前記第１出力
   線路に供給する前記装置−とを有し、ここでそのような
   コンデンサは前記集積回路チップの中で順序によらない
   で配置されており、更に前記第１配列および前記第２配
   列を画定する前記装置はただ１つの遅延時間をもって動
   作するように烙れた。 デジタル値とアナログ値との間の変換を行なうための集
   積回路チップ。 （ハ）個々の桁の位のデジタル入力信号とともに使用さ
   れデジタル値を対応するアナログ値に変換するための集
   積回路チップであって、 おのおのが導電状態および非導電状態を有する第１の対
   の制御スイッチであって、前記第１の対の制御スイッチ
   は、低い桁の位のデシタル信号を受け取りそのような低
   い桁の位のデジタル値に従って前記制御スイッチの動作
   を導電状態および非導電状態に制御１するように接続さ
   れており、前記第１の対の中の前記制御スイッチのおの
   おのは第１端子および第２端子を有する前記第１の対の
   制御スイッチと。 おのおのの制御スイッチが導電状態および非導電状態を
   有する第２の対の制御スイッチおよび第３の対の制御ス
   イッチであって、前記第２の対の制御スイッチおよび前
   記第６の対の制御スイッチは、高い桁の位のデシタル信
   号を受け取りそのような高い桁の位のデジタル値に従っ
   て前記制御スイッチの動作を導電状態および非導電状態
   に制御１するように接続されておシ、前記第２の対およ
   び前記第６の対の中の前記制御スイッチのおのおのは第
   １端子および第２端子を有する前記第２の対の制御スイ
   ッチおよび前記第６の対の制御スイッチと、 を有し、前記第１対の制御スイッチの前記第１端子１１
   、前記第２の対および前記第６の対のおのおの中の前記
   制σ１１スイッチの中の特定の制御スイッチの第２端子
   に接続されており、更に前記集積回路チップは、 比較的短い時間内に充電されるようにおのおのが比較的
   小さい静電容量値を有する？Ｊ（ｉＤ個のコンデンサを
   有し、前記第２の対および前記第６の対のおのおのの中
   の前記制御スイッチの前記第１端子は複数個の前記コン
   デンサの中の個々のコンデンサと結合されており、更に
   前記集積回路チップは、 逐次の時間間隔を画定する装置と。 逐次の時間間隔内に前記コンデンサの充電を行なうだめ
   の装置と。 おのおのの時間間隔内の判定の時点に前記コンデンサを
   放電させるだめの装置と、 奮有する個々の桁の位のデジタル入力信号とともに使用
   されデジタル値を対応するアナログ値に変換するための
   集積回路チツ７°。 （何　特許請求の範囲第２９項に記載の集積回路チップ
   であって、１対の出力線路を鳴し、前記第２対および前
   記第６対のおのおのの中の前記制御スイッチの１つの前
   記第２端子は前記出力線路の中の１つの出力ρｉ！路に
   接続され、かつ前記第２対および前記第６対のおのおの
   の中の前記制御スイッチの他の１つの前記第２端子は前
   記出力線路の中の他の出力線路に接続されているデジタ
   ル値を対応するアナログ値に変換するだめの集積回路チ
   ップ。 ｏｕ　’ｆ？ｊＦＦ請求の範囲第６０項に記載の集積回
   路チップであって、補間線路を有し、前記第２対および
   前記第３１Ｊの中の１つの対の中の１つの制御スイッチ
   の前記第２端子は前記第１出力線路に接続され、かつ前
   記第２対および前記第６対の中の前記対の中の他の制御
   スイッチの前記第２端子は前記補間線路に接続され、更
   に前記第２対および前記第３対の中の他の対の中の１つ
   の制御スイッチの前記第２端子は前記第２出力線路に接
   続され、かつ前記第２対および前記第６対の中の他の対
   の中の他の制御スイッチの前記第２端子は前記補間線路
   に接続されているデジタル値を対応するアナログ値に変
   換するだめの集積回路チップ。 り３４　特許請求の範囲第２９項に記載の集積回路チッ
   プであって、実質的に同じ特性を有するコンデンサと、
   複数個の前記コンデンサのすべてに実質的に一定の電圧
   を供給する充電装面とを′有するデジタル値を対応する
   アナログ値に変換するための集積回路チップ。 ０１　デジタル値とアカログ値との間の変換を行なうた
   めの集〃（回路チップであって、 デジタル値を対応するアナログ値に変換するために個々
   の桁の位のデシタル入力信号を供給するだめの装置と。 前記デジタル（、ｆ号を受け取りかつ前記デジタル信号
   の特性に従って動作するように電気的に反復して配置き
   れた複数個の制御スイッチであって。 前記の反復した配置は、複数個の構成ブロックをピラミ
   ッド形に相互接続することにより電気的に形成きれた複
   数個の前記制御スイッチと、全治し、 前記構成ブロックのおのおのは、 おのおのが第１端子および第２端子を有する第１部分群
   制御スイッチおよび第２部分群制御スイッチおよび第２
   部分群制御スイッチであって、前記第１部分群制御スイ
   ッチの前記第１端子が前記第２部分群制御スイッチの中
   のＩＩ’４？定の第１制御スイツチの第２端子に接続さ
   れている前記の第１部分群制御スイッチおよび第２部分
   群制御スイッチと。 第１出力線路および第２出力線路であって、前記第２部
   分群制御スイッチの中の特定の第２制御スイツチの第２
   端子が前記第１出力線路に接続され、前記第２部分群制
   御ｉ１スイッチの中の特定の第６制御スイツチの第２端
   子が前記第２出力線路に接続されている前記第１出力線
   路および第２出力線路と。 比較的短時間内にテＣ市５されるようにおのおのがｔｉ
   ｌｔ成された籾数個のコンデンサであって、前記第２部
   分７１１ミの中の制御スイッチの前記第１端子が複数イ
   １＾１のｒ′ｉ’＋Ｉ記コンデンサの中の個々のコンデ
   ンサと結合されている前記の複数個のコンデンサと。 逐次の時間間隔を画定するだめの装置と。 逐次の時間間隔内に前記コンデンサの充電を行なう装置
   と。 おのおのの時間間隔内の特定の時点に前記コンデンサの
   放電を行なうための装置と。 を有するデシタル値とアナログイ＋／Ｊとの間の変換を
   行なうための集積回路チップ。 ０→　′庁Ｗ「請求の範囲第６６項に記載の集積回路チ
   ップでろって、第６出力線路を有し前記第１部分群制御
   スイッチの中の特定の第１制御スイツチの第２入力端子
   は前記第６出力線路に接続され、前記第１部分群制御ス
   イッチの中の特定の第２制御スイツチの第２入力端子は
   前記第１出力線路に接続され、かつ 前記第１部分２ｔ１．ｆｔｊＪ　１１４１スイツチの中
   の特定の第６制御スイツチの第２入力端子は前記第２人
   力線路に接続されているデジタル値とアナログ値との間
   の変換を行なうだめの集積回路チップ。 ６０　特許請求の範囲第３４項に記載の集積回路チップ
   であって、実質的に同じ霜、気容量値を廂するコンデン
   サと、前記コンデンサに実質的に一定の電圧を供給する
   コンデンサ充電装置とを有するデジタル（ｆｉとアナロ
   グ値との間の変換を行なうだめの集積回路チップ。 ｇ３ｔ９　デジタル値とアナログ値との間の変換を行な
   うだめの年債回路チップであって、 デジタル値を対応するアナログ値に変換するために個々
   の桁の位のデジタル入力信号を供給するための装置と。 第１．第２および第６の部分群制御スイッチであって、
   おのおのの部分群の中の制御スイッチは。 導電状態および非導電状態を有しかつ前記デジタル４８
   号の中の個々のデジタル信号に応答して、関連したデジ
   タル信号の特性に従って導電状態と非導１１、状態との
   中の特定の状態で動作し、おのおのの前記部分！１ｔの
   中の制御スイッチの数は、前記部分群の中のスイッチの
   導電状態を制御するデジタル１１号の桁の位に１ｒ、接
   関係している前記第１．第２および第６の部分群制御ス
   イッチと。 デジタル信号の特性に従う前記第１部分群、第２部分相
   および第６部分群の中の前記制御スイッチの動作に対し
   ただ１つの遅延時間を含むように、前記第１部分群、第
   ２部分群および第６部分群の中の前記制御スイッチを反
   復的な配列により接続する装置と。 比較的短時間内に充電されるようにおのおのが構成され
   た複数個のコンデンサと。 逐次の時間間隔を画定するための装置と。 １対の出力線路と。 逐次の時間間隔内に前記コンデンサの充電を行なうだめ
   の装置と。 前記第１部分群、第２部分群および第６部分群の中の前
   記副側１スイッチの反復的な配列を前記コンデンサに接
   続し、前記デジタル信号により表わされる値の逐次の増
   加とともに前記コンデンサを前記第１出力線路に逐次組
   合し、かつ前記デジタル信号により表わされる飴の逐次
   の減少とともに前記コンデンサを前記第２出力線路に逐
   次軸合する装置と。 おのおのの時間間隔内の特定の時点に前記コンデンサを
   放電させるための装置と、 を有するデジタル値とアナログ値との間の変換を行なう
   だめの集舅回路チップ。 （＋７）特許請求の範囲第６６項に記載の集積回路チッ
   プ０であって、おのおのの反復的配列は、互いに対称的
   に接続された第１の反復的部分配列と第２の反復的部分
   配列であって、低い桁の位の部分群制御スイッチの中の
   特定の数の制御スイッチと高い桁の位の部分群制御スイ
   ッチの中の増加された数の制御スイッチとによシ画定さ
   れる前記第１級及び第２の反復的部分配列によって画定
   されており、前記第１の反復的部分配列は前記第１出力
   線路に接続され、かつ前記第２の反復的ｆ？Ｂ分配列は
   前記第２出力線路に接続されているデジタル値とアナロ
   グ値との間の変換勿行なうだめの集積回路チップ。 ０り　フケ許請求の範囲第６７項に記載の集積回路チッ
   プであって、第６出力線路を有し、前記第６出力ｉ１Ｎ
   路に共通に接続された前記第１の反復的部分配列および
   前記第２の反復的部分配列を有するデジタル値とアナロ
   グ値との間の変換を行なうための集積回路チップ。 翰　デシタル値とアナログ値との間の変換を行なうだめ
   の集積回路チップであって。 逐次の時間間隔を画定する装置と。 累算的にはデジタル値を表わしかつ個別的には個々に加
   重された桁の位のデジタル値を有するデジタル信号を供
   給するだめの装置と。 おのおのが導電状態および非導電状態を有する複数個の
   制御スイッチであって、前記副側１スイッチは、部分群
   に分けられて配列きれ、前記部分群のおのおのは前記デ
   ジタル信号の中の個々のデジタル信号に応答することに
   よシ、前記部分粗ミ制御スイッチに加えられる前記デジ
   タル信号の特性に従ってその部分群内の制御スイッチは
   導電状態および非導電状態に動作し、おのおのの部分群
   の中の制＋１１１１スイッチの数は、その部分群の制御
   スイッチに加えられる前記デジタル信号の桁の位に直接
   関係するようにされた前記の複数個の制御スイッチと。 １つのブロックの繰返しにより画定される反復的配列に
   よシ複数個の前記制御スイッチを接続するだめの装置で
   あって、前記ブロックの繰返しのおのおのは、低い桁の
   位の１つの前記部分群の中の制御スイッチの特定の数と
   次の高い桁の位の前記部分群の中の制御スイッチの増加
   された数とによって定められる前記装置〜と。 逐次の時間間隔を画定するための裂開と。 出力線路と。 比較的短時間内に充電されるようにおのおのが構成され
   た複数個のコンデンサと。 逐次の時間間隔内に前記コンデンサを充電するための装
   置と。 前記の反復的配列の中の制御スイッチの動作に従って逐
   次の時間間隔内に前記コンデンサの前記出力線路への接
   続を制御するように前記の反復的配列の中の制御スイッ
   チと協働する装置と。 おのおのの時間間隔内の特定の時点に前記コンデンサを
   放゛屯させるための装置と。 葡有するデ、ジタル餉とアナログ値との間の変換を行な
   うための集積回路チップ０ θ０　ζ１１許請求の範囲第６９項に記載の集積回路チ
   ップであって、第２出力線路を有し、おのおのの基本ブ
   ロック内の制御スイッチは、おのおのの時間間隔内に接
   続されて作動し、該時間間隔内に、前記ブロック内の前
   記制御スイッチの導電状態のパターンに従い、前記反復
   的配列を通し１個々の前記コンデンサが前記第１出力線
   路および前記第２出力Ｉ線路の中の１つの出力線路に接
   続されるようにし、更に、前記第１出力線路は、おのお
   のの逐次の時間間隔内に、前記デジタル値の逐次の増加
   とともに、前記反復的配列の中の前記制御スイッチによ
   シ、逐次変化する数の前記コンデンサに接続され、かつ
   前記第２出力給路は、それぞれの逐次の時間間隔内に前
   記デジタル価の逐次の減少とともに、前記反復的配列の
   中の前記制御スイッチにより、逐次変化する数の前記コ
   ンデンサに接続されるように構成されたデジタル値とア
   ナログ値との間の変換を行なうだめの集積回路チップ０
   θυ　特許請求の範囲第４０項に記載の集積回路チップ
   であって、第６出力線路を有し、前記第６出力約路は、
   おのおのの逐次の時間間隔内に、前記の反復式配列の中
   の制御スイッチにより、前記コンデンサの中の個々のコ
   ンデンサに接続され、前記コンデンサの中の個々のコン
   デンサは、前記デジタル値に依存しており、かつ前記デ
   ジタル値の逐次の増加とともに１次に前記第１出力線路
   に接続されるべきコンデンサを構成し、また、前記デジ
   タル値の逐次の減少とともに、次に前記第２出力線路に
   接続されるべきコンデンサを構成するようにされた、デ
   シタル値とアナログ値との間の変換を行なうだめの集積
   回路チップ。 ０′４　特許請求の範囲第４１項に記載の集積回路チッ
   プにおいて、糸本ブロックの繰返しにおける前記制御ｌ
   ｌ１ｌスイツチの接続により画定される前記の反復的配
   列は、前記デジタル価号によって表わされる前記デジタ
   ル価に征った前記制御ｉｌｌスイッチの導電状態および
   非専↑］Ｌ状態への動作において、おのおのの逐次の時
   間間隔内において、ただ１つの遅延時間を与える、デジ
   タル値とアナログ（ｉ＋４との間の変換を行なうだめの
   集積回路チップＯｑ罎　アナログ値とデジタル値との間
   の変換を行なうための集積回路チップであって、 デジタル的な桁の重み付けによってアナログイＫｒを表
   わす信号を供給するための装面と。 １対の出力線路と。 おのおのが比較的小さい静電容量値を有することにより
   比較的短時間内に充電されるように構成された複数個の
   コンデンサと。 逐次の時間間隔を画定するだめの装置と。 部分群に分けて配列された複数個の制御スイッチであっ
   て、前記部分群の中の前記側（１１スイツチは、相互に
   かつ前記コンデンサおよび前記出力線１６？ｉに対し反
   復的配列により接続されておシ、かつ前記のデジタル的
   に桁の重みイマ１けされた信号に応答して、逐次の時間
   間隔内に、前記信号のデジタル的な桁の重み付は全直接
   表示する個数の前記コンデンサを前記第１出力祿路に接
   続するようにされた前記の複数個の制御スイッチと。 おのおのの逐次の時間間隔内に前記第１出力線路上に前
   記アナログ値を表わす電流を生じるように前記の逐次の
   時間間隔内に前記コンデンサの充’ｒｌｉ、　ｉ）行な
   う／ζめの装置と。 おのおのの逐次の時間間隔内の１１￥定の時点に前記コ
   ンデンサの放電を行なうだめの装置と。 を有するアラ−ログ値とデジタル値との間の変換を行な
   うための集積回路チップ０゜ （４→　特許請求の範囲第４６項に記載の集積回路チッ
   プにおいて、前記制御ｉ１１スイッチは、前記のデジタ
   ル的に桁の重みイ」けされた信号に関連して配置され、
   前記信号のおのおのの桁の１挟みとそのよう’ｘ　（ｑ
   号のおのおのに応答する制御スイッチの個数との間に直
   接的関係を与え、かつ前記の反復的配列のおのおのは、
   低い桁の位の１つの対のｆｌｉ’ｌ　１１１１スイツチ
   と次の高い桁の位の２つの対の制ｔ１１１スイッチとを
   含むアナログ値とデジタル値との間の変換荀行なうだめ
   の集積回路チップ０ ０ラ　！１１許舶求の範囲第４４項に記載の集積回路チ
   ップにおいで、おのおのの反復的配列の中のおのおのの
   対の制御スイッチは、前記の関連したデジタル的に桁の
   ７■ｊみイ」けされた信号の中の第１のデジタル値に対
   し１つのスイッチを動作させ、かつ信号の中の第２のデ
   ジタル値に対し他のスイッチｆ：動作させるように構成
   されたアナログ価とデジタル値との間の変換を行なうだ
   めの集積回路チップ０Ｑ θＧ）　特許請求の範囲第４６項に記載の集積回路チッ
   プにおいて、前記制御スイッチの前記反復的配列は、デ
   ジタル的に桁の重み伺けされた信号によって表わされる
   前記デジタル値の逐次の増加とともに、逐次変化する個
   数のコンデンサケ前記第１出力線路に接続し、かつ前記
   デジタル１１ｏのそのような逐次の増加に際し、前記第
   １出力線路に以前接続されていた前記制御スイッチの前
   記第１出力線路への接続を持続するようにされたアナロ
   グ値とデジタルｆ１ｒ３との間の袈換ケ行なうだめの集
   積回路チップ。 ０″ｔ）　特許請求のＲｉｂ、囲第１１項に記載の集積
   回路チップであって、複数個の前記コンデンサの漏洩を
   補償するように低い桁の位の前記の段に信号を供給する
   ために、前記充電装置と前記の低い桁の位の前記段との
   間に接続された装置を更に有する、アナログ値とデジタ
   ル値との間の変換を行なうための集積回路チップ００ （へ）特許請求の範「）１第１７項に記載の集積回路チ
   ップであって、第１の複数個の前記コンデンサからのｔ
   ｒｙ、荷の漏洩を補償するように第２の複数個の前記コ
   ンデンサ全充電するために、前記充電装置と前記の追加
   の装置との間に接続された装置を更に有する、アナログ
   値とデジタル値との間の変換を行なうための集積回路チ
   ップ０ （へ）　特許請求の範囲第１８項に記載の集積回路チッ
   プ′であって、複数個の前記コンデンサからの電化■の
   漏洩を補供するために、おのおのの逐次の町間間隔内に
   、前記充電装置から前記の追加の装「７ヘエネルギを供
   給するための装置〜を更に有する、アナログ値とデジタ
   ル（ｉｉ’−＋との間の変換を行なうための犯情回路チ
   ップ。 殴　特許請求の範囲第１２項に記載の集積回路チップで
   あって、第１の複数個の前記コンデンサからの電荷の漏
   洩葡補１バするために、おのおのの逐次の時間間隔内に
   、前記光ｆｆ１ｉ、装置Ｎから第２の複数個の前記コン
   デンザヘエネルイを供給するだめの装置を更に有し、か
   つ前記補償装置Ｆ＋′は、前記充電装置と第２の複数個
   の前記コンデンサとの間に；続された少なくとも１つの
   追加のコンデンサをむアナログ価とデジタル値との間の
   変換を行なうだめの集積回路チップ。 Ｇυ　特許請求の範囲第２８項に記載の集積回路チップ
   であって、第１の特定の複数個のコンデンサが第１の前
   記マトリックス配列と関連しておシ、かつ第２の相定の
   複数個のコンデンサが第２の前記マトリックス配列と関
   連しており、更に、第１の特定の前記コンデンサからの
   電荷の漏洩を補償するように第２の特定の前記コンデン
   サ金充電するために、前記充電装置角と第２の特定の前
   記コンデンサとの間に接続された装置を史に有するデジ
   タル値とアナログ値との間の変換を行なうための集積回
   路チップ。