CN101534122A - 循环管线模拟到数字转换器 - Google Patents

循环管线模拟到数字转换器 Download PDF

Info

Publication number
CN101534122A
CN101534122A CN200910127101A CN200910127101A CN101534122A CN 101534122 A CN101534122 A CN 101534122A CN 200910127101 A CN200910127101 A CN 200910127101A CN 200910127101 A CN200910127101 A CN 200910127101A CN 101534122 A CN101534122 A CN 101534122A
Authority
CN
China
Prior art keywords
signal
capacitor
sample
amplifier
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910127101A
Other languages
English (en)
Inventor
雷诺·杜拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN101534122A publication Critical patent/CN101534122A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种循环管线模拟到数字转换器。一些实施例包含设备和方法，所述设备和方法具有：第一模块，其具有经配置以接收模拟输入信号的样本的电容器网络，和放大器，所述放大器经配置以用多种布置耦合到所述电容器网络从而在所述放大器的放大器输出节点处连续产生多个残余信号而无需在所述多个残余信号中的至少两者的产生之间复位所述放大器；以及第二模块，其经配置以基于从所述样本信号和所述多个残余信号产生的多个中间码而产生数字信号，所述数字信号包含所述样本的数字值。

Description

循环管线模拟到数字转换器
技术领域
本发明的实施例涉及将电信号从一种形式转换为另一形式，包含模拟到数字信号转换。
背景技术
模拟到数字转换器(ADC)是例如音频和视频播放器、数码相机、蜂窝式电话、电视机和类似物的许多电子装置中的电路。ADC将模拟信号转换为数字信号。某个装置可接收例如声音和光的信息并使用模拟信号来表示所述信息。模拟信号通常具有连续的弯曲形状。装置可使用ADC将表示所接收信息的模拟信号转换为数字信号以用于进一步处理。数字信号通常具有类似于方形的形状，其表示例如二进制值零和一(数字“0”和“1”)的数字值。一些装置可出于例如装置性能的各种原因而选择处理数字信号而不是模拟信号。
许多不同类型的ADC是可用的。依据装置的应用，一种类型的ADC可比其它类型的ADC更好地适合于装置。选择何种类型的ADC在装置中使用可能涉及考虑ADC的特性，例如大小、速度、精度和功率消耗。
发明内容
本发明的一实施例涉及一种设备，所述设备包括：第一模块，其包含经配置以接收模拟输入信号的样本的电容器网络，和放大器，所述放大器经配置以用多种布置耦合到所述电容器网络从而在所述放大器的放大器输出节点处连续产生多个残余信号而无需在所述多个残余信号中的至少两者的产生之间复位所述放大器；以及第二模块，其经配置以基于从所述样本和所述多个残余信号产生的多个中间码而产生数字信号，所述数字信号包含所述样本的数字值。
本发明的其它实施例涉及一种模拟到数字转换器，所述模拟到数字转换器包括：放大器，其包含第一放大器输入节点、第二放大器输入节点和放大器输出节点；以及电容器网络，其包含第一电容器网络部分和第二电容器网络部分，所述第一和第二电容器网络部分中的每一者包含：第一电容器，其经配置以经由第一路径耦合到所述第一放大器输入节点，经由第二路径耦合到所述第二放大器输入节点，经由第三路径和第四路径中的至少一者耦合到所述放大器输出节点，经由第五路径耦合到第一参考节点和第二参考节点中的选定一者，且经由第六路径耦合到输入节点；以及第二电容器，其经配置以经由所述第一路径耦合到所述第一放大器输入节点，经由所述第二路径耦合到所述第二放大器输入节点，经由第七路径和第八路径中的至少一者耦合到所述放大器输出节点，经由第九路径耦合到所述第一参考节点和所述第二参考节点中的所述选定一者，且经由第十路径耦合到所述输入节点。
本发明的又一实施例涉及一种方法，所述方法包括：在模拟到数字转换器处接收输入信号的样木；基于所述样本在所述模拟到数字转换器的放大器的放大器输出节点处连续产生多个残余信号而无需在所述多个残余信号中的至少两者的产生之间复位所述放大器；从所述样本和所述多个残余信号产生多个中间码；以及从所述多个中间码产生用以表示所述样本的数字值的数字信号。
附图说明
图1展示根据本发明实施例的包含ADC的设备。
图2展示根据本发明实施例的ADC。
图3展示根据本发明实施例的具有转换模块的ADC。
图4展示图3的ADC可接收并转换为数字信号的模拟输入信号的实例。
图5是展示图3的ADC的信号中某些信号之间的关系的示范性表。
图6展示根据本发明实施例的具有对称转换单元的ADC。
图7展示图6的ADC的示范性电容器网络。
图8展示图6的ADC的信号的示范性时序图。
图9是展示在样本转换期间图6和图7的ADC的转换单元的各种布置的示范性图表。
图10是展示在另一样本转换期间图6和图7的ADC的转换单元的各种布置的示范性图表。
图11展示图6的ADC的示范性时序图，其中一个时间间隔大于其它时间间隔。
图12展示图6的ADC的示范性时序图，其展示若干时间间隔大于其它时间间隔。
图13展示图6的ADC的示范性时序图，其展示另外若干时间间隔大于其它时间间隔。
图14展示根据本发明实施例的具有差分配置的ADC。
图15展示根据本发明实施例的具有差分电容器网络的ADC。
图16展示图15的ADC的差分电容器网络部分中某些部分的细节。
图17展示图15的ADC的差分电容器网络部分中其它部分的细节。
具体实施方式
图1展示根据本发明实施例的包含ADC 101的设备100。设备100可包含例如音频播放器、视频播放器、数码相机、蜂窝式电话或电视机和类似物的电子产品，或者包含于所述电子产品中。如图1所示，设备100可包含输入电路102，其用以接收信息模拟_输入(ANALOG_IN)并提供可表示信息模拟_输入的值的模拟输入信号VIN。ADC 101可接收VIN信号并将其转换为数字信号DOUT。设备100还可包含数字到模拟转换器(DAC)103，用以将DOUT信号转换为模拟信号VOUT。
信息模拟_输入可包含来自例如声音、光或类似物的模拟源的信息。VIN和VOUT信号中的每一者可具有连续的弯曲形状(例如，正弦波，对应于信息模拟_输入的值)。DOUT信号可包含表示例如二进制零和一(逻辑零和一)的若干位的值。ADC 101可包含下文参看图2到图17描述的ADC的实施例。
图2展示根据本发明实施例的ADC 201。ADC 201可对应于图1的ADC 101。如图2所示，ADC 201可包含转换模块204，用以接收模拟输入信号VIN并基于VIN信号的模拟值产生若干中间码K1。中间码K1包含二进制位。ADC 201还可包含输出模块205，用以接收中间码K1并产生表示VIN信号的数字值的数字信号DOUT。ADC 201还可包含参考电压产生器206，用以在线路(或总线)207上提供若干参考电压信号VrefX、VrefY和VrefZ。VrefX、VrefY和VrefZ信号可具有不同的电压值。ADC 201可进一步包含控制信号产生器208，用以接收信号CLK并在线路(或总线)209上提供若干控制信号P0、P1、P2、X0、X0*、X1、X1*、X2、X2*和RST。这些控制信号中的每一者可包含具有对应于逻辑零和一(“0”和“1”)值的信号电平(例如，低和高信号电平)的不同相位。CLK信号可对应于提供到ADC 201或由ADC 201产生的时钟信号。ADC 201可在VIN信号转换为DOUT信号期间使用线路207和线路209上的信号。ADC 201可包含下文参看图3到图17描述的ADC的实施例。
图3展示根据本发明实施例的具有转换模块304的ADC 301。ADC 301可对应于图1的ADC 101或图2的ADC 201。如图3所示，转换单元310可接收模拟输入信号VIN并产生，中间码K1。ADC 301还可包含输出模块305，用以接收中间码K1并产生表示VIN信号的数字值的数字信号DOUT。VrefX、VrefY、VrefZ、P0、P1、P2、X0、X0*、X1、X1*、X2、X2*和RST信号可对应于图2的ADC201的那些信号。以下描述涉及图3和图4。
图4展示图3的ADC 301可接收并将其转换为DOUT信号的VIN信号的实例。ADC 301可使用转换模块304对VIN信号取样(图4)以获得若干样本V样本A、V样本B和V样本C。这些样本中的每一者可包含对应于VIN信号的获取样本的一部分的电压值。对于这些样本中的每一者，ADC 301可产生若干位以表示每一样本的数字值。如图4所示，DOUT信号可包含不同部分，例如DOUT(V样木A)、DOUT(V样本B)和DOUT(V样木C)；这些部分中的每一者可包含相同数目的位(例如，N位)以表示对应样本的数字值。位的数目N(其中N为整数)可对应于ADC 301的分辨率。举例来说，如果ADC 301的分辨率为十，那么N＝10。
对于样本V样本A、V样本B和V样本C中的每一者，转换模块304可连续执行若干放大(或放大操作)以产生若干残余信号V残余i(图3)和中间码K1。输出模块305可存储中间码K1且随后使用其来产生DOUT信号。输出模块305可包含用以在DOUT信号产生期间执行数字校正的组件。图3中的V残余1和Ki的指数“i”可具有从零到N—2的值，其中N是ADC 301的分辨率。因此，残余信号可包含V残余0到V残余N-2。中间码Ki可包含K0到KN-2。
本文的描述可使用V残余1来描述单个残余信号或若干(多个)残余信号。类似地，本文的描述可使用K1来描述单个中间码或若干中间码。
如图3所示，ADC 301可包含子ADC单元314以产生中间码K1。子ADC单元314可在接收VIN与接收V残余1之间切换以产生中间码K1。举例来说，子ADC单元314可接收VIN信号的样本(例如，V样本A)并基于样本的值产生第一中间码Ki(例如，K0)。随后，子ADC单元314可切换到接收残余信号V残余1(其从样本产生)并产生其它中间码，例如K1到KN-2。
如图3所示，转换模块304还可包含子DAC单元316以基于中间码K0到KN-2的值在节点312处产生信号Vref12且在节点334处产生信号Vref34。转换单元310可使用信号VIN、Vref12和Vref34以产生残余信号V残余。和V残余1到V残余N-2。
子ADC单元314和子DAC单元316可包含在某种意义上分别类似于常规循环管线ADC或管线ADC的子ADC和子DAC单元的结构和操作。因此，本文的描述省略了子ADC单元314和子DAC单元316的详细描述和操作以帮助着重于本文描述的实施例。
大体上，子ADC单元314可包含常规1.5位ADC或其它低分辨率ADC(例如，一、二、三位或类似物)以产生例如中间码K1的码。举例来说，子ADC单元314可比较样本(例如，V样本A)的电压值与某个参考电压值范围，并基于比较的结果产生具有可能的三个状态值(例如，对于1.5位ADC为10、01或00)的一者的第一中间码(例如，K0)。随后，子ADC单元314可比较残余信号V残余1(例如，从样本产生的V残余1到V残余N-2)的电压值以产生对应的其它码K1(例如，K1到KN-2)。基于中间码K1的值，子DAC单元316可将节点312选择性地耦合到不同的电压值。举例来说，子DAC单元316可在中间码K1分别具有10、01和00的值时将节点312耦合到第一、第二或第三电压值(例如，图2的VrefX、VrefY或VrefZ)。因此，依据中间码K1的值，节点321处的Vref12信号可在不同时间具有等于第一、第二或第三电压值的值。类似地，子DAC单元316可基于中间码Ki的值将节点334选择性地耦合到不同的电压值。举例来说，子DAC单元316可在中间码K1分别具有值10、01和00时将节点334耦合到第一、第二或第三电压值(例如，图2的VrefX、VrefY或VrefZ)。因此，依据中间码K1的值，Vref34信号可在不同时间具有等于第一、第二或第三电压值的值。
ADC 301的一些组件可包含类似于例如常规循环管线ADC(有时称为算法管线ADC)的常规ADC的组件或类似于常规管线ADC的单个级的特征。如所属领域的技术人员已知，例如常规循环管线ADC或管线ADC的常规ADC常常包含一个或一个以上取样与保持(S/H)单元。常规S/H单元通常保持样本(例如图4的V样本A、V样本B或V样本C)或残余信号(例如图3的V残余i)或两者，以保留样本转换期间所述样本或残余信号的值。如图3所示，ADC 301不包含例如常规循环管线ADC或管线ADC中的S/H单元的单元。在ADC 301中没有S/H单元的情况下，VIN信号可直接耦合到转换单元310。因此，与例如常规循环管线ADC或管线ADC的常规ADC相比，ADC 301可具有相对较小的大小、较少的功率消耗和/或较不容易受与常规S/H单元有关的设计挑战的影响。
图5是展示图3的ADC 301的信号中某些信号之间的关系的示范性表500。在图5中，T0、T1和T2到T(N-2)表示时间间隔。在时间间隔T0，ADC 301可开始接收样本(例如，V样本A)并产生第一码K0。随后，从时间间隔T1到T(N-2)，ADC 301可产生残余信号V残余1和V残余2到V残余N-2。ADC 301还可产生对应的中间码K1和中间码K2到中间码KN-2。中间码K0到KN-2中的每一者可包含相同数目M个位(其中M是整数)。位的数目M可取决于子ADC单元314的分辨率。子ADC单元314可具有低分辨率，使得M可包含两个或三个位，或小于ADC 301的分辨率的其它数目的位(小于N位)。基于中间码K0到KN-2的值，输出模块305可使用所属领域的技术人员已知的技术产生由DOUT(V样本A)表示的N数目的位。举例来说，输出模块305可包含用以存储中间码K0到KN-2的存储元件，所述中间码K0到KN-2可从子ADC单元314串行提供到输出模块305。随后，输出模块305可组合(例如，内插)中间码K1以产生N个位。表500针对VIN信号的一个样本(例如，样本V样本A)展示图3的ADC 301的信号中某些信号之间的关系。其它样本(例如，V样本B和V样本C)中的每一者可具有类似的表。
图6展示根据本发明实施例的具有对称转换单元610的ADC 601。ADC 601还可包含类似于或相同于ADC 301的例如子ADC单元314、子DAC单元316和输出模块305的特征的其它特征。然而，为了帮助着重于本文描述的实施例，图6省略了ADC 601的其它特征且集中于转换单元610，其可对应于图3的转换单元310。
如图6所示，转换单元610可包含选择器电路615、复位电路617、放大器620以及电容器网络，所述电容器网络具有以对称配置耦合到放大器620的电容器网络部分631和632。图7中展示电容器网络部分631和632的细节。在图6中，放大器620可包含放大器输入节点621和622以及放大器输出节点623以提供残余信号V残余，(或在不同时间提供若干V残余1信号)。ADC 601可包含类似于或相同于图3的ADC 301的信号的信号，例如Vin、参考节点612处的Vref12、参考节点634处的Vref34以及P0、P1、P2、X0、X0*、X1、X1*、X2、X2*和RST。信号X0*、X1*和X2*可分别包含信号X0、X1和X2的互补(例如，相反或经反转)相位。
选择器电路615可包含不同模式，用以在转换开始时选择电容器网络部分631和632中的哪一者来接收VIN信号的样本。本文描述的转换可包含接收样本(例如，V样本A)，和执行若干操作(例如，放大)以产生对应于样本的值(例如，电压值)的若干位(例如，N个位)。选择器电路615可使用具有相反相位的信号X0和X0*以控制开关SWL1、SWL2、SWR1、SWR2，以使选择器电路615处于不同模式中。当开关SWLI和SWR1接通(例如，当X0＝1时)且开关SWL2和SWR2断开(例如，X0*＝0)时，选择器电路615可具有第一模式。在第一模式中，选择器电路615可在转换开始时将输入节点641耦合到节点640(经由开关SWL1)以选择电容器网络部分631来接收VIN信号的样本。同样在第一模式中，选择器电路615可在转换开始时将电容器网络部分632耦合到放大器输入节点622(经由开关SWR1)。当开关SWR2和SWL2接通(例如，当X0*＝1时)且开关SWL1和SWR1断开(例如，当X0＝0时)时，选择器电路615可具有第二模式。在第二模式中，选择器电路615可在转换开始时将输入节点642耦合到节点640(经由开关SWR2)以选择电容器网络部分632来接收VIN信号的样本。同样在第二模式中，选择器电路615可在转换开始时将电容器网络部分631耦合到放大器输入节点622(经由开关SWL2)。图6展示输入节点641和642中每一者处的V样本以指示依据选择器电路615的模式，任一电容器网络部分631或632都可在转换开始时接收VIN信号的样本。
复位电路617可在例如每一样本的转换开始时的时间复位放大器620(或对其执行复位)。复位电路617可通过以下方式复位放大器620：使用信号RST接通开关SWRST以将放大器输入节点621和622彼此连接，使得其可具有相等的电压值(例如，共同模式电压值，其可包含接地电位)。在复位期间，放大器输入节点621和622可具有近似等于VIN信号的电压值范围的中点电压值的电压值。所述中点电压值可包含接地电位或某个其它值(例如，ADC 601的电源电压值的一半)。在复位期间，放大器620以及电容器网络部分631和632可具有一布置，使得放大器输出节点623处的V残余1信号可在每一转换开始时具有复位电压值。复位电压值可包含接地电位。
转换单元610可依据转换单元610正在执行转换内的哪一操作而在不同时间以不同布置(例如，使用不同连接)来布置电容器网络部分631和632以及放大器620。电容器网络部分631和632中的每一者可包含若干电容器和开关以形成开关电容器电路(其在图7中详细展示)。为了便于观看图6和图7中的组件的连接，图6还展示在耦合到放大器620以及电容器网络部分631和632的各个节点处的标记，例如VCM、VRES、VB和VO。
图7展示根据本发明实施例的图6的电容器网络部分631和632，其包含电容器C1、C2、C3、C4和若干开关。电容器网络部分631可包含一对电容器C1和C2以及开关SW11、SW12、SW13、SW14、SW15、SW16、SW17、SW18、SW19和SW110(统称为开关SW1)。电容器网络部分632可包含一对电容器C3和C4以及开关SW21、SW22、SW23、SW24、SW25、SW26、SW27、SW28、SW29和SW210(统称为开关SW2)。电容器C1、C2、C3和C4可具有相等的值。
开关SW1和SW2中的每一者可由信号P0、P1、P2、X0、X1、X2、X0*、X1*和X2*中的一者或组合来控制。在图7中，通过信号之间的“点”或“加”号来表示信号的组合。点指示两个信号的逻辑“与”(或乘积)。加号指示两个信号的逻辑“或”(或和)。举例来说，P1.X1(开关SW16处)指示P1和X1信号的逻辑与。在另一实例中，P0+P1(开关SW110处)指示P0和P1信号的逻辑或。ADC 601可包含例如逻辑门(例如，与门和或门)的电路组件以提供图7所示的信号的逻辑组合。
如图7所示，电容器C1可经由路径701耦合到放大器输入节点621，经由路径702耦合到放大器输入节点622，经由路径703和704耦合到放大器输出节点623，经由路径705耦合到参考节点612，且经由路径706耦合到节点641。电容器C2可经由路径701耦合到放大器输入节点621，经由路径702耦合到放大器输入节点622，经由路径707和708耦合到放大器输出节点623，经由路径709耦合到参考节点612，且经由路径710耦合到节点641。
电容器C3可经由路径711耦合到放大器输入节点621，经由路径712耦合到放大器输入节点622，经由路径713和714耦合到放大器输出节点623，经由路径715耦合到参考节点634，且经由路径716耦合到节点642。电容器C4可经由路径711耦合到放大器输入节点621，经由路径712耦合到放大器输入节点622，经由路径717和718耦合到放大器输出节点623，经由路径719耦合到参考节点634，且经由路径720耦合到节点642。
在转换期间，基于信号P0、P1、P2、X0、X0*、X1、X1*、X2和X2*的值，开关SW1和SW2中的一些可接通且这些开关中的一些可断开，以经由路径701到710以及路径711到720的某些组合将电容器C1、C2、C3和C4选择性地耦合到节点641、节点642、参考节点612、参考节点634、放大器输入节点621和622以及放大器输出节点623。
图8展示图6和图7的ADC601信号的示范性时序图。为了清楚起见，图8省略了信号X0、X1和X2的互补相位(X0*、X1*和X2*)。图8中的CLK信号可包含时钟信号。在图8中，T0、T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16、T17和T18表示时间间隔，其可具有相等的值。CLK信号可包含周期Tclk。如图8所示，周期Tclk可具有等于这些时间间隔中的两者(例如，周期Tclk＝T0+T1，或周期Tclk＝T1+T2)的持续时间(时间值)。因此，时间间隔T0到T18中的每一者可具有等于周期Tclk的一半(1/2)的值。
如上文参看图6所描述，复位电路617可在转换开始时使用RST信号来复位放大器620。在图8中，当转换单元610准备好接收或正在接收来自VIN信号的新样本(例如，V样本A、V样本B或V样本C)时，复位可在时间间隔T0、T9和T18发生。
转换单元610可使用P0信号在时间间隔T0、T9和T18对VIN信号取样以获得三个不同样本(例如，分别为V样本A、V样本B和V样本C)。P0信号的频率可对应于ADC 601(图6)的取样频率。图8展示ADC 601具有十位的示范性分辨率(N＝10)的示范性时序图。因此，对于V样本A、V样本B和V样本C中的每一者，ADC 601(图6)可执行转换以产生十个位来表示每一样本的模拟值。
如上文参看图6所描述，选择器电路615可使用X0信号以在不同模式之间改变，从而在每一转换开始时选择电容器网络部分631和632中的哪一者来接收样本。如图8所示，X0信号可在时间间隔T0具有值X0＝1，在时间T9具有值X0＝0，且在时间间隔18返回到X0＝1。因此，基于X0信号的值，选择器电路615可在时间间隔T0具有第一模式(当X0＝1时)以选择电容器网络部分631来接收样本V样本A，在时间间隔T9具有第二模式(当X0＝0时)以选择电容器网络部分632来接收样本V样本B，且在时间间隔T18再次具有第一模式以选择电容器网络部分631来接收样本V样本C。
转换单元610可使用具有如图8所示的时序的其它信号P1、P2、X1和X2以在转换期间以不同布置耦合放大器620以及电容器网络部分631和632。
图9是展示在VIN信号的样本(例如，V样本A)的转换期间图6和图7的ADC 601的转换单元610的各种布置900、901、902、903和904的示范性图表999。布置900、901、902、903和904说明当在样木转换期间基于在不同时间间隔(图8)信号RST、P0、P1、P2、X0、X0*、X1、X1*、X2和X2*的值，开关SWRST、SWL1、SWL2、SWR1、SWR2、SW1和SW2中的一些接通且这些开关中的一些断开时，转换期间在电容器C1、C2、C3和C4以及放大器620之间的不同电路连接。举例来说，转换单元610可在时间间隔T0具有布置900，其中电容器网络部分631和632中的每一者中的开关SW1、SW2和SW10(图7)接通且其它开关断开。在另一实例中，转换单元610可在时间间隔T1具有布置901，其中电容器网络部分631中的开关SW6、SW7和SW10接通，电容器网络部分632中的开关SW3、SW4和SW5接通，且电容器网络部分631和632的其它开关断开。为了清楚起见，图9从布置900、901、902、903和904省略了开关SWRST、SWL1、SWL2、SWR1、SWR2、SW1和SW2(无论所述开关是接通还是断开)。
如图9所示，布置900、901、902、903和904可包含耦合到放大器620的不同路径，例如放大器输入节点621与放大器输出节点623之间的反馈路径923、放大器输入节点621与参考节点612之间的参考路径912，以及放大器输入节点621与参考节点634之间的参考路径934。
在转换期间，电容器C1和C2可以不同布置交替形成反馈路径923和参考路径912。举例来说，在布置901中，电容器C1可形成反馈路径923(其可包含图7的电容器网络部分631的路径701和703)，且电容器C2可形成参考路径912(其可包含图7的电容器网络部分631的路径709)。随后，在布置903中，电容器C2可形成反馈路径923(其可包含图7的电容器网络部分631的路径701和707)，且电容器C1可形成参考路径912(其可包含图7的电容器网络部分631的路径705)。
类似地，在转换期间，电容器C3和C4可以不同布置交替形成反馈路径923和参考路径934。举例来说，在布置902中，电容器C3可形成反馈路径923(其可包含图7的电容器网络部分632的路径711和713)，且电容器C4可形成参考路径934(其可包含图7的电容器网络部分632的路径719)。随后，在布置904中，电容器C4可形成反馈路径923(其可包含图7的电容器网络部分632的路径711和717)，且电容器C3可形成参考路径934(其可包含图7的电容器网络部分632的路径715)。
如图9所示，电容器对C1与C2以及电容器对C3与C4还可交替耦合到放大器620以在所述对之间执行不同的功能。举例来说，在布置901中，电容器对C1与C2和放大器620可执行放大功能以在放大器输出节点623处产生V残余1信号，而电容器对C3与C4可耦合到放大器输出节点623以执行存储功能以存储V残余1信号的电压值。随后，在布置902中，电容器对C3与C4(与电容器对C1与C2交替)和放大器620可执行放大功能以在放大器输出节点623处产生V残余2信号，而电容器对C1与C2可耦合到放大器输出节点623以执行存储功能以存储V残余2信号的电压值。
转换单元610可以图9所示的循序次序(例如，从布置900开始)使用这些布置针对每一样本执行转换以连续产生残余信号V残余0和V残余1到V残余N-2。由于ADC 601的分辨率假定为十(N＝10)，因此图9中的V残余N-2为V残余8。ADC 601可使用子ADC单元(类似于图3的子ADC单元314)产生对应于V残余0到V残余N-2信号的若干中间码K0到KN-2。ADC 601还可使用子DAC单元(类似于图3的子DAC单元316)产生Vref12和Vref34信号，其每一者可具有基于中间码K0到KN-2的值的值。
如图9所示，转换单元610可以布置900在时间间隔T0开始转换以复位放大器620并接收样本(例如，V样本A)。在复位期间，布置900中的第一残余信号(例如，V残余。)可具有等于或大体等于零的电压值。
转换单元610可分别在布置901、902、903和904中执行例如若干连续放大1、2、3和4(分别在时间间隔T1、T2、T3和T4)的活动，以产生对应的信号V残余1、V残余2、V残余3和V残余4。这些残余信号可具有从以下等式1、2、3和4计算出的值。在等式1中，V样本表示VIN信号的样本(例如，V样本A)的值。
V残余1＝[((C1+C2)/C1)V样本]-[(C2/C1)Vref12]    (1)
V残余2＝[((C3+C4)/C3)V残余1]-[(C4/C3)Vref34]   (2)
V残余3＝[((C1+C2)/C2)V残余2]-[(C1/C2)Vref12]   (3)
V残余4＝[((C3+C4)/C4)V残余3]-[(C3/C4)Vref34]   (4)
由于ADC 601具有十的示范性分辨率(N＝10)，因此ADC 601的转换单元610可执行N-2次连续放大以产生N-2个残余信号(从V残余1到V残余N-2)。图9仅展示四个放大1、2、3和4。然而，转换单元610可通过分别在时间间隔T5、T6、T7和T8重复布置901、902、903和904而执行放大5、6、7和8，以产生对应的残余信号V残余5、V残余6、V残余7和V残余8。图6的ADC 601还可产生对应于V残余5、V残余6、V残余7和V残余8信号的中间码K5、K6、K7和K8。ADC 601可使用中间码K0到K8产生数字信号(例如，类似于图3的DOUT)以表示正被转换的样本(例如，V样本A)的数字值。
如上所述，转换单元610可在样本的转换和如等式1、2、3和4中所示针对残余信号的各种计算期间使用电容器C1、C2、C3和C4以及放大器620的不同布置。由于等式1、2、3和4中的每一者具有电容器C1、C2、C3和C4的不同组合，因此电容器C1、C2、C3和C4的值之间的不匹配可随着多次操作和计算而扩展。因此，可减少电容器C1、C2、C3和C4之间的值的不匹配的影响。因此，可改进ADC 601的性能。
如图8所示，转换单元610可接收其它样本，例如在时间间隔T9接收V样本B和在时间间隔T18接收V样本C。转换单元610可以类似于样本V样本A的方式转换样本V样本B和V样本C中的每一者，例如在转换开始时(例如，在时间间隔T9或T18)使用电容器C1和C2来接收样本V样本B或V样本C且执行例如图9所示的放大的活动。然而，如图8中所示，转换单元610可在时间间隔T9(图8)将X0信号的值从X0＝1改变为X0＝0。因此，选择器电路615可在时间间隔T9改变其模式，且在新的转换(样本V样本B的转换)开始时选择电容器C3和C4(而不是C1和C2)来接收样本V样本B。
图10是展示在时间间隔T9到T17期间在样本V样本B的转换期间图6和图7的转换单元610的各种布置1000、1001、1002、1003和1004的示范性图表1099。图表1099类似于图表999，只是在图表1099中，电容器C3和C4(而不是C1和C2)可在针对样本V样本B的转换开始时(例如，在图8中的时间间隔T9)接收样本V样本B。转换单元610可使用图10所示的布置，在时间间隔T0产生残余信号V残余0和中间码K0，且从时间间隔T9到T17执行若干连续放大以连续产生残余信号V残余1到V残余N-2和中间码K1到KN-2。图10的图表1099中的V残余1到V残余N-2信号的值可从上文的等式1、2、3和4计算出，但针对每一等式，C1与C3交换且C2与C4交换。
图8展示X0信号在针对样本V样本A的转换开始时在时间T0可具有值X0＝1且在针对样本V样本B的转换开始时在时间间隔T9可具有值X0＝0的实例。然而，X0信号在针对样本V样本A的转换开始时在时间T0可具有值X0＝0(而不是X0＝1)且在针对样本V样本B的转换开始时在时间T9可具有值X0＝1(而不是X0＝0)。因此，转换单元610可在时间T0使用电容器C3和C4(而不是C1和C2)来接收样本V样本A，且可在时间间隔T17使用电容器C1和C2(而不是C3和C4)接收样本V样本B。在此情况下，转换单元610可具有图10(而不是图9)的布置以用于样本V样本A的转换，且可具有图9(而不是图10)的布置以用于样本V样本B的转换。
图8的时序图和图9的图表999展示ADC 610(图6)的分辨率是十(N＝10)的实例。对于其它分辨率，ADC 601可执行类似的活动，但具有较少或较多的放大且使用较少或较多数目的布置。举例来说，如果N＝8，那么ADC 601可使用具有布置900、901、902、903、904、901和902的次序的序列产生V残余0到V残余6和对应的中间码K0到K6。在另一实例中，如果N＝12，那么ADC 601可使用具有布置900、901、902、903、904、901、902、903、904、901和902的次序的序列产生V残余0到V残余10和对应的中间码K0到K10。
如图9和图10所示，转换单元610可在样本的转换期间复位放大器620仅一次。举例来说，转换单元610可在样本V样本A的转换期间在时间间隔T0(图9)或在样本V样本B的转换期间在时间间隔T9(图10)复位放大器620。因此，在样本的转换期间，转换单元610可执行若干放大而无需在至少两个连续放大之间复位放大器620。一些常规循环管线ADC可在样本的转换期间复位放大器(例如放大器620)多次。举例来说，在例如图9的V样本A的样本的转换期间，常规循环管线ADC可在时间间隔T0与T8之间复位放大器多次。常规循环管线ADC还可在两个连续放大之间复位放大器。举例来说，在例如图9的V样本A的样本的转换期间，常规循环管线ADC可在放大1与放大2之间、或在放大2与放大3之间、或在放大3与放大4之间、或在两个其它连续放大之间复位放大器。
此外，如图9中所示，转换单元610可在时间间隔T1到T8中的一者期间产生信号V残余1到V残余8中的一者。在图8中，由于CLK信号的周期Tclk可具有等于时间间隔T0到T18中的两者的值(其中时间间隔T0到T19可具有相等的值)，因此转换单元610可在CLK信号的一个周期Tclk中产生V残余1到V残余8(图9)中的两个连续残余信号。一些常规循环管线ADC可在时钟信号的两个循环(例如CLK信号的2Tclk)中产生两个连续残余信号，例如V残余1到V残余8中的两个连续信号。因此，与某个常规循环管线ADC相比，图6的ADC 601(其包含图9和图10的布置)可具有较少的转换时间和改进的取样速率。
如上文相对于等式1、2、3和4所描述，第一残余信号V残余1可用于产生(或计算)第二残余信号V残余2，第二残余信号又可用于产生(或计算)第三残余信号V残余3，依此类推。由于信号V残余1到V残余N-2中的每一者是从放大(放大操作)产生，因此如果在第一放大(例如，图9中的放大1)处发生错误，那么所述错误可能在后续放大(例如，放大2、3、4和其它放大)中连续放大，其可影响ADC的精度。为了减少错误并改进精度，ADC 601可为转换的某些活动分配较大的时间间隔。举例来说，ADC601可为在转换开始时或接近转换开始时执行的活动分配较大的时间间隔，所述活动例如复位放大器、接收样本以及产生初始残余信号中的一者或一者以上(例如，图9或图10的V残余1到V残余4中的一者或一者以上)中的一个或一个以上活动。下文图11、图12和图13展示图6的ADC 601的额外示范性时序图，其中某些时间间隔不相等。
图11展示图6的ADC 601的示范性时序图，其中时间间隔T0大于例如T3到T8的其它时间间隔。图11展示当ADC 601可具有八位分辨率(N＝8)时的示范性时序图。如图11所示，时间间隔T0、T7和T14中的每一者可具有等于CLK信号的一个周期Tclk的值，且其它时间间隔(例如，T1到T6，和T8到T13)中的每一者可具有小于Tclk的值(例如，1/2Tclk)。在时间间隔T0期间，ADC 601可复位放大器620并接收样本V样本A。在时间间隔T1到T6期间，转换单元610可执行若干放大(例如，放大1到放大6)以产生例如V残余1到V残余6的残余信号，以用于将样本V样本A转换为数字值(例如，N位)。ADC 601可在时间间隔T7到T13期间执行样本V样本B的转换，且从时间间隔T14开始执行样本V样本C的转换。如上所述，为样本的转换的某些活动分配较大的时间间隔，例如在图11的时间间隔T0、T7和T14中的每一者期间的较大时间，可改进ADC的精度。
图12展示图6的ADC 601的示范性时序图，其展示时间间隔T0、T1和T2中的每一者大于例如T3到T8的其它时间间隔。图12展示当ADC 601可具有十位分辨率(N＝10)时的示范性时序图。如图12所示，时间间隔T0、T1和T2中的每一者可具有等于CLK信号的一个周期Tclk的值，且其它时间间隔(例如，T3到T8，和T12到T17)中的每一者可具有小于Tclk的值(例如，1/2Tclk)。在时间间隔T0期间，ADC 601可复位放大器620并接收样本V样本A。在时间间隔T1到T8期间，转换单元610可执行若干放大(例如，放大1到放大8)以产生例如V残余1到V残余8的残余信号。如图12所示，由于时间间隔T1和T2中的每一者大于时间间隔T3和T4中的每一者，因此用于产生残余信号V残余1或V残余2的时间间隔大于用于产生残余信号V残余3或V残余4或其它V残余5信号到V残余8的时间间隔。ADC 601可在时间间隔T9到T17期间执行样本V样本B的转换。如上所述，为样本的转换的某些活动分配较大的时间间隔，例如用于图12中的T0、T1和T2中的每一者的时间间隔期间的活动的较大时间，可改进ADC的精度。
图13展示图6的ADC601的示范性时序图，其展示时间间隔T0、T1、T2、T3和T4中的每一者大于例如T5到T10的其它时间间隔。图13展示当ADC 601可具有12位分辨率(N＝12)时的示范性时序图。如图13所示，时间间隔T0到T4中的每一者可具有等于CLK信号的一个周期Tclk的值，且其它时间间隔T5到T10中的每一者可具有小于Tclk的值(例如，1/2Tclk)。在时间间隔T0期间，ADC 601可复位放大器620并接收样本V样本A。在时间间隔T1到T10期间，转换单元610可执行若干放大(例如，放大1到放大10，因为N＝12)以产生例如V残余1到V残余10的残余信号。举例来说，ADC 601可分别在时间间隔T1、T2、T3和T4期间产生残余信号V残余1、V残余2、V残余3、V残余4，且在时间间隔T5到T10期间产生残余信号V残余5到V残余10。如图13所示，由于时间间隔T1到T4中的每一者大于时间间隔T5到T10中的每一者，因此用于产生残余信号V残余1到V残余10中的每一者的时间间隔大于用于产生每一残余信号V残余5到V残余10的时间间隔。ADC 601可从时间间隔T11开始执行样本V样本B的转换。如上所述，为样本的转换的某些活动分配较大的时间间隔，例如用于图13的T0到T4中的每一者的时间间隔期间的活动的较大时间，可改进ADC的精度。
基于图8、图11、图12和图13所示的示范性时序图，转换单元610可针对每一样本使用不同的转换时间。举例来说，在图8中，对于样本V样本A、V样本B和V样本C中的每一者的转换，转换单元610可使用(N-1)/2Tclk的转换时间Ts或2Fclk/(N-1)的取样频率FS，其中N是ADC的分辨率，Tclk是周期，且Fclk是例如CLK信号的时钟信号的频率。在另一实例中，对于图11、12和13中的样本V样本A、V样本B或V样本C中的每一者的转换，转换单元610可使用(N-4)Tclk的转换时间Ts或Fclk/(N-4)的取样频率FS。某个常规循环管线ADC可具有(N-1)Tclk的转换时间或Fclk/(N-1)的取样频率。因此，与某个常规循环管线ADC相比，ADC 601可具有较少的转换时间或较大的取样频率。
在图8以及图11、12和13的时序图之间的比较中，图8的时序图可向ADC 601提供比图11、12和13中的每一者的转换速度高的转换速度(或较少的转换时间)。然而，由于图11、12和13中的每一者的时序图可为转换的某些活动分配较大的时间间隔(例如用于T0或T1和T2或T0、T1、T2、T3和T4的较大时间间隔)，因此图11、12和13中的每一者的时序可向ADC 601提供比图8的精度高的精度。
图14展示根据本发明实施例的具有差分配置的ADC 1401。ADC 1401可包含图3的ADC 301或图6的ADC 601的差分型式。如图14所示，ADC 1401可包含用以接收模拟输入信号VINN和VINP的转换模块1404以及用以产生表示VINN和VINP信号的数字值的数字输出信号DOUT的输出模块1405。VINN和VINP可形成对应于图3或图6的Vin信号的差分信号。在图14中，VINN可形成差分信号的第一分量，且VINP可形成差分信号的第二分量。信号P0、P1、P2、X0、X0*、X1、X1*、X2、X2*和RST可对应于图3的ADC 301的那些信号。信号VrefPX、VrefNX、VrefPY、VrefNY、VrefPZ和VrefNZ可对应于图3的ADC 301的信号VrefX、VrefY和VrefZ的差分型式。如图14所示，转换模块1404可包含子ADC单元1414，用以基于VINN和VINP信号以及残余信号V残余P1和V残余N1产生中间码K1。转换模块1404可包含子DAC单元1416，用以基于中间码Ki的值产生信号VrefP12、VrefN12、VrefP34和VrefN34。转换模块1404可包含转换单元1410，用以接收信号VINN、VINP、VrefP12、VrefN12、VrefP34和VrefN34并产生残余信号V残余P1和V残余N1。图14的VrefP12和VrefN12信号可形成对应于图3和图6的Vref12信号的差分信号。图14的VrefP34和VrefN34信号可形成对应于图3和图6的Vref34信号的差分信号。图14的V残余P1和V残余N1信号可形成对应于图3和图6的V残余1的差分信号。ADC 1401可包含在某种意义上类似于ADC 301(图3)或ADC 601(图6)但具有不同方式的活动，且在某种意义上类似于ADC 301(图3)或ADC 601(图6)但以不同方式操作。
图15展示根据本发明实施例的具有差分电容器网络的ADC 1501。ADC 1501可对应于图14的ADC 1401和图6的ADC 601。如图15所示，ADC 1501可包含转换单元1510。ADC 1501还可包含类似于或相同于ADC 1401的例如子ADC单元1414、子DAC单元1416以及输出模块1405等特征的其它特征。然而，为了帮助着重于本文描述的实施例，图15省略了ADC 1501的其它特征且集中于转换单元1510，其可对应于图6的转换单元610的差分型式。ADC 1501可包含活动且以与ADC 301(图3)和ADC 601(图6)的方式类似的方式但以差分方式操作。
如图15所示，转换单元1510可包含选择器电路1515、复位电路1517、放大器1520以及差分电容器网络，所述差分电容器网络具有以对称配置耦合到放大器1520的电容器网络部分1531、1532、1533、1534。图16和图17中展示电容器网络部分1531、1532、1533、1534的细节。在图15中，放大器1520可包含放大器输入节点1521和1522以及放大器输出节点1523和1524以分别提供残余信号V残余N1和V残余P1。ADC1501可包含与图3的ADC 301和图6的ADC 601的信号类似或相同的信号，例如信号P0、P1、P2、X0、X0*、X1、X1*、X2、X2*和RST。ADC 1501可包含与ADC 1401的差分信号类似或相同的差分信号，例如差分信号VINN和VINP、差分信号VrefP12和VrefN12以及差分信号VrefP34和VrefN34。在图15中，V样本N和V样本P可分别包含VINN和VINP信号的样本。如上文参看图14所描述，由于VINN和VINP可形成差分信号的第一和第二分量，因此图15中的V样本N和V样本P也可对应于由VINN和VINP形成的差分信号的第一和第二分量。为了便于观看图15、图16和图17中的组件的连接，图15还在耦合到放大器1520和电容器网络部分1531、1532、1533和1534的各个节点处展示标记，例如VCM、VRESN、VRESP、VBN、VBP、VON和VOP。
图16展示图15的差分电容器网络部分1531和1533的细节。如图16所示，电容器网络部分1531可包含电容器C1P和C2P以及开关SW1P。电容器网络部分1533可包含电容器C1N和C2N以及开关SW1N。电容器网络部分1531和1533可在转换期间使用信号P0、P1、P2、X0、X0*、X1、X1*、X2和X2*以接通或断开开关SW1N和SW1P中的一些，从而以不同布置将电容器C1N、C2N、C1P和C2P耦合到放大器1520(图15)。电容器网络部分1531和1533可包含与电容器网络部分631和632的活动和布置(包含图9的图表999和图10的图表1099中所示的布置)类似但具有不同方式的活动和布置。
图17展示图15的差分电容器网络部分1532和1534的细节。如图17所示，电容器网络部分1532可包含电容器C3P和C4P以及开关SW2P。电容器网络部分1534可包含电容器C3N和C4N以及开关SW2N。电容器网络部分1532和1534可在转换期间使用信号P0、P1、P2、X0、X0*、X1、X1*、X2和X2*以接通或断开开关SW2N和SW2P中的一些，从而以类似于图9的图表999和图10的图表1099的布置的不同布置将电容器C3N、C4N、C3P和C4P耦合到放大器1520(图15)。电容器网络部分1532和1534可包含与电容器网络部分631和632的活动和布置(包含图9的图表999和图10的图表1099中所示的布置)类似但具有不同方式的活动和布置。
本文描述的一个或一个以上实施例包含设备和方法，所述设备和方法具有：第一模块，其具有经配置以接收模拟输入信号的样本的电容器网络，和放大器，所述放大器经配置以用多种布置耦合到所述电容器网络从而在所述放大器的放大器输出节点处连续产生多个残余信号而无需在所述多个残余信号中的至少两者的产生之间复位放大器；以及第二模块，其经配置以基于从所述样本信号和所述多个残余信号产生的多个中间码而产生数字信号，所述数字信号包含样本的数字值。上文参看图1到图17描述了包含额外设备和方法的其它实施例。
希望图1到图17中的设备100、ADC 201、ADC 301、ADC 601、ADC 1401、ADC1501及其相关联的元件和特征的说明提供对各个实施例的结构的大体理解，且并非对可能利用本文描述的结构的设备的所有元件和特征的完全描述。
以上描述和图式说明本发明的一些实施例以使所属领域的技术人员能够实践本发明的实施例。其它实施例可并入有结构、逻辑、电、过程和其它改变。在图式中，在全部几张图中相同特征或相同标号描述大体上类似的特征。实例仅代表可能的变化。某些实施例的部分和特征可包含于其它实施例的部分和特征中或代替其它实施例的部分和特征。所属领域的技术人员在阅读和理解以上描述后将明了许多其它实施例。因此，本发明的各个实施例的范围由所附权利要求书以及此类权利要求有权拥有的等效物的完整范围确定。
提供摘要以遵守37C.F.R.§1.72(b)，其要求将允许读者快速确定技术揭示内容的本质和要点的摘要。在理解摘要将不用于解释或限制权利要求书的范围或意义的情况下提交摘要。

Claims (21)

1.一种设备，其包括：
第一模块，其包含经配置以接收模拟输入信号的样本的电容器网络，和放大器，所述放大器经配置以用多种布置耦合到所述电容器网络从而在所述放大器的放大器输出节点处连续产生多个残余信号而无需在所述多个残余信号中的至少两者的产生之间复位所述放大器；以及
第二模块，其经配置以基于从所述样本和所述多个残余信号产生的多个中间码而产生数字信号，所述数字信号包含所述样本的数字值。
2.根据权利要求1所述的设备，其中所述电容器网络包含经配置以选择性地接收所述样本的第一对电容器和第二对电容器。
3.根据权利要求1所述的设备，其中所述电容器网络包含第一电容器和第二电容器，所述第一电容器和第二电容器经配置以交替形成具有所述多个布置中的第一和第二布置的反馈路径和参考路径，以产生所述多个残余信号中的第一残余信号和第二残余信号，所述反馈路径包含所述放大器的所述放大器输出节点与放大器输入节点之间的路径，且所述参考路径包含所述放大器输入节点与参考节点之间的路径。
4.根据权利要求3所述的设备，其中所述电容器网络包含第三电容器和第四电容器，所述第三电容器和第四电容器经配置以交替形成具有所述多个布置中的第三和第四布置的所述反馈路径和额外参考路径，以产生所述多个残余信号中的第三残余信号和第四残余信号，所述额外参考路径包含所述放大器输入节点与额外参考节点之间的路径。
5.根据权利要求4所述的设备，其中所述第三和第四电容器经配置以在所述放大器和电容器网络是以所述第一和第二布置来布置时存储所述第一残余信号的值和所述第二残余信号的值，且其中所述第一和第二电容器经配置以在所述放大器和电容器网络是以所述第三和第四布置来布置时存储所述第三残余信号的值和所述第四残余信号的值。
6.根据权利要求5所述的设备，其中所述第一模块经配置以在所述第三残余信号之前产生所述第一残余信号，在所述第二残余信号之前产生所述第三残余信号，且在所述第四残余信号之前产生所述第二残余信号。
7.根据权利要求1所述的设备，其中所述第一模块包含：
子模拟到数字单元，其经配置以基于所述样本和所述多个残余信号产生所述多个中间码；以及
子数字到模拟单元，其经配置以接收所述多个中间码且在所述多个残余信号的产生期间向所述第一模块提供信号。
8.根据权利要求1所述的设备，其中所述模拟输入信号包含差分信号。
9.一种模拟到数字转换器，其包括：
放大器，其包含第一放大器输入节点、第二放大器输入节点和放大器输出节点；以及
电容器网络，其包含第一电容器网络部分和第二电容器网络部分，所述第一和第二电容器网络部分中的每一者包含：
第一电容器，其经配置以经由第一路径耦合到所述第一放大器输入节点，经由第二路径耦合到所述第二放大器输入节点，经由第三路径和第四路径中的至少一者耦合到所述放大器输出节点，经由第五路径耦合到第一参考节点和第二参考节点中的选定一者，且经由第六路径耦合到输入节点；以及
第二电容器，其经配置以经由所述第一路径耦合到所述第一放大器输入节点，经由所述第二路径耦合到所述第二放大器输入节点，经由第七路径和第八路径中的至少一者耦合到所述放大器输出节点，经由第九路径耦合到所述第一参考节点和所述第二参考节点中的所述选定一者，且经由第十路径耦合到所述输入节点。
10.根据权利要求9所述的模拟到数字转换器，其进一步包括选择器电路，所述选择器电路经配置以在所述选择器电路处于第一模式时将所述第一电容器网络部分的所述输入节点耦合到额外节点以接收样本，且在所述选择器电路处于第二模式时将所述第二电容器网络部分的所述输入节点耦合到所述额外节点以接收所述样本。
11.根据权利要求9所述的模拟到数字转换器，其进一步包括复位电路，所述复位电路用以在所述第一和第二电容器网络部分中的一者的所述输入节点处接收的样本的转换期间复位所述放大器仅一次。
12.根据权利要求9所述的模拟到数字转换器，其中所述第一、第二、第三、第四、第五、第六、第七、第八、第九和第十路径中的每一者包含开关。
13.根据权利要求9所述的模拟到数字转换器，其中所述第一电容器网络部分的所述第一电容器经配置以在时钟信号的周期的第一持续时间期间耦合到所述第一放大器输入节点，且其中所述第二电容器网络部分的所述第一电容器经配置以在所述时钟信号的所述同一周期的第二持续时间期间耦合到所述第一放大器输入节点。
14.根据权利要求9所述的模拟到数字转换器，其中所述电容器网络进一步包含第三电容器网络部分和第四电容器网络部分，且其中所述第一、第二、第三和第四电容器网络部分形成差分电容器网络。
15.一种方法，其包括：
在模拟到数字转换器处接收输入信号的样本；
基于所述样本在所述模拟到数字转换器的放大器的放大器输出节点处连续产生多个残余信号而无需在所述多个残余信号中的至少两者的产生之间复位所述放大器；
从所述样本和所述多个残余信号产生多个中间码；以及
从所述多个中间码产生用以表示所述样本的数字值的数字信号。
16.根据权利要求15所述的方法，其中产生所述多个残余信号包含：
在第一时间间隔期间以第一布置布置所述模拟到数字转换器的所述放大器以及第一和第二电容器，以产生所述多个残余信号中的第一残余信号；以及
在第二时间间隔期间以第二布置布置所述模拟到数字转换器的所述放大器以及第三和第四电容器，以产生所述多个残余信号中的第二残余信号。
17.根据权利要求16所述的方法，其进一步包括：
在所述第一时间间隔期间在所述第三和第四电容器中存储所述第一残余信号的电压值；以及
在所述第二时间间隔期间在所述第一和第二电容器中存储所述第二残余信号的电压值。
18.根据权利要求16所述的方法，其中所述第一和第二时间间隔对应于时钟信号的周期。
19.根据权利要求16所述的方法，其中所述第一时间间隔大于所述第二时间间隔。
20.根据权利要求15所述的方法，其进一步包括：
在所述模拟到数字转换器处接收所述输入信号的额外样本，其中在所述模拟到数字转换器的第一对电容器处接收所述样本，且其中在所述模拟到数字转换器的第二对电容器处接收所述额外样本。
21.根据权利要求20所述的方法，其中所述输入信号包含差分信号，且其中所述样本和所述额外样本是所述差分信号的第一和第二分量。
CN200910127101A 2008-03-10 2009-03-10 循环管线模拟到数字转换器 Pending CN101534122A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/075,226 2008-03-10
US12/075,226 US7652612B2 (en) 2008-03-10 2008-03-10 Cyclic pipeline analog-to-digital converter

Publications (1)

Publication Number Publication Date
CN101534122A true CN101534122A (zh) 2009-09-16

Family

ID=41053052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910127101A Pending CN101534122A (zh) 2008-03-10 2009-03-10 循环管线模拟到数字转换器

Country Status (3)

Country Link
US (1) US7652612B2 (zh)
CN (1) CN101534122A (zh)
TW (1) TW200947877A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102055476A (zh) * 2009-11-06 2011-05-11 财团法人工业技术研究院 管线式时间数字转换器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10979064B2 (en) 2018-10-31 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter with inverter based amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861969B1 (en) * 2004-03-03 2005-03-01 Analog Devices, Inc. Methods and structures that reduce memory effects in analog-to-digital converters
US7088275B2 (en) * 2003-12-31 2006-08-08 Conexant Systems, Inc. Variable clock rate analog-to-digital converter
US20070103203A1 (en) * 2005-11-08 2007-05-10 Denso Corporation Sample hold circuit and multiplying D/A converter having the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861828A (en) * 1997-10-14 1999-01-19 National Semiconductor Corporation Apparatus and method for monotonic digital calibration of a pipeline analog-to-digital converter
US6097326A (en) * 1998-05-26 2000-08-01 National Semiconductor Corporation Algorithmic analog-to-digital converter with reduced differential non-linearity and method
US6285309B1 (en) * 1999-09-14 2001-09-04 Texas Instruments Incorporated Nested pipelined analog-to-digital converter
US6366230B1 (en) * 2000-06-07 2002-04-02 Texas Instruments Incorporated Pipelined analog-to-digital converter
JP2002094368A (ja) * 2000-09-18 2002-03-29 Mitsubishi Electric Corp 半導体集積回路装置
US6441769B1 (en) * 2000-12-22 2002-08-27 Texas Instruments Incorporated Overcoming finite amplifier gain in a pipelined analog to digital converter
US6535157B1 (en) * 2001-09-07 2003-03-18 Motorola, Inc. Low power cyclic A/D converter
US6864820B2 (en) * 2002-02-28 2005-03-08 Analog Devices, Inc. Analog-to-digital conversion using an increased input range
US6784824B1 (en) * 2002-08-29 2004-08-31 Xilinx, Inc. Analog-to-digital converter which is substantially independent of capacitor mismatch
US20050038846A1 (en) * 2003-08-14 2005-02-17 Devendorf Don C. Substraction circuit with a dummy digital to analog converter
US7151475B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Minimized differential SAR-type column-wide ADC for CMOS image sensors
US7015852B1 (en) * 2004-11-30 2006-03-21 Freescale Semiconductor, Inc. Cyclic analog-to-digital converter
TWI266486B (en) * 2005-06-08 2006-11-11 Via Tech Inc Cyclic pipeline analog to digital converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088275B2 (en) * 2003-12-31 2006-08-08 Conexant Systems, Inc. Variable clock rate analog-to-digital converter
US6861969B1 (en) * 2004-03-03 2005-03-01 Analog Devices, Inc. Methods and structures that reduce memory effects in analog-to-digital converters
US20070103203A1 (en) * 2005-11-08 2007-05-10 Denso Corporation Sample hold circuit and multiplying D/A converter having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102055476A (zh) * 2009-11-06 2011-05-11 财团法人工业技术研究院 管线式时间数字转换器

Also Published As

Publication number Publication date
US7652612B2 (en) 2010-01-26
US20090224951A1 (en) 2009-09-10
TW200947877A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
US10103742B1 (en) Multi-stage hybrid analog-to-digital converter
CN101133556B (zh) 乘法数字到模拟转换器及包含其的管线模拟到数字转换器
US8659459B2 (en) Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device
JP6111662B2 (ja) アナログ／デジタル変換器
US7443333B2 (en) Single stage cyclic analog to digital converter with variable resolution
US7535391B1 (en) Analog-to-digital converter having random capacitor assignment and method thereof
JP2016040907A (ja) デジタル／アナログ変換器においてスイッチンググリッチを基準化するための補償型電流セル
KR20120065806A (ko) 아날로그 디지털 변환기
US8149150B2 (en) Cyclic analog/digital converter
US8264393B2 (en) Current reduction in a single stage cyclic analog to digital converter with variable resolution
JP2006311144A (ja) デジタルアナログ変換器、およびそれを用いた逐次比較型アナログデジタル変換器
US7675450B1 (en) Digital-to-analog converter (DAC) for high frequency and high resolution environments
CN101534122A (zh) 循环管线模拟到数字转换器
JPH01175322A (ja) アナログ−ディジタル変換器
CN109565285A (zh) 逐次逼近寄存器(sar)模数转换器(adc)动态范围扩展
KR101012684B1 (ko) 1/2 승수 기준 전압을 누적하는 아날로그 디지털 변환기
US20100127911A1 (en) Analog digital converter
KR20160090951A (ko) 시간 영역 다단 인터폴레이션 기법을 이용한 저전력 아날로그 디지털 변환기
CN102187581B (zh) 循环型a/d转换器、图像传感器装置及从模拟信号生成数字信号的方法
US9048857B2 (en) Analog-to-digital converter circuit and method of controlling analog-to-digital converter circuit
CN102148618A (zh) 具有低反冲噪声的模拟数字转换器及次模拟数字转换器
CN111697968B (zh) 信号处理系统及方法
CN101980447B (zh) 一种高sfdr折叠内插模数转换器
US8427354B2 (en) Analog to digital converter and signal processing system
US6700523B2 (en) Analog to digital converter selecting reference voltages in accordance with feedback from prior stages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090916