CN102187581B - 循环型a/d转换器、图像传感器装置及从模拟信号生成数字信号的方法 - Google Patents

循环型a/d转换器、图像传感器装置及从模拟信号生成数字信号的方法 Download PDF

Info

Publication number
CN102187581B
CN102187581B CN200980141382.7A CN200980141382A CN102187581B CN 102187581 B CN102187581 B CN 102187581B CN 200980141382 A CN200980141382 A CN 200980141382A CN 102187581 B CN102187581 B CN 102187581B
Authority
CN
China
Prior art keywords
capacitor
signal
output
operational amplification
amplification circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980141382.7A
Other languages
English (en)
Other versions
CN102187581A (zh
Inventor
川人祥二
朴钟皓
青山聪
矶部圭吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shizuoka University NUC
Original Assignee
Shizuoka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shizuoka University NUC filed Critical Shizuoka University NUC
Publication of CN102187581A publication Critical patent/CN102187581A/zh
Application granted granted Critical
Publication of CN102187581B publication Critical patent/CN102187581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise

Abstract

本发明涉及循环型A/D转换器、图像传感器装置及从模拟信号生成数字信号的方法。本发明提供了一种可以减少用于D/A转换的参考电压的数目的循环型A/D转换器。循环型A/D转换器(11)具备增益级(15)、A/D转换电路(17)、逻辑电路(19)和D/A转换电路(21)。在增益级(15)的运算动作中，通过运算放大电路(23)和电容器(25、27、29)来生成运算值VOP。增益级(15)以通过开关电路(31)而将2种电压信号VDA1、VDA2切换到电容器(25、27)而从D/A转换电路接收3种电压信号的方式进行动作。即，D/A转换电路(21)响应数字信号(B0、B1)的值(D＝2)而将电压信号VRH提供给电容器(25、27)，响应数字信号(B0、B1)的值(D＝1)而分别将电压信号VRH、VRL提供给电容器(25、27)，并且响应数字信号(B0、B1)的值(D＝0)而将电压信号VRL提供给电容器(25、27)。

Description

循环型A/D转换器、图像传感器装置及从模拟信号生成数字信号的方法
技术领域
本发明涉及循环型A/D转换器、图像传感器装置以及从模拟信号生成数字信号的方法。
背景技术
在专利文献1中，记载了A/D转换阵列。A/D转换阵列的A/D转换电路包含2个电容器和反向放大器。A/D转换电路的DA转换部将3个值(VRM、VRP、GND)的任意一个提供给一个电容器。
在专利文献2中，记载了循环型A/D转换器。该循环型A/D转换器包含2对电容器和具有差动输入和差动输出的放大器。A/D转换器的DA转换部将3个值(VRM、VRP、COMMON)的任一个提供给一对电容器。
在专利文献3中，记载了高精度的循环型A/D转换器。该A/D转换器包含3个电容器和差动输入运算放大器。A/D转换器的DA转换部将3个值(+VR、-VR、GND)的任一个提供给3个中规定的电容器。
在专利文献4中，记载了循环型A/D转换器。该循环型A/D转换器包含2对电容器和具有差动输入和差动输出的放大器。A/D转换器的DA转换部将3个值(+Vref1、-Vref2、COMMON)的任一个提供给一对电容器。
在专利文献5中，记载了N位的A/D转换器。该A/D转换器包含2对电容器和运算放大电路。A/D转换器的DA转换部将3个值(+VR、-VR、GND)的任一个提供给一对电容器。
在专利文献6中，记载了模拟到数字的转换器。该模拟到数字的转换器包含4个电容器和运算放大电路。A/D转换器的DA转换电路将3个值(+VREFP、VREFN、COMMON)的任意一个提供给一对电容器。
在专利文献7中，记载了A/D转换器。该A/D转换器包含2个电容器和运算放大电路。A/D转换器的DA转换电路将3个值(VRM、VRP、COMMON)的任意一个提供给一对电容器。
现有技术文献
专利文献
专利文献1：日本特开2005-136540号公报
专利文献2：日本特开2007-104531号公报
专利文献3：日本特开2007-208815号公报
专利文献4：日本特开2008-141397号公报
专利文献5：日本特开2008-141399号公报
专利文献6：日本特开2008-141396号公报
专利文献7：日本特开2007-104655号公报
发明内容
发明要解决的问题
专利文献1～7的A/D转换器的任意一个都使用了包含单个运算放大电路和多个电容的增益级。增益级的电路具有单端和差动放大的任一种结构。差动放大型的增益级需要单端型的增益级两倍数目的电容器。另一方面，单端型的增益级的循环动作需要上述3个值(VRM、VRP、0)的参考电压。该参考电压由A/D转换器的DA转换电路提供。
由于单端型的增益级和差动放大型的增益级的电容器在数目上不同，因此，单端型的增益级的电路面积比差动放大型的电路面积小。然而，在单端型的增益级中，为了D/A转换而将3值的参考电压的任一个值提供给增益级内的电容器的一端。在不能正确地生成这些参考电压时，在A/D转换产生误差而损害A/D转换特性的线性。因此，正确地生成参考电压是不容易的。在半导体集成电路中，虽然使用电阻分压的电路来生成参考电压，但是半导体集成电路的电阻比的精度不高。为了通过正确的分压来生成高精度的参考电压，使用了电阻值的微调(trimming)。该微调的使用不仅仅增加了A/D转换器的面积，也变得有必要对A/D转换器的微调值进行调整。
鉴于这样的问题，本发明的目的在于提供一种能够减少用于D/A转换的参考电压的数目的循环型A/D转换器，此外，本发明的目的还在于提供一种包含该循环型A/D转换器的图像传感器装置，进一步地，本发明的目的还在于提供一种可以减少用于D/A转换的参考电压的数目并且从模拟信号生成数字信号的方法。
解决问题的手段
本发明的一方面是循环型A/D转换器。该循环型A/D转换器具备：(a)增益级，包含接收被转换到数字值的模拟信号的输入、输出以及具有第1输入、第2输入和输出的单端型运算放大电路；(b)A/D转换电路，根据来自增益级的输出的信号或所述模拟信号而生成包含多个位的数字信号；(c)逻辑电路，根据数字信号而生成具有第1～3个值的控制信号；以及(d)D/A转换电路，对控制信号响应而将第1和第2电压信号的至少一个提供给增益级。增益级包含第1～第3的电容器。运算放大电路的第2输入接收基准电位，增益级进行运算动作和保存动作，所述运算动作通过运算放大电路和第1～第3电容器来生成运算值，所述保存动作将该运算值保存在第1和第2电容器，并且D/A转换电路具有分别连接到第1和第2电容器的第1和第2输出。在运算动作中，第3电容器连接到运算放大电路的输出和第1输入之间，并且第1和第2电容器连接到D/A转换电路和第1输入之间，而在该增益级的输出生成运算值。D/A转换电路包含开关电路，该开关电路用于响应控制信号而将第1和第2电压信号的任一个提供给第1输出并且将第1和第2电压信号的任一个提供给第2输出。
根据该循环型A/D转换器，第1和第2电容器分别连接到D/A转换电路的第1和第2输出，而且D/A转换电路的开关电路对控制信号响应而将第1和第2电压信号的至少一个提供给第1输出并且将第1和第2电压信号的至少一个提供给第2输出。因此，运算动作中，通过使用开关电路来将第1和第2电压信号切换到第1和第2电容器的一端，增益级以从D/A转换电路接收3种电压信号的方式进行动作。
在本发明所涉及的循环型A/D转换器中，所述开关电路对所述控制信号的所述第1值响应而将所述第1电压信号供给所述第1和第2电容器的两者，对所述控制信号的所述第2值响应而将第1和第2的电压信号分别供给所述第1和第2的电容器，对所述控制信号的所述第3值响应将所述第2电压信号供给所述第1和第2电容器两者。
根据该循环型A/D转换器，将D/A转换电路的第1和第2电压信号分别提供给第1和第2的电容器时，第1和第2电压信号通过第1和第2电容器而合成。
在本发明所涉及的循环型A/D转换器中，所述开关电路由连接到所述第1电压信号源和所述第1输出之间的第1开关、连接到所述第2电压信号源和所述第2输出之间的第2开关以及连接到所述第1输出和所述第2输出之间的第3开关构成。所述D/A转换电路，对所述控制信号的所述第1值响应，通过使所述第1开关和所述第3开关导通而分别通过所述第1输出、第2输出来将所述第1电压信号供给所述第1电容器和第2电容器。所述D/A转换电路，对所述控制信号的所述第2值响应，通过使所述第1开关导通而通过所述第1输出来将所述第1电压信号供给所述第1电容器，通过使所述第2开关导通而通过所述第2输出来将所述第2电压信号供给所述第2电容器。所述D/A转换电路，对所述控制信号的所述第3值响应，通过使所述第2开关和所述第3开关导通而分别通过所述第1输出、第2输出来将所述第2电压信号供给所述第1电容器和第2电容器。
根据该循环型A/D转换器，使用第1～第3开关来切换第1和第2电压信号而提供给第1和第2电容器时，从第1和第2电压信号合成第3电压值。
在本发明所涉及的循环型A/D转换器中，在保存动作中，第3电容器可以连接到运算放大电路的输出和第1输入之间并且第1和第2电容器可以连接到运算放大电路的输出和基准电位之间。根据该循环型A/D转换器，用于下一个循环型A/D转换器的信号保存在第1和第2电容器中。
在本发明所涉及的循环型A/D转换器中，增益级进一步可以进行初始复位动作。在初始复位动作中，第1～第3电容器可以连接到运算放大电路的第1输入和运算放大电路的输出之间，并且运算放大电路的第1输入可以连接到运算放大电路的输出。根据该循环型A/D转换器，可以使用运算放大电路来进行第1～第3电容器的初始复位。
在本发明所涉及的循环型A/D转换器中，增益级在初始保存动作中，将运算放大电路的第1输入和运算放大电路的输出彼此连接，并且在第1～第3电容器接收模拟信号。根据该循环型A/D转换器，作为初始的保存动作，可以将模拟信号保存在第1～第3电容器。
本发明的另一方面是图像传感器装置。该图像传感器装置具备：(a)包含图像传感器单元的阵列的单元阵列；以及(b)连接到单元阵列而包含多个循环型A/D转换器的转换器阵列。循环型A/D转换器的每一个通过单元阵列的列线而连接到图像传感器单元，循环型A/D转换器的每个都是上述所记载的循环型A/D转换器。根据该图像传感器装置，循环型A/D转换器的每个使用了将第1和第2电压信号的至少一个提供给增益级的D/A转换电路。因此，图像传感器装置的面积可以很小。
在本发明所涉及的图像传感器装置中，图像传感器单元可以生成表示复位电平的第1信号和表示在该复位电平上叠加的信号电平的第2信号。增益级中，运算放大电路的输出和第1输入彼此连接，并且增益级的输入和运算放大电路的第1输入之间连接第1和第2电容器而在第1和第2电容器接收复位电平。增益级中，在运算放大电路的输出和第1输入之间连接第3电容器，并且在增益级的输入和运算放大电路的第1输入之间连接第1和第2电容器而在第1和第2电容器接收信号电平的信号。
根据该图像传感器装置，可以使用增益级来通过复位动作从第2信号消除复位电平。
在本发明所涉及的图像传感器装置中，可以进一步具备噪声消除电路。所述图像传感器单元可以生成表示复位电平并由第1冗余位列构成的第1信号和表示在该复位信号上叠加的信号电平并由第2冗余位列构成的第2信号，所述噪声消除电路包含保存所述复位电平信号的第1 A/D转换值的第1存储电路、保存所述信号电平信号的第2 A/D转换值的第2存储电路、以及生成所述第1 A/D转换值和所述第2 A/D转换值的差并从所述第2信号减去该复位电平来消除复位噪声的运算电路。根据该图像传感器装置，可以利用来自图像传感器单元的第1和第2信号的数字信号来通过复位动作从第2信号消除复位电平。
在本发明所涉及的图像传感器装置中，所述运算电路包含分别将所述第1冗余位列(第1信号)和所述第2冗余位列(第2信号)转换成非冗余位列的第1和第2冗余-非冗余转换电路、补码器和加法器，并且可以将所述第1冗余-非冗余转换电路的输出值和第2冗余-非冗余转换电路的输出值的差分作为噪声消除值而输出。根据该图像传感器装置，可以使用补码器和加法器来生成第1冗余-非冗余转换电路的输出值和第2冗余-非冗余转换电路的输出值的差分。
在本发明所涉及的图像传感器装置中，可以进一步具备产生第1电压信号的第1基准电压电路、产生第2电压信号的第2基准电压电路、连接到第1基准电压电路的第1导线、以及连接到第2基准电压电路的第2导线。各个循环型A/D转换器的D/A转换电路连接到第1和第2导线。根据该图像传感器装置，为了将第1和第2电压信号提供给各个循环型A/D转换器而使用2条而不是3条导线。
本发明的又一方面是使用循环型A/D转换而从模拟信号生成数字信号的方法。该方法具备：(a)将具有模拟值的A信号保存在第1～第3电容器的步骤；(b)生成表示A信号的数字值并具有第1～第3值的任一个的信号D0的步骤；(c)生成D0信号后，将第3电容器连接到运算放大电路的输出和运算放大电路的第1输入之间并且将第1和第2电容器的一端连接到运算放大电路的第1输入，通过在第1电容器的另一端和第2电容器的另一端施加D/A信号而在运算放大电路的输出生成运算值的步骤；(d)将运算值保存在第1和第2电容器中并且生成表示运算值的数字值且具有第1～第3值的Di信号的步骤；以及(e)重复步骤(c)和(d)来生成数字信号的步骤。D/A信号是对应于D0信号或Di信号的模拟值的第1和第2电压信号的任一个，当D0信号是第1值时，第1电压信号施加到第1电容器的另一端和第2电容器的另一端；当D0信号是第2值时，第2电压信号施加到第1电容器的另一端和第2电容器的另一端；当D0信号是第3值时，第1电压信号和第2电压信号分别施加到第1和第2电容器的另一端。另外，当Di信号是第1值时，第1电压信号施加到第1电容器的另一端和第2电容器的另一端；当Di信号是第2值时，第2电压信号施加到第1电容器的另一端和第2电容器的另一端；当Di信号是第3值时，第1电压信号和第2电压信号分别施加到第1和第2电容器的另一端。运算放大电路的第2输入接收基准电位。
根据该方法，在进行循环型A/D转换时，可以不使用3种电压信号而使用2种电压信号来接收模拟信号并且生成表示该模拟信号的数字信号。
本发明的上述目的和其它目的、特征和优点，通过参考附图而进行的本发明的优选实施方式的详细描述，将更加显而易见。
发明的效果
根据本发明的一方面，提供了一种可以减少用于D/A转换的参考电压的数目的循环型A/D转换器。另外，根据本发明的另一方面，提供了一种包含该循环型A/D转换器的图像传感器装置。进一步地，根据本发明的又一方面，提供了一种可以减少用于D/A转换的参考电压的数目而从模拟信号生成数字信号的方法。
附图说明
图1是表示本实施方式所涉及的循环型A/D转换器的电路模块图。
图2是表示运算值VOP和每一次循环的数字值的关系图。
图3是表示如图1所示的循环型A/D转换器的时钟时序图。
图4是表示如图1所示的循环型A/D转换器的动作的图。
图5是表示用于初始复位动作的电路连接图。
图6是表示图像传感器装置的电路模块的图。
图7是表示图像传感器的像素图。
图8是表示数字噪声消除电路内的运算电路的模块图。
图9是表示本实施方式所涉及的循环型A/D转换器的电路模块图。
图10是表示用于模拟CDS的主要步骤的图。
具体实施方式
本发明的见解，可以通过参考作为示例而表示的附图并考虑以下详细的描述来容易地理解。接着，参考附图并对本发明所涉及的循环型A/D转换器、图像传感器装置以及从模拟信号生成数字信号的方法的实施方式进行说明。在可能的情况下用相同符号标示相同部分。
图1是表示本实施方式所涉及的循环型A/D转换器的电路模块图。该循环型A/D转换器11具备增益级15、A/D转换电路17、逻辑电路19和D/A转换电路21。增益级15包含接收将模拟信号VIN转换成数字信号的输入15a和提供每一次循环的运算值VOP的输出15b。另外，增益级15包含单端型的运算放大电路23和第1～第3电容器25、27、29。运算放大电路23具有的第1输入23a、输出23b和第2输入23c，输出23b的信号的相位与供给第1输入23a的信号的相位方向相反。例如，第1和第2输入23a、23c分别是反向输入端和非反向输入端，而输出23b是非反向输出端。例如，运算放大电路23的第2输入23c连接到基准电位线LCOM并接收基准电位VCOM。A/D转换器17根据来自增益级15的输出23b的信号VOP或模拟信号VIN来生成数字信号D。
A/D转换电路17可以包含例如2个比较器17a、17b。比较器17a、17b分别将输入模拟信号与分别规定的基准信号VRCH、VRCL进行比较，并且如图1所示提供比较结果信号B0、B1。A/D转换电路17的基准信号VRCH、VRCL分别通过电压源37a、37b来提供。数字信号D表示每一次循环A/D转换值。数字信号D例如具有2位(B0、B1)，各位(B0、B1)取值为“1”或“0”。循环型A/D转换器11通过位(B0、B1)的组合而使每一次循环的数字值具有第1～第3值(D＝0、D＝1、D＝2)。逻辑电路19生成对应于数字信号D的控制信号VCONT(例如ΦDH、ΦDL、ΦDS)。在必要的情况下，在A/D转换电路17中，例如可以分时使用1个比较器来将运算值VOP与基准信号进行比较并且提供表示比较结果的B0、B1。
增益级15可以包含运算动作和保存操作。在运算动作中，通过运算放大电路23和第1～第3电容器25、27、29来生成运算值VOP。在保存动作中，将运算值VOP保持在第1和第2电容器25、27中。
根据该循环型A/D转换器11，第1和第2电容器25、27分别连接到D/A转换电路的第1和第2输出21a、21b。另外，D/A转换电路21的开关电路31对控制信号VCONT响应，可以将电压信号VDA1、VDA2的至少一个提供给第1输出21a，并且可以将电压信号VDA1、VDA2的至少一个提供给第2输出21b。因此，在运算动作中，通过使用开关电路31而将电压信号VDA1、VDA2切换并施加到电容器25、27的一端，增益级15以从D/A转换电路21接收3种电压信号的方式进行动作。具体地，在循环型A/D转换器11中，D/A转换电路21响应数字信号(B0、B1)的第1值(D＝2)，将电压信号VRH提供给电容器25、27。D/A转换电路21响应数字信号(B0、B1)的第2值(D＝1)，分别将电压信号VRH、VRL提供给电容器25、27。D/A转换电路21响应数字信号(B0、B1)的第3值(D＝0)，将电压信号VRL提供给电容器25、27。
根据该循环型A/D转换器，在分别将第1和第2电压信号提供给电容器25、27时，第1和第2电压信号通过电容器25、27来合成。
图2是表示运算值VOP和每一次循环的数字值的关系转换特性的图。
数字信号运算值VOP的范围变成：
D＝0时，VRCL＞VOP，
D＝1时，VRCH≥VOP≥VRCL，
D＝2时，VOP＞VRCH。            (1)
A/D转换电路17通过将来自增益级15的运算值VOP与规定的2个基准信号进行比较来生成3值冗余数字信号。
D/A转换电路21响应控制信号VCONT而将第1和第2电压信号VRH、VRL的至少一个提供给增益级15。因此，D/A转换电路21包含第1和第2输出21a、21b以及开关电路31。开关电路31响应控制信号VCONT而将第1和第2电压信号VRH、VRL的至少一个提供给第1输出21a并且将第1和第2电压信号VRH、VRL的至少一个提供给第2输出21b。
在D/A转换电路21中，电压信号VRH、VRL通过第1和第2电压源33、35来提供。第1电压源33提供电压VRH。第2电压源35提供电压VRL。第1电压源33的输出33a通过开关电路31内的开关31a来连接到输出21a，并且通过开关电路31内的开关31a、31c来连接到输出21b。第2电压源35的输出35a通过开关电路31内的开关31b、31c来连接到输出21a，并且通过开关电路31内的开关31b来连接到输出21b。D/A转换电路21的第1和第2输出21a、21b分别连接到第1和第2电容器25、27的一端25a、27a。由于开关31a～31c的开闭分别通过来自逻辑电路17的控制信号(ΦDH、ΦDS、ΦDL)来控制，因此数字信号B1、B0的值决定了控制信号(ΦDH、ΦDS、ΦDL)中的哪一个被设为有效。
D/A转换电路21响应来自逻辑电路17的控制信号而提供例如如图2所示那样的值。
当满足条件D＝2时，提供VDA1＝VDA2＝VRH。
当满足条件D＝1时，提供VDA1＝VRH、VDA2＝VRL。
当满足条件D＝0时，提供VDA1＝VDA2＝VRL。        (2)
增益级15包含用于进行电容器25、27、29和运算放大电路23的连接的多个开关。这些开关如图1所示，但开关43、47、49、51、53、55的配置只是一个例子。这些开关43、47、49、51、53、55的控制通过时钟发生器41来进行。
图3是表示如图1所示的循环型A/D转换器的时钟时序图。图4说明如图1所示的循环型A/D转换器的动作。电容器25、27、29分别具有电容C1a、C1b、C2。
在图4(a)的步骤S101(和S201)中，进行初始保存动作。在初始保存动作模式中，将模拟信号VIN保存在电容器25、27、29。为了保存，电容器25、27、29彼此并列连接。另外，将最初的模拟信号VIN提供给A/D转换电路17。循环型A/D转换器11包含用于将模拟信号VIN保存在电容器25、27、29的第1开关单元。通过第1开关单元将最初的模拟信号VIN提供给A/D转换电路17。A/D转换电路17生成数字信号D1(1)(D2(2))。信号D1(1)被提供给逻辑电路19，而逻辑电路19生成控制D/A转换电路21的控制信号VCONT。
为了将模拟信号VIN保存在电容器25、27、29，通过开关43而将电容器25的端子25a连接到输入15a，通过开关31c、43将电容器27的端子27a连接到输入15a，通过开关43、51将电容器29的端子29a连接到输入15a，并且通过开关49、53来将基准电位供给电容器25、27的端子25b、27b，而通过开关53来将基准电位供给电容器29的端子29b。在第1开关单元中，通过时钟信号(ΦDS＝1、ΦS＝1、Φ2＝1、ΦR＝1)使开关31c、43、49、53导通，并且通过时钟信号(Φ1＝0、Φ4＝0)使开关47、55不导通。电容器29的端子29a和输出23b通过开关55分离，而输出23b通过开关55与输入15分离。增益级15中，运算放大电路23的输入23a和输出23c彼此连接时，在运算放大电路23的输出23c产生基准电位VCOM。该连接中，A/D转换电路17接收最初的模拟信号VIN并响应时钟ΦC而生成数字信号D(1)。此外，电容器25的端子25a通过开关31c而与电容器27的端子27a连接，但可以设计用于该连接的其它开关。图3的时序图中，为了简单，信号(ΦDH、ΦDL、ΦDS)表示用于控制D/A转换电路21的波形。这些信号中，信号(ΦDS)，除了控制的信号波形之外，还包含用于电容器25的端子25a和电容器27的端子27a的连接的信号波形。
在图4(b)和图4(c)的步骤S102(和S202)中，进行运算动作。在运算动作的模式中，增益级15通过运算放大电路23和电容器25、27、29来生成运算值VOP。在运算动作中，电容器29连接到运算放大电路15的输出15b和输入15a之间，并且电容器25、27连接到D/A转换电路21和输入23a之间。循环型A/D转换器11包含用于运算动作的第2开关单元。D/A转换电路21响应控制信号VCONT的值而将电压信号VDA1和/或VDA2提供给增益级15。对施加的电压信号VDA1、VDA2响应，在增益级15的输出15b生成运算值VOP。
运算值VOP在以下式子表示。
VOP＝(1+C1/C2)×VIN-VR      (3)
C1＝C1a+C1b                 (4)
另外，VR值通过来自D/A转换电路21的电压信号VDA1、VDA2来规定，如以下那样表示。
满足条件D＝2时，VR＝(C1a+C1b)×VRH/C2。
满足条件D＝1时，VR＝(C1a×VRH+C1b×VRL)/C2。
满足条件D＝0时，VR＝(C1a+C1b)×VRL/C2。        (5)
满足关系C1a＝C1b＝C2/2时，式(3)和关系(5)改写如下。
VOP＝2×VIN-VR            (6)
另外，关系(3)也可以改写如下。
满足条件D＝2时，VR＝VRH。
满足条件D＝1时，VR＝(VRH+VRL)/2。
满足条件D＝0时，VR＝VRL。        (7)
也就是说，D/A转换电路21对于3值的A/D转换值生成VRH、VRL或该中点电压(VRH+VRL)/2的3个值。由于3个值的生成可以仅仅使用2个参考电源，因此，可以节约参考电压源的数目和参考电压源的提供配线的区域。
在该动作，参考电压VRH、VRL绝对值的偏差不影响A/D转换特性的线性，而只有中点电压的生成精度影响线性。电容器的电容比精度规定了该中点电压。电容比的精度远远大于电阻比的精度，可以提供高精度A/D转换器11。
为了运算值VOP的生成，通过开关49将电容器25、27的端子25b、27b连接到输入23a，而通过开关55将电容器29的端子29a连接到输出23b。在第2开关单元中，通过时钟信号(Φ2＝1、Φ4＝1)来使开关49、55导通，并且通过时钟信号(ΦS＝0、Φ1＝0、Φ3＝0、ΦR＝0)使开关43、47、51、53不导通。电容器25、27的端子25b、27b通过开关47从基准电位线LCOM分离，而电容器25、27的端子25a、27a通过开关51从输出23b分离。输入23a和输出23b通过开关53来分离。
在图4(d)的步骤S103(和S203)中，进行保存动作。在保存动作模式中，将运算放大电路23的输出23b上的运算值VOP保存在第1和第2电容器25、27。为了保存，电容器25、27彼此并联连接。循环型A/D转换器11包含用于运算值VOP的保存的第3开关单元。另外，通过第3开关单元，运算值VOP作为模拟信号被提供给A/D转换电路17。
为了将VOP保存在电容器25、27，通过开关51、55而将电容器25的端子25a连接到输出23b，通过开关31c、51、55而将电容器27的端子27a连接到输出23b，并且通过开关47将基准电位供给电容器25、27的端子25b、27b。在第3开关单元中，通过时钟信号(ΦDS＝1、Φ1＝1、Φ3＝1、Φ4＝1)来使电容器31c、47、51、55导通，并且通过时钟信号(ΦS＝0、Φ2＝0、ΦR＝0)使电容器43、49、53不导通。电容器25、27的端子25a、27a通过开关43与输入15a分离，而电容器25、27的端子25b、27b通过开关49与输入23a分离。在增益级15的运算动作模式中，运算放大电路23输入23a变成基准电位VCOM。另外，通过第3开关单元(在本实施方式中，开关55)，运算值VOP被提供给A/D转换电路17。
在图4(e)的步骤S104(S204)中，重复步骤S102(S202)和S103(S203)来生成数字信号D1(2)～D1(N)、D2(2)～D2(N)。该重复进行直到获得规定位数的A/D转换结果为止。例如，N次循环的话，得到相当于大约N+1位的分辨率。
在必要的情况下，在图5的步骤S105(和S205)中，进行初始复位动作。为了进行初始复位动作，连接电容器25、27、29的两端。另外，为了后续动作，在电容器25、27、29的两端赋予基准电位VCOM。增益级15将电容器25、27、29连接到运算放大电路23的输入23a和输出23b，并且将运算放大电路23的输入23a连接到输出23b。包含用于初始复位动作的第4开关单元并且在第4开关单元中，通过时钟信号(ΦDS＝1、Φ2＝1、Φ3＝1、ΦR＝1)来使开关31c、49、51、53、55导通，并且通过时钟信号(ΦS＝0、Φ1＝0)来使开关43、47不导通。在运算放大电路23的输出23c产生基准电位VCOM。
在3值A/D转换中，参考电压VRCH、VRCL以例如式(8)、(9)来赋予。
VRCH＝(3×VRH+5×VRL)/8        (8)
VRCL＝(5×VRH+3×VRL)/8        (9)
在式(1)、(2)、(8)、(9)表示的每一次循环的转换特性由图2表示。
图6是表示图像传感器装置的电路模块的图。如果参考图6，在图像传感器1中，垂直移位寄存器3连接到包含图像传感器单元2a的阵列的单元阵列2的行，A/D转换器阵列4连接到单元阵列2的列。A/D转换器阵列4包含排列成阵列的多个A/D转换器。作为各个A/D转换器，可以使用A/D转换器11。A/D转换器11的每个通过列线8来连接到图像传感器单元2a。在列线8连接有偏压电路9，而偏压电路9包含设置在各条列线8的电流源晶体管9a和电流源Ibias。在该图像传感器装置1中，按照图3的时序图，生成复位电平的信号S1的A/D转换值(D1(1)～D1(N))和信号电平的信号S2的A/D转换值(D2(1)～D2(N))。
在该图像传感器装置1中，循环型A/D转换器11的每一个在增益级15使用D/A转换电路21。因此，可以使图像传感器装置1的面积变小。在必要的情况下，A/D转换器阵列4的输出通过冗余表示-非冗余表示转换电路7将对应来自像素2a的信号的M位数字码进行转换。
图像传感器装置1进一步包含产生电压信号VRH的基准电压电路33、产生电压信号VRL的基准电压电路35、连接到基准电压电路33的第1导线10a以及连接到基准电压电路35的导线10b。导线10a、10b在列线8的延伸方向交叉的方向上延长。各个循环型A/D转换器11内的D/A转换电路21连接到导线10a、10b。根据该图像传感器装置，用于将参考电压信号VRH、VRL提供给循环型A/D转换器11而使用2条而不是3条导线。
图7是表示图像传感器的像素的图。像素2a例如具有CMOS图像传感器单元的结构。光电二极管DF接收与图像相关的一部分像素的光L。选择晶体管的MS的栅极连接到在行方向延伸的低选择线S。复位晶体管MR的栅极连接到复位线R。转移晶体管MT的栅极连接到在行方向延伸的转移选择线。光电二极管DF的一端通过转移晶体管MT而连接到浮动扩散层FD。浮动扩散层FD通过复位晶体管MR连接到复位电位线Reset并且连接到晶体管MA的栅极。晶体管MA的一个电流端子(例如漏极)通过选择晶体管的MS连接到列线8。晶体管MA将对应于浮动扩散层FD的电荷量的电位通过选择晶体管的MS提供给列线。
在该结构的像素中，噪声消除动作进行如下。首先，将复位控制信号R提供给复位晶体管MR，并对浮动扩散层FD进行复位。通过放大晶体管MA读出该复位电平。接着，将电荷转移控制信号TX供给转移晶体管MT，并且从光电二极管DF将光诱导信号电荷转移到浮动扩散层。其后，通过晶体管MA读出该信号电平。由此，像素2a可以生成表示复位电平的信号S1和表示在该复位电平上叠加的信号电平的信号S2。
该复位电平和信号电平之差通过数字噪声消除电路5来求出。由此，由像素2a的晶体管特性偏差引起的固定图像噪声，和对浮动扩散层进行复位时产生的复位噪声等的噪声被消除。在A/D转换器阵列4连接有噪声消除电路5，A/D转换器阵列4的输出被提供给噪声消除电路5。对应来自像素2a的信号的A/D转换值被保存在噪声消除电路5中。噪声消除电路5对来自水平移位寄存器6的信号响应而向图像传感器1的输出提供数字信号DOUT。数字噪声消除通过求出表示复位电平的信号S1的位列和在该复位电平上叠加的信号电平所表示的信号的位列S2的差分来进行。
噪声消除电路5包含第1存储电路61、第2存储电路63和运算电路65。第1存储电路61保存按照图3的时序图而生成的A/D转换值(D1(1)～D1(N))。第2存储电路63保存按照图3的时序图而生成的A/D转换值(D2(1)～D2(N))。运算电路65通过求出存储于2个存储电路61、63的位列之间的差分来生成进行了数字噪声消除的输出VOUT。
在差分的生成之前，将冗余码(取每个位数D＝0、1、2的3个值)的位例转换成非冗余码的位列。当表示N位数的冗余码的A/D转换输出值的列(D(1)、D(2)、…、D(N-1)、D(N))时，D(1)是最高位的位，而D(N)是最低位的位，并表示各个输出值D(i-1)＝(B0(i-1)、B1(i-1))。从A/D转换输出值的列生成各位数的每个位列。B0位列表示(B0(1)、B0(2)、…、B0(N-1)、B0(N))，B1位列表示(B1(1)、B1(2)、…、B1(N-1)、B1(N))。
从冗余码到非冗余码的转换进行如下。通过对3值的冗余码D对应
D、B1、B0
0、0、0
1、0、1
2、1、1
来规定A/D转换电路17的输出B1、B0的值时，通过将非冗余码N位数的B0位列与N位数的B1位列相加而得到N+1的2进制数来表示。上述的加法在加法器上进行。将复位电平和信号电平的各个A/D转换值转换成非冗余码之后，将这些非冗余码之一转换为补码形式并通过加法器进行减法运算。由此，进行噪声消除。
图8是表示数字噪声消除电路内的运算电路的模块图。来自A/D转换器阵列4的复位电平的冗余位列被保存在存储电路73中。存储电路73包含B0位列的存储电路73a和B1位列的存储电路73b。存储电路73连接到冗余-非冗余转换电路77。冗余-非冗余转换电路77的加法器77a将N位冗余表示的数字值转换成N+1位非冗余表示的数字值DN+1(R)。另外，来自A/D转换器阵列4的信号电平的冗余位列被保存在存储电路75。存储电路75包含B0位列的存储电路75a和B1位列的存储电路75b。存储电路75连接到冗余-非冗余转换电路79。冗余-非冗余转换电路79的加法器79a将N位冗余表示的数字值转换成N+1位非冗余表示的数字值DN+1(S)。冗余-非冗余转换电路79连接到补码器81，而补码器81生成非冗余补码形式的数字值(N+1位非冗余补码形式的数字值)DN+1(S)。加法器83将数字值DN+1(R)和DN+1(S)相加来生成进行了噪声消除的数字值VOUT。
根据该图像传感器装置1，利用来自图像传感器单元2a的信号S1、S2的数字信号，而将由复位动作引起的复位电平的噪声，从表示复位噪声的的电荷以及表示受光量的电荷所生成的信号中消除。
在数字噪声消除电路的一个例子中，冗余-非冗余转换电路77和79可以分别被包含在图6所示的存储电路61和63中。另外，冗余-非冗余转换电路77和79可以分别包含保存在N+1位非冗余表示的数字值的存储电路77b和79b。运算电路63可以包含加法器81。运算电路65可以包含加法器83。根据该结构，在每列所设置的电路中，非冗余表示的数字值被生成，并且运算电路65对全部列共用。
在数字噪声消除电路的另一个例子中，冗余-非冗余转换电路77和79以及补码器81可以被包含在图6所示的运算电路65中。运算电路65接收表示信号S1和S2的每一个的2个N位冗余表示的数字值，对这些进行冗余-非冗余转换并且生成差分值。根据该结构，冗余-非冗余转换电路和差分器对全部列共用。
另外，上述的复位电平和信号电平的差可以在A/D转换的时候消除。由此，由像素2a的晶体管特性偏差引起的固定图像噪声，和对浮动扩散层进行复位时产生的复位噪声等的噪声被消除。
图9是表示本发明所涉及的循环型A/D转换器的电路模块图。该循环型A/D转换器11a具备增益级15、A/D转换电路17、逻辑电路19和D/A转换电路21。增益级15包含接收转换到数字值的模拟信号VIN的输入15a和提供每一次循环的运算值VOP的输出15b。另外，增益级15包含单端型的运算放大电路23和第1～第3的电容器25、27、29。
图10是表示用于模拟相关的二次采样(CDS)的主要步骤的图。在图10(a)和图10(b)的步骤中，进行初始保持动作。在初始保存动作模式的前半部分，将表示复位电平的信号S1保持在电容器25、27中。在图10(a)的步骤中，循环型A/D转换器11a包含用于将信号S1保持在电容器25、27的第5开关单元。
为了将信号S1保持在电容器25、27，将电容器25、27的端子25a、27a连接到输入15a，并且将基准电位供给电容器25、27的端子25b、27b。在第5开关单元中，通过时钟信号(ΦS＝1、Φ2＝1、ΦS＝1)来使开关42、49、52导通，并且通过时钟信号(Φ1＝0、Φ1d＝0)使开关47、50不导通。增益级15中，运算放大电路23的输入23a和输出23c彼此连接时，在运算放大电路23的输出23c产生基准电压VCOM。通过该连接，电容器25、27接收表示复位电平的信号S1。为了保存，电容器25、27彼此并联连接。
在初始保存动作模式的后半部分中，在电容器25、27接收表示信号电平的S2。在图10(b)的步骤，循环型A/D转换器11a，将信号S2保持在电容器25、27，并且生成信号S1和信号S2的差分。为了后续的循环动作，差分值被保存在电容器25、27、29。
循环型A/D转换器11a包含用于生成信号S1和信号S2的差分的第6开关单元。为了保存和差分生成，并联连接的电容器25、27连接到输入15a和运算放大电路23的输入23a之间，并且电容器29连接到运算放大电路23的输入23a和输出23b之间。
在第6开关单元中，通过时钟信号(ΦS＝1、Φ2＝1)使开关42、49导通，并且通过时钟信号(Φ1＝0、Φ1d＝0、ΦS＝0)使开关47、50、52不导通。增益级15中，运算放大电路23的输入23a和输出23c彼此连接时，在运算放大电路23的输出23c产生运算值VOP。通过该连接，运算放大电路23的输出23c由VOP＝(C1a+C1b)/C2×(VR-VS)来表示。
根据该A/D转换器11a，使用增益级15来对由复位动作消除复位电平的信号进行A/D转换。该A/D转换通过图4(b)～图4(d)所表示的步骤来进行。
在优选的实施方式用图示说明了本发明的原理，本领域的技术人员可以认识到，本发明在不偏离其原理的情况下可对配置和详细内容进行变更。本发明不限于本实施方式所公开的特定结构。因此，保护从本专利的保护范围和其思想的所有修改和变更的权利。
符号说明
1…图像传感器，2…单元阵列，2a…图像传感器单元，3…垂直移位寄存器，4…A/D转换器阵列，5…噪声消除电路，8…列线，9…偏压电路，10a、10b…导线，11…循环型A/D转换器，15…增益级，15a…增益级的输入，15b…增益级的输出，17…A/D转换电路，17a、17b…比较器，19…逻辑电路，21…D/A转换电路，23…运算放大电路，23a、23c…运算放大电路的输入，23b…运算放大电路的输出，25、27、29…电容器，VIN…模拟信号，LCOM…基准电位线，VCOM…基准电位，VOP…运算值(信号)，D…数字信号，VRCH、VRCL…基准信号，B0、B1…位

Claims (23)

1.一种循环型A／D转换器，其特征在于，
具备：
增益级，包含接收被转换到数字值的模拟信号的输入、输出以及具有第1输入、第2输入和输出的单端型运算放大电路；
A／D转换电路，对应于来自所述增益级的所述输出的信号或所述模拟信号而生成包含多个位的数字信号；
逻辑电路，对应于所述数字信号而生成具有第1～3值的控制信号；以及
D／A转换电路，对所述控制信号响应而将第1和第2电压信号的至少一个提供给所述增益级，
所述增益级包含第1～第3电容器，
所述运算放大电路的第2输入接收基准电位，
所述增益级进行运算动作和保存动作，所述运算动作通过所述运算放大电路和所述第1～第3电容器来生成运算值，所述保存动作将该运算值保存在所述第1和第2电容器，
所述D／A转换电路具有分别连接到所述第1和第2电容器的第1和第2输出，
在所述运算动作中，所述第3电容器连接到所述运算放大电路的所述输出和所述第1输入之间，并且所述第1和第2电容器连接到所述D／A转换电路和所述第1输入之间，而在该增益级的所述输出生成所述运算值，
所述D／A转换电路包含开关电路，所述开关电路用于响应所述控制信号而将所述第1和第2电压信号中的任一个提供给所述第1输出并且将所述第1和第2电压信号中的任一个提供给所述第2输出，
对应于所述控制信号而提供给所述增益级的电压信号仅为所述第1和第2电压信号的任意一者或两者。
2.根据权利要求1所述的循环型A／D转换器，其特征在于，
所述开关电路对所述控制信号的所述第1值响应而将所述第1电压信号供给给所述第1和第2电容器两者，对所述控制信号的所述第2值响应而将所述第1和第2的电压信号分别供给给所述第1和第2的电容器，对所述控制信号的所述第3值响应将所述第2电压信号供给给所述第1和第2电容器两者。
3.根据权利要求1或2所述的循环型A／D转换器，其特征在于，
所述开关电路由连接到提供所述第1电压信号的第1电压信号源和所述第1输出之间的第1开关、连接到提供所述第2电压信号的第2电压信号源和所述第2输出之间的第2开关以及连接到所述第1输出和所述第2输出之间的第3开关构成，
所述D／A转换电路对所述控制信号的所述第1值响应，通过使所述第1开关和所述第3开关导通而分别经由所述第1输出、第2输出而将所述第1电压信号供给给所述第1电容器和第2电容器，
所述D／A转换电路对所述控制信号的所述第2值响应，通过使所述第1开关导通而经由所述第1输出而将所述第1电压信号供给给所述第1电容器，并且通过使所述第2开关导通而经由所述第2输出将所述第2电压信号供给给所述第2电容器，
所述D／A转换电路对所述控制信号的所述第3值响应，通过使所述第2开关和所述第3开关导通而分别经由所述第1输出、第2输出而将所述第2电压信号供给给所述第1电容器和第2电容器。
4.根据权利要求1或2所述的循环型A／D转换器，其特征在于，
在保存动作中，所述第3电容器连接到所述运算放大电路的所述输出和所述第1输入之间并且所述第1和第2电容器连接到所述运算放大电路的所述输出和所述基准电位之间。
5.根据权利要求3所述的循环型A／D转换器，其特征在于，
在保存动作中，所述第3电容器连接到所述运算放大电路的所述输出和所述第1输入之间并且所述第1和第2电容器连接到所述运算放大电路的所述输出和所述基准电位之间。
6.根据权利要求1或2所述的循环型A／D转换器，其特征在于，
所述增益级进一步进行初始复位动作，
在初始复位动作中，所述第1～第3电容器连接到所述运算放大电路的所述第1输入和所述运算放大电路的所述输出之间，并且所述运算放大电路的所述第1输入连接到所述运算放大电路的所述输出。
7.根据权利要求3所述的循环型A／D转换器，其特征在于，
所述增益级进一步进行初始复位动作，
在初始复位动作中，所述第1～第3电容器连接到所述运算放大电路的所述第1输入和所述运算放大电路的所述输出之间，并且所述运算放大电路的所述第1输入连接到所述运算放大电路的所述输出。
8.根据权利要求4所述的循环型A／D转换器，其特征在于，
所述增益级进一步进行初始复位动作，
在初始复位动作中，所述第1～第3电容器连接到所述运算放大电路的所述第1输入和所述运算放大电路的所述输出之间，并且所述运算放大电路的所述第1输入连接到所述运算放大电路的所述输出。
9.根据权利要求5所述的循环型A／D转换器，其特征在于，
所述增益级进一步进行初始复位动作，
在初始复位动作中，所述第1～第3电容器连接到所述运算放大电路的所述第1输入和所述运算放大电路的所述输出之间，并且所述运算放大电路的所述第1输入连接到所述运算放大电路的所述输出。
10.根据权利要求1或2所述的循环型A／D转换器，其特征在于，
所述增益级在初始保存动作中，将所述运算放大电路的所述第1输入和所述运算放大电路的所述输出彼此连接，并且在所述第1～第3电容器中接收所述模拟信号。
11.根据权利要求3所述的循环型A／D转换器，其特征在于，
所述增益级在初始保存动作中，将所述运算放大电路的所述第1输入和所述运算放大电路的所述输出彼此连接，并且在所述第1～第3电容器中接收所述模拟信号。
12.根据权利要求4所述的循环型A／D转换器，其特征在于，
所述增益级在初始保存动作中，将所述运算放大电路的所述第1输入和所述运算放大电路的所述输出彼此连接，并且在所述第1～第3电容器中接收所述模拟信号。
13.根据权利要求5所述的循环型A／D转换器，其特征在于，
所述增益级在初始保存动作中，将所述运算放大电路的所述第1输入和所述运算放大电路的所述输出彼此连接，并且在所述第1～第3电容器中接收所述模拟信号。
14.根据权利要求6所述的循环型A／D转换器，其特征在于，
所述增益级在初始保存动作中，将所述运算放大电路的所述第1输入和所述运算放大电路的所述输出彼此连接，并且在所述第1～第3电容器中接收所述模拟信号。
15.根据权利要求7所述的循环型A／D转换器，其特征在于，
所述增益级在初始保存动作中，将所述运算放大电路的所述第1输入和所述运算放大电路的所述输出彼此连接，并且在所述第1～第3电容器中接收所述模拟信号。
16.根据权利要求8所述的循环型A／D转换器，其特征在于，
所述增益级在初始保存动作中，将所述运算放大电路的所述第1输入和所述运算放大电路的所述输出彼此连接，并且在所述第1～第3电容器中接收所述模拟信号。
17.根据权利要求9所述的循环型A／D转换器，其特征在于，
所述增益级在初始保存动作中，将所述运算放大电路的所述第1输入和所述运算放大电路的所述输出彼此连接，并且在所述第1～第3电容器中接收所述模拟信号。
18.一种图像传感器装置，其特征在于，
具备：
包含图像传感器单元的阵列的单元阵列；以及
连接到所述单元阵列并包含多个循环型A／D转换器的转换器阵列，
所述循环型A／D转换器的各个经由所述单元阵列的列线而连接到所述图像传感器单元，
所述循环型A／D转换器的各个为根据权利要求1～17中的任意一项所记载的循环型A／D转换器，
在所述运算动作前，在所述第1～第3电容器中存储所述模拟信号。
19.根据权利要求18所述的图像传感器装置，其特征在于，
所述图像传感器单元能够生成表示复位电平的第1信号和表示在该复位电平上叠加的信号电平的第2信号，
所述增益级将所述运算放大电路的所述输出和所述第1输入彼此连接，并且所述增益级的所述输入和所述运算放大电路的所述第1输入之间连接所述第1和第2电容器，从而在所述第1和第2电容器中接收所述复位电平的信号，
所述增益级在所述运算放大电路的所述输出和所述第1输入之间连接所述第3电容器，并且在所述增益级的所述输入和所述运算放大电路的所述第1输入之间连接所述第1和第2电容器，从而在所述第1和第2电容器中接收所述信号电平的信号。
20.根据权利要求18所述的图像传感器装置，其特征在于，
进一步具备噪声消除电路，
所述图像传感器单元能够生成表示复位电平并由第1冗余位列构成的第1信号和表示在该复位电平上叠加的信号电平并由第2冗余位列构成的第2信号，
所述噪声消除电路包含保存所述复位电平的信号的第1A／D转换值的第1存储电路、保存所述信号电平的信号的第2A／D转换值的第2存储电路、以及生成所述第1A／D转换值和所述第2A／D转换值的差并从所述第2信号减去该复位电平而消除复位噪声的运算电路。
21.根据权利要求20所述的图像传感器装置，其特征在于，
所述运算电路包含分别将所述第1和第2冗余位列转换成第1和第2非冗余位列的第1和第2冗余-非冗余转换电路、补码器和加法器，
所述运算电路将所述第1冗余-非冗余转换电路的输出值和所述第2冗余-非冗余转换电路的输出值的差分作为噪声消除值而输出。
22.根据权利要求18～21中的任一项所述的图像传感器装置，其特征在于，
进一步具备：
产生所述第1电压信号的第1基准电压电路；
产生所述第2电压信号的第2基准电压电路；
连接到所述第1基准电压电路的第1导线；以及
连接到所述第2基准电压电路的第2导线，
所述各个循环型A／D转换器内的D／A转换电路连接到第1和第2导线。
23.一种使用循环型A／D转换来从模拟信号生成数字信号的方法，其特征在于，
具备：
(a)将具有模拟值的A信号保存在第1～第3电容器中的步骤；
(b)生成表示所述A信号的数字值并具有第1～第3值的任一个的D0信号的步骤；
(c)生成D0信号后，将所述第3电容器连接到运算放大电路的输出和运算放大电路的第1输入之间并且将所述第1和第2电容器的一端连接到所述运算放大电路的所述第1输入，通过在所述第1电容器的另一端和所述第2电容器的另一端施加D／A信号，从而在所述运算放大电路的所述输出生成运算值的步骤；
(d)通过将所述第3电容器连接到所述运算放大电路的所述输出和所述第1输入之间，并且将所述第1和第2电容器连接到所述运算放大电路的所述输出和基准电位之间，将所述运算值保存在所述第1和第2电容器中并且生成表示所述运算值的数字值且具有第1～第3值中的任意一个的Di信号的步骤；以及
(e)重复步骤(c)和(d)来生成所述数字信号的步骤，
所述D／A信号是对应于所述D0信号或所述Di信号的模拟值的第1和第2电压信号的任一个，
当所述D0信号是所述第1值时，所述第1电压信号施加到所述第1电容器的另一端和所述第2电容器的另一端；
当所述D0信号是所述第2值时，所述第2电压信号施加到所述第1电容器的另一端和所述第2电容器的另一端；
当所述D0信号是所述第3值时，所述第1和第2电压信号分别施加到所述第1和第2电容器的另一端，
当所述Di信号是所述第1值时，所述第1电压信号施加到所述第1电容器的另一端和所述第2电容器的另一端；
当所述Di信号是所述第2值时，所述第2电压信号施加到所述第1电容器的另一端和所述第2电容器的另一端；
当所述Di信号是所述第3值时，所述第1和第2电压信号分别施加到所述第1和第2电容器的另一端。
CN200980141382.7A 2008-10-17 2009-10-15 循环型a/d转换器、图像传感器装置及从模拟信号生成数字信号的方法 Active CN102187581B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-269001 2008-10-17
JP2008269001 2008-10-17
PCT/JP2009/067853 WO2010044444A1 (ja) 2008-10-17 2009-10-15 巡回型ａ／ｄ変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法

Publications (2)

Publication Number Publication Date
CN102187581A CN102187581A (zh) 2011-09-14
CN102187581B true CN102187581B (zh) 2014-05-14

Family

ID=42106608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980141382.7A Active CN102187581B (zh) 2008-10-17 2009-10-15 循环型a/d转换器、图像传感器装置及从模拟信号生成数字信号的方法

Country Status (5)

Country Link
US (1) US8581171B2 (zh)
JP (1) JP5187782B2 (zh)
KR (1) KR101545769B1 (zh)
CN (1) CN102187581B (zh)
WO (1) WO2010044444A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581171B2 (en) * 2008-10-17 2013-11-12 National University Corporation Shizuoka University Cyclic A/D converter, image sensor device, and method for generating digital signal from analog signal
EP2571169B1 (en) * 2010-05-14 2019-07-03 National University Corporation Shizuoka University A/d converter
JP2015177374A (ja) 2014-03-14 2015-10-05 株式会社東芝 Ａｄ変換回路
KR20200134091A (ko) 2019-05-21 2020-12-01 삼성전자주식회사 아날로그-디지털 변환을 수행하는 전단 회로 및 이를 포함하는 터치 처리 회로

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6256023A (ja) 1985-09-02 1987-03-11 Fujitsu Ltd Ａ／ｄ変換器
JP3962788B2 (ja) 2003-10-29 2007-08-22 国立大学法人静岡大学 Ａ／ｄ変換アレイ及びイメージセンサ
JP4469988B2 (ja) 2005-09-07 2010-06-02 国立大学法人静岡大学 ノイズキャンセル機能付きａ／ｄ変換器
JP4478798B2 (ja) 2005-10-07 2010-06-09 国立大学法人静岡大学 オフセット低減機能をもつ巡回型ａ／ｄ変換器、およびオフセット電圧を低減する方法
JP4482694B2 (ja) 2006-02-03 2010-06-16 国立大学法人静岡大学 高精度巡回型ａ／ｄ変換器とこれを用いたイメージセンサ
JP4469989B2 (ja) 2006-11-30 2010-06-02 国立大学法人静岡大学 Ｎビットａ／ｄ変換器
JP4328863B2 (ja) 2006-11-30 2009-09-09 国立大学法人静岡大学 巡回型ａ／ｄ変換器およびイメージセンサ
JP4423427B2 (ja) 2006-11-30 2010-03-03 国立大学法人静岡大学 アナログディジタル変換器およびイメージセンシング半導体デバイス
US7443333B2 (en) * 2007-02-13 2008-10-28 Freescale Semiconductor, Inc. Single stage cyclic analog to digital converter with variable resolution
US8149150B2 (en) * 2008-01-09 2012-04-03 National University Corporation Shizuoka University Cyclic analog/digital converter
US8581171B2 (en) * 2008-10-17 2013-11-12 National University Corporation Shizuoka University Cyclic A/D converter, image sensor device, and method for generating digital signal from analog signal

Also Published As

Publication number Publication date
WO2010044444A1 (ja) 2010-04-22
CN102187581A (zh) 2011-09-14
KR20110084191A (ko) 2011-07-21
US20110240832A1 (en) 2011-10-06
KR101545769B1 (ko) 2015-08-19
JP5187782B2 (ja) 2013-04-24
JPWO2010044444A1 (ja) 2012-03-15
US8581171B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
KR101689053B1 (ko) A/d 변환기
JP5500660B2 (ja) 固体撮像装置
US9041580B2 (en) Solid-state imaging apparatus and semiconductor device
US8659459B2 (en) Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device
KR101743800B1 (ko) A/d 변환기, 이미지 센서 디바이스 및 아날로그 신호로부터 디지털 신호를 생성하는 방법
KR101157749B1 (ko) 순회형 아날로그·디지털 변환기
CN102187581B (zh) 循环型a/d转换器、图像传感器装置及从模拟信号生成数字信号的方法
JP4811339B2 (ja) Ａ／ｄ変換器
US11563440B2 (en) Analog-to-digital converter and analog-to-digital conversion method thereof
JP2017060071A (ja) 半導体装置
JPWO2009131018A1 (ja) イメージセンサー用ａ／ｄ変換器
JP4478798B2 (ja) オフセット低減機能をもつ巡回型ａ／ｄ変換器、およびオフセット電圧を低減する方法
JP4328863B2 (ja) 巡回型ａ／ｄ変換器およびイメージセンサ
JP4423427B2 (ja) アナログディジタル変換器およびイメージセンシング半導体デバイス
US7652612B2 (en) Cyclic pipeline analog-to-digital converter
JP5226085B2 (ja) デジタル／アナログ変換回路
CN113625034A (zh) 采样电路、采样阵列、存算一体芯片以及电子设备
JP5986119B2 (ja) アナログデジタル変換器
JP2014140212A (ja) 固体撮像装置
JP2013201671A (ja) 電流源マトリックス型ｄａコンバータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant