JPWO2010044444A1 - 巡回型a/d変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法 - Google Patents
巡回型a/d変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法 Download PDFInfo
- Publication number
- JPWO2010044444A1 JPWO2010044444A1 JP2010533923A JP2010533923A JPWO2010044444A1 JP WO2010044444 A1 JPWO2010044444 A1 JP WO2010044444A1 JP 2010533923 A JP2010533923 A JP 2010533923A JP 2010533923 A JP2010533923 A JP 2010533923A JP WO2010044444 A1 JPWO2010044444 A1 JP WO2010044444A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- value
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 125000004122 cyclic group Chemical group 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 176
- 238000006243 chemical reaction Methods 0.000 claims abstract description 122
- 230000004044 response Effects 0.000 claims abstract description 32
- 238000000586 desensitisation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 17
- 230000014509 gene expression Effects 0.000 description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000009966 trimming Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
- H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
- H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
特許文献2には、巡回型A/D変換器が記載されている。この巡回型A/D変換器は、2対のキャパシタと、差動入力及び差動出力を有する増幅器とを含む。A/D変換器のDA変換部は、3値(VRM、VRP、COMMON)のいずれかを一対のキャパシタに提供する。
特許文献3には、高精度巡回型A/D変換器が記載されている。このA/D変換器は、3つのキャパシタと、差動入力オペアンプとを含む。A/D変換器のDA変換部は、3値(+VR、−VR、GND)のいずれかを3つのうちの所定のキャパシタに提供する。
特許文献4には、巡回型A/D変換器が記載されている。このA/D変換器は、2対のキャパシタと、差動入力及び差動出力を有する増幅器とを含む。A/D変換器のDA変換部は、3値(+Vref1、−Vref2、COMMON)のいずれかを一対のキャパシタに提供する。
特許文献5には、NビットA/D変換器が記載されている。このA/D変換器は、2対のキャパシタと、演算増幅回路とを含む。A/D変換器のDA変換回路は、3値(+VR、−VR、GND)のいずれかを一対のキャパシタに提供する。
特許文献6には、アナログディジタル変換器が記載されている。このアナログディジタル変換器は、4つのキャパシタと、演算増幅回路とを含む。A/D変換器のDA変換回路は、3値(VREFP、VREFN、COMMON)のいずれかを一対のキャパシタに提供する。
特許文献7には、A/D変換器が記載されている。このA/D変換器は、2つのキャパシタと、演算増幅回路とを含む。A/D変換器のDA変換回路は、3値(VRM、VRP、COMMON)のいずれかを一対のキャパシタに提供する。
方法が提供される。
ディジタル信号 演算値VOPの範囲
D=0のとき、VRCL>VOP、
D=1のとき、VRCH≧VOP≧VRCL、
D=2のとき、VOP>VRCH、 (1)
となる。A/D変換回路17がゲインステージ15からの演算値VOPを所定の2つの基準信号と比較することによって3値の冗長ディジタル信号を生成している。
条件D=2が満たされるとき、VDA1=VDA2=VRHを提供する。
条件D=1が満たされるとき、VDA1=VRH、VDA2=VRLを提供する。
条件D=0が満たされるとき、
VDA1=VDA2=VRLを提供する。 (2)
演算値VOPは以下の式で表される。
VOP=(1+C1/C2)×VIN−VR (3)
C1=C1a+C1b (4)
である。また、値VRはD/A変換回路21からの電圧信号VDA1、VDA2によって規定されており、以下のように表される。
条件D=2が満たされるとき、VR=(C1a+C1b)×VRH/C2である。
条件D=1が満たされるとき、VR=(C1a×VRH+C1b×VRL)/C2である。
条件D=0が満たされるとき、
VR=(C1a+C1b)×VRL/C2である。 (5)
VOP=2×VIN−VR (6)
また、関係(3)も以下のように書き換えられる。
条件D=2が満たされるとき、VR=VRHである。
条件D=1が満たされるとき、VR=(VRH+VRL)/2である。
条件D=0が満たされるとき、
VR=VRLである。 (7)
すなわち、D/A変換回路21は、3値のA/D変換値に対してVRH、VRL又はその中点の電圧(VRH+VRL)/2の3値を生成する。3値の生成が2つの参照電源のみを用いて可能にされるので、参照電圧源の数及び参照電圧の提供する配線の領域を節約できる。
る。
VRCH=(3×VRH+5×VRL)/8 (8)
VRCL=(5×VRH+3×VRL)/8 (9)
式(1)、(2)、(8)、(9)で表される1巡回あたりの変換特性は、図2に示される。
D、B1、B0
0、 0、 0
1、 0、 1
2、 1、 1
という対応により、A/D変換回路17の出力B1、B0の値が規定されるとき、非冗長コードは、N桁のB0ビット列をN桁のB1ビット列と加算して得られるN+1桁の2進数によって表される。上記の加算は加算器で行われる。リセットレベル及び信号レベルの各々のA/D変換値を非冗長コードに変換し後に、これらの非冗長コードの一方を補数表現に変換して、加算器により減算を行う。これにより、ノイズキャンセルが行われる。
出力15bを含む。また、ゲインステージ15は、シングルエンド型の演算増幅回路23及び第1〜第3のキャパシタ25、27、29を含む。
タ25、27に格納するための第5のスイッチ手段を含む。
VOP=(C1a+C1b)/C2×(VR−VS)
で表される。
Claims (12)
- 巡回型A/D変換器であって、
ディジタル値に変換されるアナログ信号を受ける入力、出力、並びに第1の入力、第2の入力及び出力を有するシングルエンド型の演算増幅回路を含むゲインステージと、
前記ゲインステージの前記出力からの信号又は前記アナログ信号に応じて、複数ビットを含むディジタル信号を生成するA/D変換回路と、
前記ディジタル信号に応じて、第1〜第3の値を有する制御信号を生成する論理回路と、
前記制御信号に応答して前記ゲインステージに第1及び第2の電圧信号の少なくともいずれか一方を提供するD/A変換回路と
を備え、
前記ゲインステージは、第1〜第3のキャパシタを含み、
前記演算増幅回路の前記第2の入力は、基準電位を受け、
前記ゲインステージは、前記演算増幅回路及び前記第1〜第3のキャパシタにより演算値を生成する演算動作と、該演算値を前記第1及び第2のキャパシタに格納する格納動作を行い、
前記D/A変換回路は、前記第1及び第2のキャパシタにそれぞれ接続された第1及び第2の出力を有しており、
前記演算動作では、前記第3のキャパシタが前記演算増幅回路の前記出力と前記第1の入力との間に接続されると共に前記第1及び第2のキャパシタが前記D/A変換回路と前記第1の入力との間に接続されて、前記演算値が当該ゲインステージの前記出力に生成され、
前記D/A変換回路は、前記制御信号に応答して、前記第1の出力に前記第1及び第2の電圧信号のいずれかを提供すると共に前記第2の出力に前記第1及び第2の電圧信号のいずれかを提供するためのスイッチ回路を含む、ことを特徴とする巡回型A/D変換器。 - 前記スイッチ回路は、前記制御信号の前記第1の値に応答して、前記第1及び第2のキャパシタの両方に前記第1の電圧信号を供給し、前記制御信号の前記第2の値に応答して、前記第1及び第2のキャパシタにそれぞれ第1及び第2の電圧信号を供給し、前記制御信号の前記第3の値に応答して、前記第1及び第2のキャパシタの両方に前記第2の電圧信号を供給する、ことを特徴とする請求項1に記載された巡回型A/D変換器。
- 前記スイッチ回路は、前記第1の電圧信号源と前記第1の出力との間に接続された第1のスイッチと、前記第2の電圧信号源と前記第2の出力との間に接続された第2のスイッチと、並びに前記第1の出力と前記第2の出力との間に接続された第3のスイッチとから構成され、
前記D/A変換回路は、前記制御信号の前記第1の値に応答して、前記第1のスイッチ及び前記第3のスイッチをオンすることにより、それぞれ前記第1の出力、第2の出力を介して前記第1のキャパシタ及び第2のキャパシタに前記第1の電圧信号を供給し、
前記D/A変換回路は、前記制御信号の前記第2の値に応答して、前記第1のスイッチをオンすることにより、前記第1の出力を介して前記第1のキャパシタに前記第1の電圧信号を供給すると共に、前記第2のスイッチをオンすることにより、前記第2の出力を介して前記第2のキャパシタに前記第2の電圧信号を供給し、
前記D/A変換回路は、前記制御信号の前記第3の値に応答して、前記第2のスイッチ及び前記第3のスイッチをオンすることにより、それぞれ前記第1の出力、第2の出力を介して前記第1のキャパシタ及び第2のキャパシタに前記第2の電圧信号を供給する、ことを特徴とする請求項1又は請求項2に記載された巡回型A/D変換器。 - 前記格納動作では、前記第3のキャパシタが前記演算増幅回路の前記出力と前記第1の入力との間に接続されると共に前記第1及び第2のキャパシタが前記演算増幅回路の前記出力と前記基準電位との間に接続される、ことを特徴とする請求項1〜請求項3のいずれか一項に記載された巡回型A/D変換器。
- 前記ゲインステージは、さらに、初期リセット動作を行うことができ、
前記初期リセット動作では、前記第1〜第3のキャパシタは、前記演算増幅回路の前記第1の入力と前記演算増幅回路の前記出力との間に接続されると共に、前記演算増幅回路の前記第1の入力が前記演算増幅回路の前記出力に接続される、ことを特徴とする請求項1〜請求項4のいずれか一項に記載された巡回型A/D変換器。 - 前記ゲインステージは、初期格納動作では、前記演算増幅回路の前記第1の入力と前記演算増幅回路の前記出力とを互いに接続すると共に、前記アナログ信号を前記第1〜第3のキャパシタに受ける、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された巡回型A/D変換器。
- イメージセンサデバイスであって、
イメージセンサセルのアレイを含むセルアレイと、
前記セルアレイに接続されており複数の巡回型A/D変換器を含む変換器アレイと
を備え、
前記巡回型A/D変換器の各々は、前記セルアレイのカラム線を介して前記イメージセンサセルに接続されており、
前記巡回型A/D変換器の各々は請求項1〜請求項6のいずれか一項に記載されたものである、ことを特徴とするイメージセンサデバイス。 - 前記イメージセンサセルは、リセットレベルを示す第1の信号と該リセットレベルに重畳された信号レベルを示す第2の信号とを生成可能であり、
前記ゲインステージは、前記演算増幅回路の前記出力と前記第1の入力とを互いに接続すると共に、前記ゲインステージの前記入力と前記演算増幅回路の前記第1の入力との間に前記第1及び第2のキャパシタを接続して、前記リセットレベルの信号を前記第1及び第2のキャパシタに受けており、
前記ゲインステージは、前記第3のキャパシタを前記演算増幅回路の前記出力と前記第1の入力との間に接続すると共に、前記ゲインステージの前記入力と前記演算増幅回路の前記第1の入力との間に接続して、前記信号レベルの信号を前記第1及び第2のキャパシタに受けている、ことを特徴とする請求項7に記載されたイメージセンサデバイス。 - ノイズキャンセル回路を更に備え、
前記イメージセンサセルは、リセットレベルを示す、第1の冗長ビット例からなる第1の信号と該リセットレベルに重畳された信号レベルを示す、第2の冗長ビット例からなる第2の信号とを生成可能であり、
前記ノイズキャンセル回路は、前記リセットレベルの信号の第1のA/D変換値を格納する第1の記憶回路と、前記信号レベルの信号の第2のA/D変換値を格納する第2の記憶回路と、前記第1のA/D変換値と前記第2のA/D変換値との差を生成して前記第2の信号から該リセットレベルを差し引いてリセットノイズをキャンセルする演算回路とを含む、ことを特徴とする請求項7に記載されたイメージセンサデバイス。 - 前記演算回路は、前記第1及び第2の冗長ビット列を第1及び第2の非冗長ビット列にそれぞれ変換する第1及び第2冗長−非冗長反感回路、補数器、並びに加算器を含み、
前記演算回路は、前記第1冗長−非冗長変換回路の出力値と前記第2冗長−非冗長変換回路の出力値との差分をノイズキャンセル値として出力する、ことを特徴とする請求項9に記載されたイメージセンサデバイス。 - 前記第1の電圧信号を発生する第1の基準電圧回路と、
前記第2の電圧信号を発生する第2の基準電圧回路と、
前記第1の基準電圧回路に接続された第1の導電線と、
前記第2の基準電圧回路に接続された第2の導電線と
を更に備え、
各巡回型A/D変換器内の前記D/A変換回路は、前記第1及び第2の導電線に接続されている、ことを特徴とする請求項7〜請求項10のいずれか一項に記載されたイメージセンサデバイス。 - 巡回型A/D変換を用いてアナログ信号からディジタル信号を生成する方法であって、
(a)第1〜第3のキャパシタにアナログ値を有するA信号を格納するステップと、
(b)前記A信号のディジタル値を表しており第1〜第3の値のいずれかを有するD0信号を生成するステップと、
(c)前記D0信号を生成した後に、前記第3のキャパシタを演算増幅回路の出力と演算増幅回路の第1の入力との間に接続すると共に前記第1及び第2のキャパシタの一端を前記演算増幅回路の前記第1の入力に接続して、前記第1のキャパシタの他端及び前記第2のキャパシタの他端にD/A信号を加えることによって、前記演算増幅回路の前記出力に演算値を生成するステップと、
(d)前記第1及び第2のキャパシタに前記演算値を格納すると共に、前記演算値のディジタル値を表しており第1〜第3の値を有するDi信号を生成するステップと、
(e)ステップ(c)及び(d)を繰り返して、前記ディジタル信号を生成するステップと
を備え、
前記D/A信号は、前記D0信号又は前記Di信号に応じたアナログ値の第1及び第2の電圧信号の少なくともいずれかであり、
前記D0信号が前記第1の値であるとき、前記第1の電圧信号が前記第1のキャパシタの他端及び前記第2のキャパシタの他端に加えられ、
前記D0信号が前記第2の値であるとき、前記第2の電圧信号が前記第1のキャパシタの他端及び前記第2のキャパシタの他端に加えられ、
前記D0信号が前記第3の値であるとき、前記第1及び第2の電圧信号が、それぞれ、前記第1及び第2のキャパシタの他端に加えられ、
前記Di信号が前記第1の値であるとき、前記第1の電圧信号が前記第1のキャパシタの他端及び前記第2のキャパシタの他端に加えられ、
前記Di信号が前記第2の値であるとき、前記第2の電圧信号が前記第1のキャパシタの他端及び前記第2のキャパシタの他端に加えられ、
前記Di信号が前記第3の値であるとき、前記第1及び第2の電圧信号が、それぞれ、前記第1及び第2のキャパシタの他端に加えられる、ことを特徴とする方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010533923A JP5187782B2 (ja) | 2008-10-17 | 2009-10-15 | 巡回型a/d変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008269001 | 2008-10-17 | ||
JP2008269001 | 2008-10-17 | ||
JP2010533923A JP5187782B2 (ja) | 2008-10-17 | 2009-10-15 | 巡回型a/d変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法 |
PCT/JP2009/067853 WO2010044444A1 (ja) | 2008-10-17 | 2009-10-15 | 巡回型a/d変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010044444A1 true JPWO2010044444A1 (ja) | 2012-03-15 |
JP5187782B2 JP5187782B2 (ja) | 2013-04-24 |
Family
ID=42106608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010533923A Active JP5187782B2 (ja) | 2008-10-17 | 2009-10-15 | 巡回型a/d変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8581171B2 (ja) |
JP (1) | JP5187782B2 (ja) |
KR (1) | KR101545769B1 (ja) |
CN (1) | CN102187581B (ja) |
WO (1) | WO2010044444A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102187581B (zh) * | 2008-10-17 | 2014-05-14 | 国立大学法人静冈大学 | 循环型a/d转换器、图像传感器装置及从模拟信号生成数字信号的方法 |
KR101689053B1 (ko) * | 2010-05-14 | 2016-12-22 | 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 | A/d 변환기 |
JP2015177374A (ja) | 2014-03-14 | 2015-10-05 | 株式会社東芝 | Ad変換回路 |
KR20200134091A (ko) | 2019-05-21 | 2020-12-01 | 삼성전자주식회사 | 아날로그-디지털 변환을 수행하는 전단 회로 및 이를 포함하는 터치 처리 회로 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6256023A (ja) * | 1985-09-02 | 1987-03-11 | Fujitsu Ltd | A/d変換器 |
JP3962788B2 (ja) | 2003-10-29 | 2007-08-22 | 国立大学法人静岡大学 | A/d変換アレイ及びイメージセンサ |
JP4469988B2 (ja) | 2005-09-07 | 2010-06-02 | 国立大学法人静岡大学 | ノイズキャンセル機能付きa/d変換器 |
JP4478798B2 (ja) | 2005-10-07 | 2010-06-09 | 国立大学法人静岡大学 | オフセット低減機能をもつ巡回型a/d変換器、およびオフセット電圧を低減する方法 |
JP4482694B2 (ja) | 2006-02-03 | 2010-06-16 | 国立大学法人静岡大学 | 高精度巡回型a/d変換器とこれを用いたイメージセンサ |
JP4423427B2 (ja) | 2006-11-30 | 2010-03-03 | 国立大学法人静岡大学 | アナログディジタル変換器およびイメージセンシング半導体デバイス |
JP4469989B2 (ja) * | 2006-11-30 | 2010-06-02 | 国立大学法人静岡大学 | Nビットa/d変換器 |
JP4328863B2 (ja) | 2006-11-30 | 2009-09-09 | 国立大学法人静岡大学 | 巡回型a/d変換器およびイメージセンサ |
US7443333B2 (en) * | 2007-02-13 | 2008-10-28 | Freescale Semiconductor, Inc. | Single stage cyclic analog to digital converter with variable resolution |
KR101157749B1 (ko) * | 2008-01-09 | 2012-06-25 | 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 | 순회형 아날로그·디지털 변환기 |
CN102187581B (zh) * | 2008-10-17 | 2014-05-14 | 国立大学法人静冈大学 | 循环型a/d转换器、图像传感器装置及从模拟信号生成数字信号的方法 |
-
2009
- 2009-10-15 CN CN200980141382.7A patent/CN102187581B/zh active Active
- 2009-10-15 JP JP2010533923A patent/JP5187782B2/ja active Active
- 2009-10-15 US US13/124,319 patent/US8581171B2/en active Active
- 2009-10-15 KR KR1020117009055A patent/KR101545769B1/ko active IP Right Grant
- 2009-10-15 WO PCT/JP2009/067853 patent/WO2010044444A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN102187581B (zh) | 2014-05-14 |
WO2010044444A1 (ja) | 2010-04-22 |
CN102187581A (zh) | 2011-09-14 |
US20110240832A1 (en) | 2011-10-06 |
KR101545769B1 (ko) | 2015-08-19 |
JP5187782B2 (ja) | 2013-04-24 |
US8581171B2 (en) | 2013-11-12 |
KR20110084191A (ko) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5769178B2 (ja) | A/d変換器 | |
JP5500660B2 (ja) | 固体撮像装置 | |
US8797455B2 (en) | Analog-to-digital converter, image sensor including the same, and apparatus including image sensor | |
KR101743800B1 (ko) | A/d 변환기, 이미지 센서 디바이스 및 아날로그 신호로부터 디지털 신호를 생성하는 방법 | |
KR101157749B1 (ko) | 순회형 아날로그·디지털 변환기 | |
KR20120033642A (ko) | 디지털-아날로그 변환 회로 및 이를 포함하는 아날로그-디지털 변환기 | |
US6229472B1 (en) | A/D converter | |
JP5051265B2 (ja) | A/d変換器および信号処理回路 | |
JP2008104142A (ja) | A/d変換器 | |
JP5187782B2 (ja) | 巡回型a/d変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法 | |
JP3559534B2 (ja) | アナログ・ディジタル変換回路 | |
JP4469989B2 (ja) | Nビットa/d変換器 | |
JP5186981B2 (ja) | パイプライン型a/d変換器 | |
WO2019092805A1 (ja) | 増幅回路及びそれを備えるアナログデジタル変換システム | |
JP4884518B2 (ja) | アナログ−デジタル変換器 | |
EP2437396B1 (en) | A/d conversion integrated circuit | |
JP4328863B2 (ja) | 巡回型a/d変換器およびイメージセンサ | |
JP4423427B2 (ja) | アナログディジタル変換器およびイメージセンシング半導体デバイス | |
JP6771758B2 (ja) | A/d変換器 | |
JP5885217B2 (ja) | 固体撮像装置 | |
JP5986119B2 (ja) | アナログデジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130116 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5187782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |