JPS6366084B2

JPS6366084B2 -

Info

Publication number: JPS6366084B2
Application number: JP59242212A
Authority: JP
Inventors: Esu Katozensutain Henrii
Original assignee: Brooktree Corp
Current assignee: Mindspeed Technologies LLC
Priority date: 1983-11-18
Filing date: 1984-11-16
Publication date: 1988-12-19
Also published as: JPS60120622A; EP0145335A2; EP0145335A3; EP0145335B1; DE3484343D1; CA1250051A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はデジタル形式の信号をアナログ形式の
信号に変換するための装置に関する。より詳細に
述べれば、本発明はこのような変換を瞬時に実行
し、かつ単調な方式に基づき簡単かつ信頼性のあ
る方式で変換を実行する装置に関する。本発明に
よる変換器は集積回路チツプ上に配置するのに特
に適しており、したがつて、最小寸法のチツプ上
で最適数の数字をデジタル値からアナログ値へ変
換することができる。

〔従来の技術〕

アナログ形式の情報を受取る装置にはいろいろ
の形式のものがある。このような装置は、プロセ
ス制御装置、測定装置、通信装置およびその他の
多くの種類の装置を含んでいる。デジタル・コン
ピユータおよびデータ処理装置は、しばしばこの
ような装置からアナログ形式の入力パラメータを
受取り、これらのパラメータをデジタル形式に変
換してコンピユータまたはデータ処理装置の中で
処理を実行する。アナログ情報がデジタル情報に
変換されかつ処理された後、デジタル・コンピユ
ータまたはデータ処理装置からの出力情報は、し
ばしばアナログ形式に変換される。デジタル情報
をアナログ情報に変換することにより、情報がデ
ジタル形式のままであつたならばユーザが適合さ
せることが困難である情報を適合可能にする。

上記の変換のよい例は、音楽の記憶と再生とで
ある。音楽はアナログ形式で形成される。その音
楽は、最近開発されたデータ処理技術によつてデ
ジタル形式に変換され、そしてテープまたはデイ
スクのような媒体に記録される。音楽を再生する
時には、それは再びアナログ形式に変換される。
これは、このアナログ形式が音響変換器を動作さ
せるために必要な形式であり、かつ聴取者が意味
をもつて聞くことができるからである。

デジタル・コンピユータやデータ処理装置は産
業界や事務所で広く用いられるようになつてきて
おり、また家庭にも普及してきているので、アナ
ログ形式とデジタル形式との間で情報を変換する
廉価で簡単でありかつ信頼性の高い装置の必要性
に対する要求がますます高まつている。このよう
な簡単で廉価でありかつ信頼性の高い変換装置を
つくるための努力が、ここ数十年の間かなり熱心
に行なわれてきた。そのような努力にもかかわら
ず、そのような基準に適合する変換装置はまだ現
われていない。

現在用いられている変換装置は、長年にわたり
懸案となつている他の問題点を含んでいる。例え
ば、現在用いられている装置は、もしそれが高価
で複雑でないときは、単調的になりえない。この
「単調的」という用語の意味は、逐次に値が増加
するデジタル情報が逐次に値が増加するアナログ
情報に変換されることであり、デジタル値が逐次
に増加する時変換されたアナログ値が減少するこ
とはないことである。現在用いられている装置
は、また、その装置が高価で複雑でないときは、
比較的大きな微分非線形性と積分非線形性とを持
つている。積分非線形性は、アナログ値とデジタ
ル値の間の変換を広い範囲の値にわたつて行なう
ときに生じるエラーから生まれる。微分非線形性
は、アナログ値とデジタル値の間の変換を比較的
狭い範囲の値にわたつて行なうときに生じるエラ
ーから生まれる。

現在一般に用いられている変換装置はまた大き
な問題点を有する。その問題点は、特定のデジタ
ル値が１デジツトずつ逐次に増加する時に起き
る。例えば、「511」の２進表示が「512」の２進
表示に変換される時、現在用いられている変換器
では問題が生じる。それは、「511」２進表示が
0111111111であり、「512」の２進表示が
1000000000であつて、このように最小桁の数字が
右にあるときに起きる。このように、10進値が
「511」から「512」へ変わる時、おのおのの２進
数字の値が変わる。２進値が0111111111から
1000000000へ変わる時、各数字位置において
「０」の２進値と「１」の２進値との間の変化が
あるので、不連続が起こりうる。これらの不連続
は、変換器を真に単調的ではなくしてしまう。こ
の問題点を解決するために非常に複雑にされた変
換器においても、この問題点はなお存在する。

「Apparatus for Providing ａ Conversion
Between Digital and Analog Values」の名称
で1982年６月１日に出願され、本発明の譲渡人に
譲渡された係属中の米国特許出願第383544号に
は、アナログ値とデジタル値との間の変換を単調
的に行なう装置が開示されかつクレームされてい
る。この装置は簡単で廉価でありかつ信頼性が高
い。この装置は高い出力レベルで高い精度で動作
することができる。したがつて、この変換装置
は、先行技術による変器は適用できなかつた領域
において、使用することができる。例えば、この
装置はアナログ形式の音声情報をデジタル形式の
情報に変換することができ、また、デジタル形式
情報をアナログ形式の音声情報に戻す変換を行な
うことができる。そして、そのいずれにおいて
も、その装置は変換器および増幅器として働く。

前記の米国特許出願第383544号に開示されかつ
クレームされている装置は、また、ある程度重要
な他の利点を有する。例えば、この装置は、変換
されるべきデジタル値が増大する時、逐次に増大
するアナログ値を供給する。この装置の微分非線
形性と積分非線形性は小さい。この装置は、ま
た、経年変化および温度変化の影響を受けない。
この装置によりまた、アナログ値とデジタル値と
の間の変換を、高い周波数で最小のエラーで、正
確にかつ高い信頼性をもつて行なうことができ
る。この変換器は、また、アナログ値とデジタル
値との間の変換を瞬間的に行なうことができ、ま
たその動作は単調的であり、しかも積分非線形性
と微分非線形性とは小さい。また、この変換器の
構造は非常に簡単であり、かつその動作の信頼性
が高い。

米国特許出願第583544号に開示されかつクレー
ムされている変換器は、アナログ値とデジタル値
との間の変換を行なうための装置を備えている。
この装置は、デジタル値を表わす複数個の信号を
供給する装置を有する。その装置は、また、部分
群あるいは部分集合（sub−set）に分かれた制御
スイツチを備えている。それぞれの部分群内の制
御スイツチの個数は、その部分群内の制御スイツ
チのデジタル桁（有効数字）に直接に関連してい
る。それぞれの部分群内の制御スイツチは対にな
つていて、それぞれの対の中の１つのスイツチが
導電状態にある。個個のデジタル値を表わす信号
が関連した制御スイツチの部分群に供給され、そ
の信号によつて表わされるデジタル値に従つて、
おのおのの対の中の１つの制御スイツチが導通状
態になる。

米国特許出願第583544号に開示されかつクレー
ムされた変換器は、また、複数個の出力装置を備
えているこの出力装置はトランジスタであること
が好ましい。前記制御スイツチは、基本ブロツク
の繰返しによつて形成される繰返しの形態で出力
装置に接続されている。次に、基本ブロツクのお
のおのは、１対の基本部分ブロツクにより形成さ
れている。制御スイツチの部分群は繰返しの形態
で接続され、導電状態の制御スイツチを通る経路
を与える特定のマトリツクスを画定する。出力装
置は導電状態にあるので、制御スイツチは、出力
装置を通り２つの出力線路のうちの１つに電流を
供給するように動作する。デジタル値が逐次に増
加すると、増加する個数の出力装置が出力線路の
うちの特定の１つの接続される。そして、この特
定の出力線路に以前から接続されていた出力装置
は、デジタル値が上記のように逐次増加すると
き、その出力線路に接続されたままに保たれる。
その特定の出力線路に接続された出力装置を通る
電流の累計はアナログ値を指示する。

〔発明が解決しようとする問題点〕

米国特許出願第583544号の変換器がデジタル形
式のオーデイオ（可聴周波数）情報をアナログ形
式のオーデイオ情報に変換するために用いられる
場合は、通常少なくとも14ビツトの情報、好まし
くは16ビツトの情報が供給されなければならな
い。さらに、この情報は比較的小形の集積回路チ
ツプに供給されることが好ましい。しかしなが
ら、本発明による変換器が得られるまでは、前記
の特性を有する変換器を得ることは、不可能では
ないにしても、困難であつた。

〔問題点を解決するための手段〕

本発明は、上記の目的を達成するために、米国
特許出願第583544号の変換器に対する改良を提案
する。本発明による改良された変換器は、マトリ
ツクスを画定するように、米国特許出願第583544
号の変換器の場合と同一の繰返しの形態で接続さ
れた制御スイツチを含む。しかしながら、本発明
による変換器においては、コンデンサが出力装置
として接続されている。

本発明による変換器において、コンデンサを出
力装置として用いることにより、変換器の応答時
間は、米国特許出願第583544号の変換器と比較し
てかなり長くなつている。このことは本発明によ
る変換器がオーデイオ関係の用途に適用された場
合において欠点とはならない。それは、本発明の
変換器の応答時間はオーデイオ情報が毎秒約44キ
ロサイクルの速さでサンプリングされる時のサン
プリング時間間隔よりもなおかなり速いからであ
る。

コンデンサを出力装置として用いることは他の
利点を有する。それは、コンデンサは、集積回路
チツプ上に容易に形成することができるからであ
り、またチツプ上の個々のコンデンサの間におけ
る電気容量値の誤差が最小となるようにコンデン
サを製作することができるからである。例えば、
コンデンサは、0.1％のように低い静電容量値の
偏差でチツプ上に形成することができる。コンデ
ンサがチツプの端部に配置される場合でもこのこ
とは言える。コンデンサを出力装置として用いる
ことは、また、演算増幅器や比較増幅器のような
付加的な段への要求が除去されるので有利であ
る。

コンデンサを出力装置として用いることは、ま
た、他の重要な利点を与える。例えば、コンデン
サは温度に対して安定なことである。さらに、も
し温度が変動した場合でも、すべてのコンデンサ
は実質的に同様な影響を受け、したがつて、変換
器の全体的動作には変化は生じない。コンデンサ
は、また、その中のエネルギ損失が零か、またあ
つたとしても極めて少ないという点で有利であ
る。

〔実施例〕

第１図に示された本発明の実施例は１０で全体
的に示されたデジタル・アナログ変換器を有す
る。変換器１０は複数個の入力線路１２，１４お
よび１５からデジタル信号を受取る。これらの線
路上の信号は２進形式の情報を表すことが好まし
い。例えば、線路１２上の信号は２進値「１」を
表し、そして線路１４および線路１５上の信号は
それぞれ２進値「2¹」および「2²」を表すことが
できる。例示的な場合として、２進値「１」は高
レベル振幅の信号を表し、そして２進値「０」は
低レベル振幅の信号を表すことができる。３桁の
場合だけが示されているが、任意の桁数を取扱う
ようにすることができる。

第１図の実施例では、線路１２はトランジスタ
１６，１８，２０および２２のゲートに接続され
る。トランジスタ１６，１８，２０および２２は
電界効果トランジスタ、特にMOS電界効果トラ
ンジスタ、で構成することができる、または他の
適当な形の制御トランジスタで構成することがで
きる。具体的に、トランジスタ１６および２０は
Ｎチヤンネル電界効果トランジスタで構成される
ことができ、そしてトランジスタ１８および２２
はＰチヤンネル電界効果トランジスタで構成され
ることができる。

同じ様に、線路１４はトランジスタ３０，３
２，３４，３６，３８，４０，４２および４４の
ゲートに接続される。トランジスタ１６，１８，
２０および２２の場合のように、３０から４４ま
での（偶数番号だけの）トランジスタは電界効果
トランジスタ、または他の適当な形のトランジス
タで構成されることができる。電界効果トランジ
スタが用いられる場合、トランジスタ３０，３
４，３８および４２はＮチヤンネル電界効果トラ
ンジスタで構成され、そしてトランジスタ３２，
３６，４０および４４はＰチヤンネル電界効果ト
ランジスタで構成されることができる。

Ｎチヤンネル・トランジスタ１６，３０および
３８のドレインは出力線路５１に接続され、そし
てＰチヤンネル・トランジスタ２２，３６および
４４のドレンは出力線路５２に接続される。Ｐチ
ヤンネル電界効果トランジスタ１８のドレインと
Ｎチヤンネル電界効果トランジスタ２０のドレイ
ンは補間線路５４に接続される。トランジスタ１
６のソースとトランジスタ１８のソースとの共通
接続点と、トランジスタ３２のドレインとトラン
ジスタ３４のドレインとの共通接続点とが接続さ
れる。同様に、トランジスタ２０のソースとトラ
ンジスタ２２のソースとの共通接続点と、トラン
ジスタ４０のドレインとトランジスタ４２のドレ
インとの共通接続点が接続される。

トランジスタ５０，５３，５５，５６，５８，
６０，６２，６４，６６，６８，７０，７２，７
４，７６，７８および８０のゲートは線路１５上
の信号を受取る。トランジスタ３０および３２の
ソース、トランジスタ３４および３６のソース、
トランジスタ３８および４０のソース、ならびに
トランジスタ４２および４４のソースは、それぞ
れ、トランジスタ５３および５５のドレイン、ト
ランジスタ６０および６２のドレイン、トランジ
スタ６８および７０のドレイン、ならびにトラン
ジスタ７６および７８のドレインに接続される。
トランジスタ５０，５５，５８，６２，６６，７
０，７４および７８はＮチヤンネル電界効果がト
ランジスタであることができ、そしてトランジス
タ５３，５６，６０，６４，６８，７２，７６お
よび８０はＰチヤンネル電界効果トランジスタで
あることができる。

トランジスタ５０および５３のソース、トラン
ジスタ５５および５６のソース、トランジスタ５
８および６０のソース、トランジスタ６２および
６４のソース、トランジスタ６６および６８のソ
ース、トランジスタ７０および７２のソース、ト
ランジスタ７４および７６のソース、ならびに、
トランジスタ７８および８０のソースは、それぞ
れ、コンデンサ８２，８６，９０，９４，９８，
１０２，１０６および１１０の第１極板に接続さ
れる。これらのコンデンサの第２極板は、電流源
１１４に接続される。この定電流源１１４は一定
の電流を供給するように構成されていることが好
ましい。

コンデンサ８２，８６，９０，９４，９８，１
０２，１０６および１１０の静電容量値は、事実
上同じで、比較的小さな値を有する。例えば、こ
れらのコンデンサは、５ピコフアラド程度の静電
容量値を有することができる。

トランジスタ５０，５８，６６および７４のド
レインは共通接続され、そしてこの共通接続点は
第１出力線路５１に接続される。トランジスタ５
６，６４，７２および８０のソースは共通に接続
され、そしてこの共通接続点は出力線路５２に接
続される。

トランジスタ１６のようなＮチヤンネル電界効
果トランジスタは、相対的に低レベルの電圧を有
しそしてデジタル値「０」を表す信号がそのトラ
ンジスタのベースに入つてきた時、非導電状態に
なる。トランジスタ１６のようなＮチヤンネル電
界効果トランジスタは、デジタル値「１」を表す
正電圧がそのトランジスタのベースに入つてきた
時、導電状態になる。この場合とは異つて、トラ
ンジスタ１８のようなＰチヤンネル電界効果トラ
ンジスタは、デジタル値「１」を表す正電圧がそ
のトランジスタのベースに加えられた時、非導電
状態になる。Ｐチヤンネル電界効果トランジスタ
は、デジタル値「０」を表す負荷電圧がそのトラ
ンジスタのベースに加えられた時、導電状態にな
る。

第１図に示されたそれぞれのトランジスタは対
をつくつていると考えることができる。例えば、
第１図のトランジスタ１６および１８は対をつく
つていると考えることができる。これらトランジ
スタのうちの１つだけが任意のある時刻において
導電状態にあり、そして他のトランジスタはその
時刻において非導電状態にある。同様に、トラン
ジスタ３０および３２と、トランジスタ５０およ
び５３は対をつくつていると考えることができ
る。

スイツチ１６，１８，２０および２２は１つの
部分群（サブセツト）を形成するスイツチである
と考えることができ、３０から４４まで（偶数番
号だけ）のスイツチは第２部分群（サブセツト）
を形成するスイツチであると考えることができ、
そして５０から８０まで（偶数番号だけ）のスイ
ツチは第３部分群スイツチであると考えることが
できる。これらのスイツチの全体は複合体を構成
すると考えられる。これらの制御用スイツチによ
つて画定されるマトリツクス配列は、各部分群
（サブセツト）内のスイツチの個数は漸次増加す
る重みの数字に従つて増加するので、ピラミツド
の形に配置されると考えることができる。

これらの制御用スイツチは反復形配列により接
続される。このことは、これらのスイツチが基本
ブロツクの繰返しにより接続されていることによ
る。この基本ブロツクはスイツチ１６および１８
と、スイツチ３０，３２，３４および３６とで構
成されると考えることができる。これらのスイツ
チによつて画定される反復形配列は２つの反復形
部分ブロツクに分けられると考えられる。１つの
反復形部分ブロツクはスイツチ１６，３０および
３２によつて与えられ他の１つの反復形部分ブロ
ツクはスイツチ１８，３４および３６によつて与
えられる。制御スイツチによつて画定されるマト
リツクス配列はブロツクと部分ブロツクとの繰返
しにより形成されると考えられるから、制御スイ
ツチは反復形配列により接続されていると考える
ことができる。

第１図からわかるように、制御スイツチ１６，
１８，２０，２２および３０から４４まで（偶数
番号だけ）の制御スイツチ、および５０，５３，
５５及び５６から８０まで（偶数番号だけ）の制
御スイツチは、互いにかつコンデンサ８２，８
６，９０，９４，９８，１０２，１０６および１
１０に対し、これらの制御スイツチおよびこれら
のコンデンサを接続する導線の交差をできるだけ
少なくするように、マトリツクス配列により接続
される。このことはこのマトリツクス配列の中の
浮遊容量効果をできるだけ小さくするために重要
である。このような浮遊容量の効果は好ましくな
い。それは、このような浮遊容量があると第１図
の装置が動作できる最大周波数に限界が生じる傾
向があるためであり、また、このような浮遊容量
を予測することは全く不可能なためである。

第１図の回路の動作は、具体的な例を考えると
理解できる。例えば、線路１２上のデジタル値
「１」と線路１４および１５上のデジタル値「０」
によつて表されるアナログ値「１」に対し、トラ
ンジスタ１６および２０は導電状態になり、ま
た、トランジスタ３２，３６，４０および４４
と、トランジスタ５３，５６，６０，６４，６
８，７２，７６および８０は導電状態になる。こ
のために、コンデンサの放電電流が、電流源１１
４と、コンデンサ８２と、制御トランジスタ５３
と、制御トランジスタ３２と、トランジスタ１６
とから成る回路を通つて、出力線路５１に流れ、
「１」のアナログ値を指示する。同時に、コンデ
ンサの放電電流は、電流源１１４と、コンデンサ
９８と、トランジスタ６８と、トランジスタ４０
と、トランジスタ２０と補間線路５４とから成る
回路を通つて流れる。他のすべてのコンデンサを
流れる放電電流は線路５２に流入する。出力線路
５１上のコンデンサ放電電流だけがデジタル信号
によつて表されるアナログ値を指示するのに有効
であるから、「１」のアナログ値は出力線路５１
上の電流によつて指示される。「１」デジタル値
に対する前記のような回路内のコンデンサの放電
が電流を供給すると考えられるので、この電流は
「容量性放電」電流と云われる。

トランジスタ３０，３４，３８および４２と、
トランジスタ１８および２２と、トランジスタ５
３，５６，６０，６４，６８，７２，７６および
８０は「２」のアナログ値に対して導電状態にな
る。このときは、コンデンサ８２の放電電流は、
トランジスタ５３および３０を通つて出力線路５
１に流れ、またコンデンサ９８の放電電流は、ト
ランジスタ６８および３８を通つて出力線路５１
に流れる。コンデンサ９０の放電電流は、電流源
１１４より、コンデンサ９０と、トランジスタ６
０および３４と、トランジスタ１８とから成る回
路を通つて、補間線路５４に流れる。他のすべて
のコンデンサの放電電流は線路５２へ流れる。こ
のように、出力線路５１は２つの出力素子からコ
ンデンサ放電電流を受取り、それは「２」のアナ
ログ値に対応する。

第１図はまた、電界効果トランジスタ１３２で
構成されるゲート・スイツチを有する。このトラ
ンジスタの１つの端子、例えば、ソースは、基準
電圧、例えば、アースに接続される。トランジス
タ１３２の第２端子、例えば、ゲートは、周期的
信号を受取る。例えば、オーデイオ情報が変換さ
れる時、ゲート信号は約44kHzのようなサンプリ
ング速度で供給される。トランジスタ１３２の第
３電極、例えば、ドレインは、電流源１１４と、
コンデンサ８２，８６，９０，９４，９８，１０
２，１０６および１１０に接続されている。

トランジスタ１３２は通常は非導電状態にあ
る。トランジスタ１３２が非導電状態にある時間
内において、第１図の線路１２，１４および１５
上のデジタル信号は、第１図のマトリツクス配列
において、コンデンサ８２，８６，９０，９４，
９８，１０２，１０６および１１０が充電される
という動作パターンを形成する。これは第１図の
１３４で示される。これらのコンデンサは静電容
量値が比較的小さいので、これらのコンデンサの
充電は比較的短時間で完了する。このような充電
の完了は第１図の１３６で示される。

１３７に示されているようなゲート信号がトラ
ンジスタ１３２のゲートに周期的に加えられる
時、このトランジスタは導電状態になり、このト
ランジスタのドレインとソースとの間のインピー
ダンスは小さくなり、したがつてこのトランジス
タのドレインとソースとは実効的にアースされ
る。それによりコンデンサ８２，８６，９０，９
４，９８，１０２，１０６および１１０は、出力
線路５１および５２′を通して放電する。この放
電回路のインピーダンスは低いので、この放電は
瞬時に起こる。これらのコンデンサの放電は第１
図の１３８に示されている。出力線路５１を通る
コンデンサ放電電流はこの線路に接続されたコン
デンサの個数を直接に表す値を有する。この放電
の電流の大きさは、線路１２，１４および１５に
加えられた信号のデジタル値をアナログ形式で表
わす。

コンデンサ８２，８６，９０，９４，９８，１
０２，１０６および１１０のそれぞれを流れる電
流は比較的低いレベルの値を有する。例えば、電
源１１４からの電圧が５ボルトで、各コンデンサ
の静電容量値が約５ピコフアラドのとき、各コン
デンサを流れる電流は、数マイクロアンペア程度
の値を有するであろう。例えば、それぞれのコン
デンサを流れる電流は、約５マイクロアンペアと
なるであろう。

第２図は、線路１２，１４および１５上の信号
によつて表わされる異なつたデジタル値の動作の
状態を示す表である。この表に示された最初の３
列は、線路１２，１４および１５上の信号の２進
値をそれぞれ表す。これらの２進値は順番に
「０」と「７」との間のアナログ値に対応する。
例えば、第３行目の「010」はアナログ値「２」
を示し、そして第６行目のデジタル表示「101」
はアナログ値「５」を表す。次の７つの列はコン
デンサの接続の状態を表す。これらの導電状態は
「Ａ」から「Ｈ」までの文字で表される。第２図
の「Ａ」から「Ｈ」までの文字は、それぞれ、第
１図のコンデンサ１１０，１０６，１０２，９
８，９４，９０，８６および８２に対応する。
「Ａ」から「Ｈ」までの文字は、それぞれ、第１
図のこれらのコンデンサの傍にも記入されてい
る。

第２図には、対角線１４０および１４２が示さ
れている。これらの対角線は「０」から「７」ま
での異なつた値に対し出力線路５１に接続される
コンデンサと、このような値に対し出力線路５２
に接続されるコンデンサとを表す。対角線１４０
の左に示されたものは出力線路５１に接続される
コンデンサを表し、また、対角線１４２の右に示
されたものは出力線路５２に接続されるコンデン
サを表す。更に、対角線１４０と対角線１４２の
間のコンデンサは補間線路５４に接続される。

任意のデジタル値に対する対角線１４０の左側
のコンデンサの数は、最初の３列に示されたデジ
タル値に対応する。例えば、アナログ値「２」に
対応するデジタル値「010」に対しては、コンデ
ンサ「Ｈ」および「Ｄ」が出力線路５１に接続さ
れることにより、出力線路５１はアナログ値
「２」を指示する。同様に、アナログ値「５」に
対応するデジタル値「101」に対しては、コンデ
ンサ「Ｈ」、「Ｄ」、「Ｆ」、「Ｂ」および「Ｇ」が出
力線路５１に接続されることにより、出力線路５
１はアナログ値「５」を指示する。

第２図からさらにわかるように、任意のデジタ
ル値に対しそれ以前から出力線路５１に接続され
ていたコンデンサは、デジタル値が増加する時、
出力線路５１に接続されたままにとどまる。この
ように、デジタル値の出力表示は、カウントの任
意の値に対して単調的である。さらに、異なつた
コンデンサ８２，８６，９０，９４，９８，１０
２，１０６および１１０の特性を実質的に一定に
保つことにより、第１図に示された回路は低い微
分非線形特性および低い積分非線形特性をもつ。
同様に、ある値に対しそのときまで出力線路５１
に接続されていたコンデンサは、上記の値が増す
とき、この出力線路に接続されたままにとどま
る。

第１図に実際に示された回路では２つの異なる
形のトランジスタが用いられているが、第４図
は、第１図に対応する回路においてただ１つの特
定の形の制御トランジスタだけを用いた配列を示
している。第４図に示された実施例においては、
トランジスタ１６および１８、またはトランジス
タ２０および２２のようなトランジスタ対のおの
おのは、トランジスタ１５０および１５２のよう
なＮチヤンネル電界効果トランジスタによつて与
えられる。トランジスタ１５０のゲートは、線路
１２のような入力線に直接に接続されている。入
力線路１２はまた、増幅器１５４の入力端子に接
続されている。増幅器１５４の出力端子は反転器
１５６に接続されている。反転器１５６の出力は
トランジスタ１５２のゲートと接続されている。
増幅器１５４と反転器１５６とは１つの反転増幅
器であつてもよく、かつそれは単一のパツケージ
の中に配置することができる。

第４図に示された装置において、デジタル値
「１」を表す信号が線路１２に加えられた時は、
第１図のトランジスタ１６について説明したのと
同様に、トランジスタ１５０が導電状態になる。
この時、線路１２上のデジタル値「１」を表わす
信号は増幅器１５４および反転器１５６によつて
反転されてデジタル値「０」になるので、トラン
ジスタ１５２は非導電状態のままである。デジタ
ル値「０」が線路１２に加えられる時は、第１図
のトランジスタ１６について説明したのと同様
に、トランジスタ１５０は非導電状態になる。同
時に、デジタル値「０」は増幅器１５４および反
転器１５６によつて反転され、トランジスタ１５
２のベースにはデジタル値「１」を表わす信号が
加えられ、したがつて、トランジスタ１５２は導
電状態になる。

第４図に示された反転器はいくつかの重要な利
点を有する。特に、この反転器が集積回路チツプ
上に形成されるときに利点がある。１つの利点
は、16個の２進ビツトのように多くのビツトに応
答する反転器を、2.5ミリメートル（0.1インチ）
平方のような小さい集積回路チツプの上に容易に
形成することができることである。その理由の１
つは、コンデンサ８２，８６，９０，９４，９
８，１０２，１０６および１１０が小さく形成で
きることからきている。さらに、これらのコンデ
ンサは小さいけれども、それらを0.1％の精度で
形成することができる。このさいの誤差は非常に
小さいため、「０」および「１」の２進入力値を
表わす信号に対する各のコンデンサの反応には影
響を与えない。このために、この変換器では、最
低位桁の２進ビツトに対しても正しい表示が確実
にえられる。

第３図は、比較的簡単な方法で、かなり多数の
ビツトのデジタル情報を対応するアナログ信号に
変換するための装置を示す。第３図に示された実
施例においては、第１図のコンデンサ８２，８
６，９０，９４，９８，１０２，１０６および１
１０に対応するコンデンサは、ブロツク２００で
示されている。これらの出力素子は、第３図で
は、第１図に示されたマトリツクス配列に対応す
るブロツク２０２に接続される。このブロツク２
０２は、最上位の桁の２進数字を表わす信号を受
取ることができる。図示のように、これらの信号
は第３図に２０４で示された入力線路に導かれ
る。６本の入力線路が第３図に示されている。こ
れらの入力線路は、第１図の入力線路１２，１４
および１５のような線路に対応する。

第３図のマトリツクス配列２０２から出力線路
２０６が出ている。出力線路２０６は、第１図の
出力線路５１に対応する。第３図のマトリツクス
配列２０２から、また、補間線路２０８も出てい
る。この補間線路２０８は、第１図の線路５４に
対応する。第３図の補間線路２０８は、第３図の
中のブロツク２００に対応するブロツク２１０に
接続されている。ブロツク２１０は、ブロツク２
００が有するような複数個のコンデンサを有す
る。これらのコンデンサは、第３図のマトリツク
ス配列２０２に対応するマトリツクス配列２１２
に接続されている。マトリツクス配列２１２は、
入力線路２０４に加えられた信号と比べてより低
位の桁の信号を入力線路２１１より受取る。

マトリツクス配列２１２から出力線路２１４が
出ている。この出力線路２１４は、マトリツクス
配列２０２からの出力線路２０６と一緒になる。
出力線路２０６および２１４は、図示されていな
い増幅器２１６に接続される。その増幅器２１６
からの出力信号は、第３図において、入力線路２
０４を通してマトリツクス配列２０２に加えられ
たデジタル信号と入力線路２１１を通してマトリ
ツクス配列２１２に加えられたデジタル信号との
アナログ値を指示する。なお、上記の増幅器２１
６のような増幅器は、第３図に示された実施例に
おいて必ず用いなければならないものではない。

マトリツクス配列２１２から補間線路２２０が
出ている。この補間線路２２０は、マトリツクス
配列２０２から出ている補間線路２０８に対応す
る。この補間線路２２０は、ブロツク２００およ
び２１０に対応する別のブロツク（図示されてい
ない）に接続することができる。このように、第
３図に示された連鎖状の構成は、利用者が要求す
る任意の数の順次の段まで拡張することができ
る。そして、デジタル情報がアナログ情報に変換
される精度は、この連鎖の拡張とともに高められ
ることは理解できるであろう。

第３図において、ブロツク２００および２０２
を有する変換器は、前記の第１図の実施例で説明
したのと同じように動作する。さらに、第１図の
補間線路５４上をコンデンサ放電電流が流れるの
と同じように、補間線路２０８上をコンデンサ放
電電流が流れる。このコンデンサ放電電流の大き
さは、第３図のブロツク２００内のコンデンサの
個数に比例する。例えば、第１図の線路１２，１
４および１５のような３個の入力線路上の信号に
ブロツク２００および２０２が応答する時、電圧
源からブロツク２００を通つて流れるコンデンサ
放電電流の８分の１（1/8）が第３図の補間線路２
０８に導かれる。それから、このコンデンサ放電
電流は、ブロツク２００中のコンデンサの中でコ
ンデンサ放電電流が分割されたのと同じようにし
て、ブロツク２１０の中のコンデンサに分割され
る。

このように、第３図に示された実施例の装置
は、比較的簡単に構成されているにも拘わらず、
多数の桁の変換を行なうことが可能である。その
理由は、第３図におけるように、６個の２進ビツ
トの変換のための３×３の配列の２個のマトリツ
クス配列は、６個の２進ビツトの変換のための単
一のマトリツクス配列によるよりもずつと簡単で
あるためである。

第５図は、第３図に示した装置の変更実施例を
示したものである。第５図に示した実施例におい
ては、２５０で全体的に示されたコンデンサは、
マトリツクス配列２０２内の漏洩電流を補償する
ために、ブロツク２００とブロツク２１０との間
に接続されている。この補償は、ブロツク２０２
内の浮遊容量を通り漏洩電流が流れることによる
ブロツク２０２に生ずる電流損失をブロツク２１
０の中で補充するように、電流源１１４からコン
デンサ２５０を通つてブロツク２１０に電流を流
すことにより行なわれる。

第１図、第３図、第４図および第５図に示され
た実施例において、コンデンサを用いることによ
り、いくつかの重要な利点がえられる。特に、こ
れらの実施例の装置が集積回路チツプ上に形成さ
れる時に上記の利点がえられる。コンデンサがチ
ツプ上に出力素子として形成されるとき、それら
の静電容量値の目標値からの最大偏差は、0.1％
のように小さくすることができる。このことは、
コンデンサがチツプ上の異なつた位置に形成され
る場合でも真である。目標値からの偏差がこのよ
うに小さいため、本発明による変換器は、最小桁
の数字に対しても単調的である。本発明による変
換器はまた最小の微分非線形性と最小の積分非線
形性とを有する。

第１図、第３図、第４図および第５図に示され
た実施例において、出力素子としてコンデンサを
用いることにより、また他の重要な利点がえられ
る。例えば、これらのコンデンサは温度の観点か
らみて、最小のずれを与える。その理由は、温度
が変化した場合はすべてのコンデンサが同じよう
な影響を受けるからである。これらのコンデンサ
はまた、これらのコンデンサを電流が流れるに際
しエネルギの散逸が最小である。このことは、こ
れらのコンデンサを流れる電流が非常に小さいこ
とから特に真である。その結果、コンデンサを出
力素子として用いることにより、本発明の変換器
は全く安定に動作する。

さらに、コンデンサは、トランジスタのような
他の出力素子よりゆつくり応答する傾向があるけ
れども、デジタル・オーデイオ信号を対応するア
ナログ信号に変換するための変換器の中でコンデ
ンサが出力素子として用いられるときは、このこ
とは最優先的に重要なことではない。それは、デ
ジタル・オーデイオ信号に対するサンプリング速
度が約44kHzのように比較的遅いことによる。こ
のようなサンプリング速度では、第３図に示され
かつ説明されたように、コンデンサはそれぞれの
時間間隔内をおいて容易に充電されかつ放電する
ことができる。

第１図、第３図、第４図および第５図に示され
た変換器は、前記の利点に加えて他の利点を有す
る。例えば、マトリツクス配列は、線路１２，１
４および１５のような入力線路上のデジタル信号
を直接に受取り、更にそれらの信号を処理し、出
力線路５１のような出力線路上に、デジタル信号
によつて表されるアナログ値に直接関係した振幅
の電流を生じるように構成される。このように、
この変換器は、簡明な構成を有しながら、なおか
つデジタル値の正確なアナログ表示を与える。

すべての出力素子が容量性であるような構成を
用い、かつデジタル値が逐次に増加するとき第１
図の線路５１のような出力線路にコンデンサを逐
次接続することにより、第１図、第３図、第４図
および第５図に示された変換器は確実に単調的動
作を行なう。さらに、これらのコンデンサが高い
精度で製作される時、およびかなりの数のコンデ
ンサが第１図に示されたマトリツクス配列の動作
に応答するとき、この変換器は最小の微分非線形
性と最小の積分非線形性とを与えるように動作す
る。第１図のスイツチ１３２が導電状態になると
き、コンデンサが第１図の線路５１および５２の
ような出力線路のいずれか１つに接続されるまで
は、すべてのコンデンサは連続的に充電された状
態にとどまるので、変換器の単調的な動作は一層
確実にされる。

線路５１のような出力線路に以前から接続され
ていたコンデンサは、第１図のスイツチ１３２の
逐次の閉路により表わされる逐次のスイツチング
の時間間隔の間、出力線路に接続されたままにと
どまり、かつデジタル値が逐次増加するとき、追
加のコンデンサが出力線路５１に接続されるの
で、「511」のような10進値から「512」のような
10進値へ、または「1023」のような10進値から
「1024」のような10進値へと、変換される数値が
変わるときに不連続性は生じない。このことは、
第１図、第３図、第４図および第５図の変換器が
単調的な動作をすることをさらに確実にする。

第１図、第３図、第４図および第５図に示され
た変換器は、第６図において３００で全体的に示
された集積回路チツプ上に取込むことができる。
このことは、第３図に示したマトリツクス配列２
０２のような特定のマトリツクスの配列の簡明な
構成を考えるとき特に真である。

チツプ上にこのように変換器を組込むことは、
大規模集積回路（LSI）または超大規模集積回路
（VLSI）の技術によつて実行することができる。
このように、本発明の装置はそれ自身で完備して
いる。さらに、すべてのトランジスタやコンデン
サが同時に形成され、かつチツプは非常に小さい
ので、トランジスタやコンデンサは、それぞれ実
質的に同じ特性を有する。このことは、チツプは
約2.5ミリメートル平方（0.1インチ平方）以下の
表面積を有するので、特に真である。このように
小さいチツプの上に出力素子を同時に形成するこ
とにより、第１図の出力線路５１のような出力線
路上の電流は、第１図の線路１２，１４および１
５のような入力線路上の信号によつて表わされる
デジタル信号をアナログ形式で正確に表示するこ
とを保証する。

実際には、第７図において３０２で全体的に示
されているように、複数個のモジユールが単一の
チツプ上につくられる。第７図において、これら
のモジユールは３０４，３０６、３０８および３
１０で概略的に示されている。これらのモジユー
ルはいずれも、第１図に示された装置と同様なや
り方で構成することができる。このようにして、
モジユール３０４と３０６とを組合わせてそれら
２つのモジユールから単一の出力をうることによ
り、より多くの桁数がえられる。例えば、モジユ
ール３０４からの補間線路がモジユール３０６に
接続され、したがつて、モジユール３０４は第３
図の電流分割器２００およびスイツチング回路網
２０２に対応し、そしてモジユール３０６は第３
図の電流分割器２１０およびスイツチング回路網
２１２に対応する。同じような接続をモジユール
３０８および３１０についても行なうことがで
き、それにより、アナログ値に変換される桁の数
が増加する。

１つのチツプの上に複数個のモジユールをつく
ることにより、また他の利点がえられる。例え
ば、もし検査の結果、モジユール３０８に欠陥が
あることがわかつた場合でも、なお、モジユール
３０４，３０６および３１０を組合わせて用いる
ことにより増大した有効桁がえられる。このモジ
ユールは、４モジユールよりはむしろ３モジユー
ルによつて得られる精度のみに関心のある利用者
に販売することができる。この場合には、１つの
モジユールに欠陥があるとき、それは必ずしもチ
ツプ全体が不良品となることを意味せず、デジタ
ル情報をアナログ情報に変換する精度が劣化せざ
るを得ないことのみを示す。

異なるトランジスタを第８図に示されたように
配置することにより、出力線路５１上の出力電流
の精度を高めることができる。例えば、トランジ
スタ１６，１８，２０および２２は入力線路１２
上の２進信号のアナログ値を示すものと考えるこ
とができる。したがつて、これらのトランジスタ
は、チツプ上で間隔をおいた位置に配置される。
同様に、３０から４４まで（偶数番号だけ）のト
ランジスタは、線路１４上の信号の値をアナログ
形式で示すものと考えることができる。したがつ
て、これらのトランジスタは、チツプの上で、互
いにかつトランジスタ１６，１８，２０および２
２に対して間隔をおいた位置に配置される。

各２進ビツトを表わすトランジスタを間隔をお
いた位置に配置することにより、チツプ上の分離
した位置におけるチツプの特性のどのような偏差
も、おのおののトランジスタ群について平均化さ
れ、したがつて、線路５１上の出力電流の精度は
増大する。第８図に示された配置はただの１つの
例であり、適当な間隔の配置をもつてトランジス
タを配置することにより、所望の平均化効果をう
ることができる。

上述の第１図、第３図、第４図および第５図に
示された変換器は、デジタル信号をアナログ表示
に変換する。これらの変換器は、アナログ情報を
そのアナログ情報を表わす複数個のデジタル信号
に変換するために、第１１図に示されたような装
置において用いることもできる。

第１１図に示された実施例においては、アナロ
グ信号が線路３４０に供給される。このアナログ
信号がデジタル形式に変換されるべき信号であ
る。このアナログ信号は、比較器３４２により線
路３４４上のアナログ信号と比較される。線路３
４４は、第１図に示された変換器の出力線路５１
に対応する。比較器３４２で比較された結果は、
線路３４６を通して、マイクロプロセツサ３４８
のようなデータ処理装置に導かれる。マイクロプ
ロセツサ３４８は、線路３４６上の信号によつて
表わされる情報を処理し、第１図に示された変換
器に対応するデジタル・アナログ変換器３５０の
入力端子に信号を送る。デジタル・アナログ変換
器３５０に送られた信号により、このデジタル・
アナログ変換器３５０は、線路３４４上に、線路
３４０上のアナログ信号に対応した特性を有する
アナログ信号を出力する。線路３４４上のアナロ
グ信号の特性が線路３４０上のアナログ信号の特
性に対応するとき、マイクロプロセツサ３４８か
ら出る線路３５８の上の出力信号は、対応するア
ナログ信号への変換を行なうために第１図、第３
図または第４図のアナログ変換器に加えられるデ
ジタル信号を構成する。

第１図のコンデンサ８２，８６，９０，９４，
９８，１０２，１０６および１１０のようなコン
デンサは、第９図に示されたように形成すること
ができる。第９図に示した実施例では、第１導電
層４００が形成され、それが基準板になる。この
基準板は、第１図において電圧源１１４に接続さ
れたコンデンサ極板と考えることができる。コン
デンサのおのおのの第２極板は、表面４００上に
従来の方法でつくられ、また、この表面４００内
にはすべてのトランジスタも形成される。このコ
ンデンサのおのおのの第２極板は、第９図に４０
４で概略的に示されている。

時には、異なつた静電容量値のコンデンサを得
たい場合がある。それは、第１０図に示したよう
なやり方で達成できる。第９図に示した実施例に
おいて、第１の静電容量値のコンデンサが、表面
４０４の上に４０６で示した領域を設けることに
よつて形成される。もし２倍の静電容量値を有す
るコンデンサを形成したいときは、第１０図に示
すように、おのおのが領域４０６に対応する面積
を有する２つの領域４０８および４１０を設け
る。これらの２つの領域は４１２に示したように
連結される。このようにして、コンデンサの個個
の静電容量値は、チツプの設計およびレイアウト
に際し集積回路チツプの上で変えることができ
る。

〔発明の効果〕

本発明の装置によれば、変換器の出力素子とし
てコンデンサを使用することにより、多くのすぐ
れた効果の得られることは、以上詳細に説明した
通りである。上記の既述の本発明装置の利点に加
えて、本発明の装置はいくつかの重要な利点を有
する。本発明の装置は出力素子としてコンデンサ
を使用しているけれども、デジタル値とアナログ
値との間の変換が比較的高い速度で実行される。
それは、おのおのが単純な電流源であるコンデン
サを出力線路に接続することによつて、変換が行
なわれるからである。この変換はまた正確であ
る。それは、出力信号の制御が複数個の制御スイ
ツチの動作によつて行なわれ、これらの制御スイ
ツチは、特定のマトリツクス配列に接続され、こ
のマトリツクス配列に加えられたデジタル信号に
瞬時に応答するからである。この変換は正確でか
つ信頼性が高い。特に、この変換器が集積回路チ
ツプ上に配置されている場合はそうである。それ
は、この場合にはチツプは非常に小さく、そして
チツプはその全表面領域にわたつて事実上均一な
特性を有するからである。例えば、16個の２進ビ
ツトの正確な変換を行なうために、チツプは2.5
ミリミートル平方（0.1インチ平方）以下の表面
積を有することができる。さらに、この変換の精
度は、それぞれの群の中の制御スイツチをチツプ
の全表面領域にわたつて間隔をもつて配置するこ
とにより、高めることができる。

本発明の変換器は、他の重要な利点を有する。
例えば、この変換器は単調的である。この単調的
であることは、逐次に増大する値のデジタル信号
のアナログ形式への変換を、逐次に増加する個数
のコンデンサのような出力装置を特定の線路に接
続することと、同時に、この特定の出力線路にそ
れ以前から接続されていたコンデンサの接続はそ
のまま保持して行なうこととによる。さらに、デ
ジタル情報をアナログ形式に変換するために、コ
ンデンサのような出力素子を特定の出力線路に接
続することにより、微分非線形性および積分非線
形性から生ずるエラーは最小になる。このこと
は、出力素子が精密級コンデンサであるとき、か
つこの変換器の中にかなりの数のコンデンサがあ
るときに真である。

本発明の変換器はまた、他の重要な利点を有す
る。例えば、先行技術におけるようにデジタル信
号を符号化器によつて変更することは必要ではな
く、デジタル信号は直接特定のマトリツクス配列
に供給される。さらに、このマトリツクス配列は
比較的簡明であり、デジタル信号によつて表わさ
れたアナログ値に直接に関係した大きさの電流を
出力線路に導くように働く。この特定のマトリツ
クス配列のさらに利点とされる点は、そのマトリ
ツクス配列の中のスイツチが対として配置されて
いるため、変換されるべきデジタル値のいかんに
拘わらず、マトリツクス配列の中の実質的に同じ
数のスイツチが閉じていることである。実質的に
同じ数のスイツチが閉じたままに維持されるの
で、このマトリツクス配列の動作は平衡してお
り、それは本発明の変換器の単調性と積分線形性
および微分線形性とに寄与している。出力素子が
第１図の線路５１または線路５２のような出力線
路のいずれの１つに接続されていても、それらの
出力素子はすべて第１図のスイツチ１３２が閉じ
ている間連続的に導電状態にあるので、上記の平
衡した動作は確実にされる。

本発明の変換器は、さらに他の重要な利点を有
する。例えば、本発明の変換器は非常に小形であ
る。本発明の変換器を従来技術による同程度の精
度と信頼性とをもつた変換器と比べると特に真で
ある。本発明の変換器はまた非常に廉価である。
この廉価であることの理由の１つは、この変換器
は１つのチツプ上につくられることによる。

本発明の変換器は、制御可能な出力電流を有す
るという利点をもつている。この利点は、第１図
の出力線路５１のような出力線路に出力される電
力の大きさは、マトリツクス配列の中の各段階に
おける制御スイツチの数の大きさとを変えること
により調整可能であることにより得られる。例え
ば、各段階におけるスイツチの数と、出力素子を
制御するコンデンサの大きさとをそれぞれ２倍に
することにより出力電流を２倍にすることができ
る。本発明の変換器は、制御可能な電流を供給す
る性能を有することにより、変換を行なうと同時
に電流増幅を行なうと考えることができる。この
ことは、音のような可聴情報の変換への応用にお
いて重要である。したがつて、本発明は音のデジ
タル記録および再生に関する最近開発された技術
において特に有用である。

本発明の装置は、精度を高めるために桁を追加
することが容易にできる。その理由の一つは、第
３図に示されたように、本発明装置のモジユール
構成とマトリツクス配列の反復性とによる。第６
図または第７図に示されているように、本発明装
置がチツプ上に配置されるとき特に真である。本
発明装置は、チツプの構成が本質的に均一である
ため、年月を経てもその精度を維持する。かくし
て、チツプ上のすべてのスイツチとコンデンサと
は、実質的に同一の経年変化をする。チツプ上に
いろいろなスイツチを間隔をおいて配置する構成
により、年月を経てもその精度の維持が容易にな
る。

本発明の変換器は、また経年変化に関する前記
の理由と実質的に同じ理由により、温度の影響を
ほとんど受けない。このことは、出力素子がコン
デンサで構成されているときは特にそうである。
このようにチツプに対する温度変化の影響を避け
ることができるのは、チツプの全表面にわたり各
スイツチ群内のスイツチが分布していることによ
り、チツプの温度が局部的に過度に高くなること
を防止するという事実による。

本発明の変換器はまた、ある程度重要な別の利
点を有する。第１図に示された特定のマトリツク
ス配列において、おのおのの数字に対するスイツ
チの幅をその数字の重みに逆比例して変えること
ができる。例えば、第１図のスイツチ１６および
１８は、スイツチ３０，３２，３４および３６よ
り大きい幅を有するようにすることができる。そ
れによりデジタル値とアナログ値との間の変換の
精度を高くすることができる。

本発明は特定の実施例について説明されかつ例
示されたけれども、当業者には明らかなように、
本発明の原理はその他の多くの場合に応用でき
る。したがつて、本発明の技術的範囲は特許請求
の範囲の記載のみによつて定められるべきであ
る。

【図面の簡単な説明】

第１図は、本発明の１つの実施例の変換器の概
略回路図である。この実施例の装置は、電流源と
してのコンデンサを含んでおり、それはデジタ
ル・オーデイオ装置に適用することが好ましい。
第２図は、第１図に示した装置の動作を示す真理
値表である。第３図は、本発明の他の実施例のブ
ロツク線図である。この実施例では、第１図に示
した実施例の装置の複数個が相互接続されてい
る。第４図は、第１図の実施例において用いるこ
とができる他のトランジスタ配置を図解した簡略
化された回路図である。第５図は、本発明の別の
実施例のブロツク線図であり、この実施例は、第
３図に示した実施例を改良した実施例である。第
６図は、第１図に示した変換器をその上に配置す
ることができる集積回路チツプの概略図である。
第７図は、第１図に示したような変換器の複数個
をその上にモジユール形式に配置することができ
る集積回路チツプの概略図である。第８図は、第
１図に示したいろいろなトランジスタを、集積回
路チツプ上に間隔をおいて配置した状態を示す概
略図である。第９図は、電流源として用いられる
コンデンサの、集積回路チツプ上における構造を
図解した概略図である。第１０図は、集積回路上
における、異なつた静電容量値を有するコンデン
サの構造を図解した概略図である。第１１図は、
第１図に図示の装置を組込んだアナログ・デジタ
ル変換器を示すブロツク線図である。〔符号の説明〕、１２，１４，１５……入力線
路、１６，１８，２０，２２，３０，３２，３
４，３６，３８，４０，４２，４４，５０，５
３，５５，５６，５８，６０，６２，６４，６
６，６８，７０，７２，７４，７６，７８，８０
……制御スイツチ、８２，８６，９０，９４，９
８，１０２，１０６，１１０……コンデンサ、５
１，５２……出力線路、５４……補間線路、１３
２……トランジスタ、１１４……電流源。

Claims

【特許請求の範囲】１電流供給手段と、各々が前記電流供給手段に
接続した第１極板を具備すると共に第２極板を具
備する複数個のコンデンサと、出力線と、前記複
数個のコンデンサの前記第２極板及び前記出力線
の間に配設されており且つ複数個の二進入力信号
を受け取る複数個の制御スイツチと、を有してお
り、前記複数個の制御スイツチは各々が異なつた
数の複数個の組に群別されており、各組に属する
制御スイツチの全てはその組に対応する桁位置に
おける単独の二進入力信号によつて表される二進
数の値に従つて第１動作状態又は第１動作状態と
は異なる第２動作状態を同時的に取る様に構成さ
れており、各組における制御スイツチの全てがそ
の組に対応する単独の二進入力信号のみに応答す
るものであり、各組における各制御スイツチは共
通端子と前記共通端子に対し選択的に接続されて
前記第１動作状態又は第２動作状態を確立する一
対の第１及び第２端子を有しており、前記複数個
の組の内の１つの組における各制御スイツチの共
通端子は前記複数個のコンデンサの前記第２極板
に夫々接続されており一方その他の組における各
制御スイツチの共通端子は次の二進桁位置の組に
おける制御スイツチの第１端子へ接続されると共
に前記次の二進桁位置の組における別の制御スイ
ツチの第２端子へも接続されており、各組におけ
る制御スイツチの第１又は第２端子であつて別の
組における制御スイツチの共通端子へ接続されて
いるもの以外は前記出力線へ接続されていること
を特徴とするデジタル・アナログ変換装置。２特許請求の範囲第１項において、前記電流供
給手段と前記複数個のコンデンサとの接続部へリ
セツトスイツチが接続されていることを特徴とす
るデジタル・アナログ変換装置。３特許請求の範囲第１項において、前記複数個
の組は第１組を有しており、前記第１組は前記複
数個のコンデンサと同数の制御スイツチを有して
おり、前記第１組の制御スイツチの各々は前記複
数個のコンデンサの個別の１つに接続されてお
り、その場合に前記二進入力信号が順次増加又は
減少する場合に、前記出力線に接続される前記複
数個のコンデンサの数がそれに応じて順次増加又
は減少することを特徴とするデジタル・アナログ
変換装置。４特許請求の範囲第２項又は第３項において、
前記二進入力信号によつてコード化されている二
進値が順次増加する場合に、前記出力線へそれ迄
接続されていたコンデンサの前記出力線への接続
を維持すると共に付加的なコンデンサを前記出力
線へ接続させる様に前記複数個の制御スイツチが
前記出力線及び前記複数個のコンデンサへ接続さ
れることを特徴とするデジタル・アナログ変換装
置。５特許請求の範囲第１項乃至第４項の内のいず
れか１項において、前記複数個の組の組数は前記
二進入力信号の数と同じであり、且つ各組は前記
二進入力信号のデジタル値によつて決定される数
の制御スイツチを有していることを特徴とするデ
ジタル・アナログ変換装置。６特許請求の範囲第１項乃至第４項の内のいず
れか１項において、前記第１組は前記二進入力信
号の最大桁ビツトに対応しており、且つ各組内に
設けられる制御スイツチの数は前記第１組から前
記二進入力信号の最小桁ビツトに対応する最後の
組へかけて減少することを特徴とするデジタル・
アナログ変換装置。７特許請求の範囲第１項乃至第６項の内のいず
れか１項において、各組内に設けられるべき制御
スイツチの数は前記第１組から前記最後の組へか
けて2ⁿ（尚、ｎは正整数で前記二進入力信号にお
けるビツト位置に対応）に従つて減少することを
特徴とするデジタル・アナログ変換装置。８特許請求の範囲第１項乃至第７項の内のいず
れか１項において、前記複数個の組の制御スイツ
チの各々の組は少なくとも１個の第２制御スイツ
チを有しており、前記第２制御スイツチは、その
組の制御スイツチの各々が前記第１又は第２状態
の他方の状態にある場合に、それを介して別の出
力線への接続を確立することを特徴とするデジタ
ル・アナログ変換装置。９特許請求の範囲第１項乃至第８項の内のいず
れか１項において、最小数の制御スイツチを有す
る最後の組を除いて、前記複数個の組の各組の前
記少なくとも１個の第１制御スイツチの各々は、
前記組の制御スイツチが前記他方の状態にある場
合に、隣接する組内の対応する制御スイツチへの
接続を確立することを特徴とするデジタル・アナ
ログ変換装置。１０特許請求の範囲第８項又は第９項におい
て、前記最後の組を除いて、前記複数個の組の
各々の前記少なくとも１個の第２制御スイツチの
各々は、前記一方の状態とされた場合に、隣接す
る組内の対応する制御スイツチへの接続を確立す
ることを特徴とするデジタル・アナログ変換装
置。１１特許請求の範囲第１項乃至第１０項の内の
いずれか１項において、前記最後の組は、前記一
方の状態に設定された場合に前記出力線への接続
を確立し且つ前記他方の状態に設定された場合に
補間出力線への接続を確立する制御スイツチを有
することを特徴とするデジタル・アナログ変換装
置。１２特許請求の範囲第８項乃至第１１項の内の
いずれか１項において、前記最後の組は２個の制
御スイツチを有しており、その一方は前記一方の
状態に設定された場合に前記出力線への接続を確
立すると共に前記他方の状態に設定された場合に
補間出力線への接続を確立し、又その他方は前記
一方の状態に設定された場合に前記補間出力線へ
の接続を確立すると共に前記他方の状態に設定さ
れた場合に前記別の出力線への接続を確立するこ
とを特徴とするデジタル・アナログ変換装置。１３特許請求の範囲第１項乃至第１２項の内の
いずれか１項において、前記制御スイツチの各々
は一対のトランジスタから形成されていることを
特徴とするデジタル・アナログ変換装置。１４特許請求の範囲第１３項において、前記対
のトランジスタは互いに導電型が反対であること
を特徴とするデジタル・アナログ変換装置。１５特許請求の範囲第１２項又は第１３項にお
いて、前記対のトランジスタは導電型が同一であ
り、前記対のトランジスタの一方へは対応する桁
位置における前記二進入力信号の二進数がそのま
ま印加され、一方前記対のトランジスタの他方へ
は前記二進数を反転して印加させることを特徴と
するデジタル・アナログ変換装置。１６特許請求の範囲第１２項乃至第１５項の内
のいずれか１項において、前記第１状態は前記対
のトランジスタの一方がオンで他方がオフの状態
であり、且つ前記第２状態は前記対のトランジス
タの一方がオフで他方がオンの状態であることを
特徴とするデジタル・アナログ変換装置。１７特許請求の範囲第１項乃至第１６項の内の
いずれか１項において、前記制御スイツチの各々
は前記第１状態に動作すると前記複数個のコンデ
ンサの個別的な１つのみを介しての電流経路を提
供することを特徴とするデジタル・アナログ変換
装置。１８特許請求の範囲第１項乃至第１７項の内の
いずれか１項において、前記第１状態にある制御
スイツチの動作パターンに関係無く前記第１状態
にある制御スイツチの各々を介して実質的に同一
の電流が流れることを特徴とするデジタル・アナ
ログ変換装置。１９特許請求の範囲第１１項乃至第１８項の内
のいずれか１項において、最小二進桁の二進信号
を電流へ変換する為に二進コード化変換器が前記
補間出力線へ接続されており、且つこの電流は前
記出力線へ導入されることを特徴とするデジタ
ル・アナログ変換装置。２０特許請求の範囲第１９項において、最小二
進桁の二進信号を変換する前記二進コード化変換
器は特許請求の範囲第１項乃至第１８項のいずれ
か１項に記載される如くに構成されていることを
特徴とするデジタル・アナログ変換装置。