JPS6262492A

JPS6262492A - 情報記録再生装置における電源供給装置

Info

Publication number: JPS6262492A
Application number: JP60202150A
Authority: JP
Inventors: Akio Terane; 明夫寺根
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1985-09-12
Filing date: 1985-09-12
Publication date: 1987-03-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］本発明は、情報記録再生装置における電源供給装置、詳
しくは、装填された記録媒体に対し情報の記録・再生を
行ない、記録媒体イジェクト回路の作動により上記装填
された記録媒体のイジェクトを行なう情報記録再生装置
に関する。［従来の技術］従来の情報記録再生装置等において、中央処理装置（以
下ＣＰＵという）を内蔵し、電源スィッチの投入後はＣ
ＰＵにより記録再生装置全体の通電を制御できるように
して節電を図った電源コントロール回路が提案されてい
る（特開昭５９−６２９３１号公報参照）。一方、情報記録再生装置に装填された記録媒体のイジェ
クト動作は、一般的に記録・再生回路を含めた装置全体
の電気回路の電源スィッチをオンにしたのちにイジェク
トスイッチを操作することにより行なわれるようになっ
ている。また、特に、携帯用の情報記録再生装置においては、内
蔵された直流電源である電源電池の電圧Ｅは、第３図に
示すように、使用時間ｔの経過に伴って次第に低下して
いくので、通常、Ｅｏ＞Ｅ〉Ｅｌの範囲にあるとき記録
・再生等を含む全ての動作が行なわれるようになってい
るが、電源電圧Ｅが電圧値Ｅ１以下になると、誤動作防
止や記録媒体の保護のために自動的に電源の供給を遮断
してしまう機能が設けられている。［発明が解決しようとする問題点］ところで、電源電圧Ｅが電圧値Ｅ１以下の、記録・再生
等の動作を行なわせるに不十分な電圧である場合であっ
ても、イジェクト動作を行なわせるに支障のない電圧で
あることが多い。このような場合でも電源がイジェクト
回路に供給されないので、例えば、装置本体内にビデオ
テープ、ビデオフロッピーなどの記録媒体が装填された
ままになっている場合に、この記録媒体を取り出すこと
ができないものとなっていた。この記録媒体を取り出す
ためには、電源電池を新しいものと交換して電源電圧Ｅ
を充分に高い状態に回復させることが必要であった。そ
して、記録媒体を取り出すだけのために、電源スィッチ
とイジェクトスイッチをオンにしなければならず、イジ
ェクト操作が面倒であることに加えて、イジェクト動作
に必要のない電気回路にも給電されることになり、無駄
な電力が消費されていた。本発明は、このような問題点に着目してなされたもので
、記録・再生回路を含めた装置全体の電気回路を通電さ
せる電源スィッチをオンにしなくとも、イジェクトスイ
ッチをオンにするだけで記録媒体のイジェクトを行なえ
るようにした情報記録再生装置における電源供給装置を
提供することを目的とする。

【問題点を解決するための手段および作用】この情報記
録再生装置における電源供給装置は、イジェクト指令発
生手段によってイジェクト指令信号が発せられたことを
制御回路により識別し、このとき、制御回路によって、
記録・再生回路を含む電気回路に給電を行なうための第
１の給電系路とは独立して設けられたイジェクト用の第
２の給電系路をオンとし、電源発生部の電源がこの第２
の給電系路を通じてイジェクト回路に給電されるように
している。［実　施　例］以下、本発明を図示の実施例に基づいて説明する。第１図は、本発明の一実施例を示す情報記録再生装置に
おける電源供給装置の電気回路図である。この電源供給装置にはＣＰＵ１１が設けられていて、そ
の電源印加端子ＶＤＤとアース間に電源電池１０が接続
されるようになっている。電源電池１０を接続させるこ
とによりパワーオン・リセット回路１２よりＣＰＵＩＩ
のリセット端子ＲＥＳ２Ｔにリセットパルスが印加され
ＣＰＵＩＩにリセットがかけられる。また、電源電池１
０には、イジェクト機構を除いた、記録・再生回路を含
む全電気回路（以下、システム回路という）１３へ給電
を行なうための第１の給電系路に挿入された第１の給電
スイッチ１４が接続されるとともに、イジェクト機構用
電気回路（以下、イジェクト回路という）１５に給電を
行なうための第２の給電系路に挿入された第２の給電ス
イッチ１６が接続される。この第１．第２の給電スイッ
チ１４．１６はＣＰＵＩ　１の出力端子０１．０２のレ
ベルによってそれぞれ互いに独立的にオン、オフ制御さ
れるようになっており、今、上記のようにＣＰＵＩＩに
リセットがかけられた状態では、ＣＰＵＩＩはいわゆる
節電モードになっていて、上記出力端子Ｏ１，０２のレ
ベルはいずれも′Ｌ”レベルであり、給電スイッチ１４
．１６はいずれもオフになっている。この節電モードに
おいて、ＣＰＵ１１は例えば、液晶による時刻表示のた
めの駆動や、節電モード以外の動作時に設定されたモー
ド、タイマーなどのメモリ内容の保持動作のみを行なっ
ており、記録・再生の通常の動作モードに比較して充分
低い消費電力で動作することができる。この節電モード
時の消費電力では上記電源電池１０による駆動でも少な
くとも２〜３年の長時間に互って動作可能な状態に維持
しておくことができる。上記ＣＰＵＩ　１の節電モードは、ＣＰＵＩ　１のレリ
ーズ端子ＲＥＬが“Ｌ”レベルから“Ｈルベルに立上る
ことにより解除されて通常モードに移行することになる
。即ち、節電モードでレリーズ端子ＲＥＬは、システム
回路１３に給電を開始させるためのオンスイッチ１７お
よびイジェクト回路１５に給電を開始させるためのイジ
ェクトスイッチ１８をオン操作しない限りは抵抗１９゜
２０を通じてアース電位（“Ｌ“レベル）に維持されて
おり、オンスイッチ１７或いはインジェクトスイッチ１
８をオンにすると、電源電圧Ｅの“Ｈ”レベルが、ロッ
クスイッチ２３を通じ、さらにオンスイッチ１７に直列
のダイオード２１を通じて或いはインジェクトスイッチ
゛１８に直列のダイオード２２を通じてレリーズ端子Ｒ
ＥＬに導かれ、同レリーズ端子ＲＥＬが′Ｈ”レベルに
なる。オンスイッチ１７およびイジェクトスイッチ１８
としては、手で押したときだけオンになり、手を離すと
オフに戻る、いわゆるモーメンタリ−型のスイッチが用
いられている。なお、ロックスイッチ２３は矢印ａ或い
はｂ方向にスライドさせることによってその位置状態を
ラッチするスイッチで、使用時や据置時には図示のよう
に矢印ａ方向にスライドさせてオンにしておくが、携帯
時などでは、オンスイッチ１７或いはイジェクトスイッ
チ１８が不用意に押されても上記レリーズ端子ＲＥＬが
″Ｈ°レベルにならないように、このロックスイッチ２
３を矢印す方向にスライドさせておく。ところで、上記レリーズ端子ＲＥＬに“Ｈ＃レベルのパ
ルスが入力したとき、これがオンスイッチ１７がオンに
なったためであるか、或いはイジェクトスイッチ１８が
オンになったためであるかを識別するために、ＣＰＵＩ
Ｉは、上記レリーズ端子ＲＥＬのレベルの監視とともに
入力端子Ｉ２のレベルの監視をも行なっている。即ち、
上記イジェクトスイッチ１８とダイオード２２との接続
点にダイオード２４のアノードが接続され、このアノー
ドとアース間にコンデンサ２５が接続されており、イジ
ェクトスイッチ１８がオンになるとき、電源電圧Ｅによ
ってダイオード２４を通じコンデンサ２５に短時間で電
荷がチャージされるようになっているので、この場合、
コンデンサ２５の端子に抵抗２６を介して接続された入
力端子Ｉ２が“Ｈルベルになり、イジェクトスイッチ１
８がオンになったことが認識される。また、上記オンス
イッチ１７とダイオード２１との接続点とアース間に直
列に接続された抵抗２７と２８の接続点にＮＰＮ型トラ
ンジスタ２９のベースが接続され、同トランジスタ２９
のコレクタが抵抗３０を介して上記ダイオード２４とコ
ンデンサ２５の接続点に接続され、エミッタがアースさ
れているので、オンスイッチ１７がオンになったときに
は、トランジスタ２９がオンになりコンデンサ２５の電
荷が抵抗３０→トランジスタ２９のコレクタ→エミッタ
の経路で放電されるので、この場合には上記入力端子Ｉ
２が“Ｌ”レベルになり、オンスイッチ１７がオンにな
ったことが認識される。上記オンスイッチ１７がオンになることによりＣＰＵＩ
Ｉの出力端子Ｏ１が“Ｈ”レベルになって第１の給電ス
イッチ１４をオンにし、また上記イジェクトスイッチ１
８がオンになることによりＣＰＵＩＩの出力端子ｏ２が
“Ｈ＃レベルになって第２の給電スイッチ１６をオンに
する。ＣＰＵＩＩの割込端子■ＮＴ２にはプルアップ抵抗３１
が接続されているとともに、アースとの間に、システム
回路１３の動作をオフにするためのモーメンタリ型のオ
フスイッチ３２が接続されているので、オフスイッチ３
２をオンにしたとき割込端子■ＮＴ２が“Ｈ＃レベルか
らＬ”レベルに変化してＣＰＵＩＩに読取られ、記録・
再生の動作中であっても後述する割込動作が行なわれる
ことになる。また、電源電池１，０には電源電圧Ｅをチェックするた
めの電源電圧チェック回路３３が設けられていて、その
一方の出力ＡがＣＰＵＩＩの入力端子■１に、他方の出
力ＢがＣＰＵＩＩの割込端子ＩＮＴｏにそれぞれ入力さ
れるようになっている。この電源電圧チェック回路３３は、例えば、第２図に示
すように、電源電池１０の正極端子とアース間に３つの
分圧用抵抗３４，３５．３６を直列に接続し、抵抗３４
と３５の接続点の電圧■いをコンパレータ３７の非反転
入力端子に、抵抗３５と３６の接続点の電圧ＶＢをコン
パレータ３８の非反転入力端子にそれぞれ接続し、基準
電圧　　　−”　ＲＥＰをコンパレータ３７，３８の反
転入力端子に接続して構成され、コンパレータ３７より
出力Ａを、コンパレータ３８より出力Ｂをそれぞれ取り
出すようにしたものである。この電源電圧チェック回路
３３の出力Ａ、Ｂは、電源電圧Ｅの電圧値に応じてレベ
ル変化しこれを識別するものとなっている。即ち、第３
図に示すように、電源電圧Ｅが充分に高く、Ｅ＞Ｅｌの
範囲にあるときには、上記電圧ｖＡ　”　Ｂ　”　ＲＥ
Ｆ　ノ関係はｖＡ＞ＶＢ〉ｖＲＥＰであるのでコンパレ
ータ３７の出力Ａおよびコンパレータ３８の出力Ｂは共
に“Ｈ“レベルであるが、電源電圧Ｅが電圧値Ｅｌより
低下し、Ｅ　＞Ｅ＞Ｅ２の範囲になったときには、電圧
ＶＡ　、Ｖａも低下しテＶ　Ａ　＞　Ｖ　ＲＥＦ　＞　
Ｖ　ｎとなり、コンパレータ３７の出力Ａが“Ｈ“レベ
ル、コンパレータ３８の出力Ａが“Ｌ°レベルになる。そして、電源電池Ｅがさらに著しく低下して電圧値Ｅ２
より低下すると、Ｖ　ＲＥＦ　＞　Ｖ　Ａ＞　Ｖ　ｎと
なり、コンパレータ３７．３８の出力Ａ、　Ｂは共に“
Ｌ″レベルなる。この電源電圧Ｅの３段階の領域を識別
するコンパレータ３７，３８の出力Ａ２ＢカそれぞれＣ
ＰＵＩＩの入力端子１１と割込端子ｌＮＴｌに入力され
ることにより、ＣＰＵＩ　１はプログラムに基づき各出
力端子のレベルをコントロールすることになる。即ち、
電源電圧Ｅが充分に高い状態のとき（Ｅ＞Ｅｌ）は、シ
ステム回路１３およびイジェクト回路１５に問題なく給
電を行なうことができるので、この場合、前述したよう
に、オンスイッチ１７がオンとされたときに出力端子Ｏ
１を“Ｈ″レベル、また、イジェクトスイッチ１８がオ
ンとされたときには出力端子０２を“Ｈ°レベルにする
ことを許容する。電源電圧Ｅがある程度低下したとき（
Ｅｉ　＞Ｅ＞Ｅ２）には、システム回路１３に給電する
ことは無理であるが、イジェクト回路１５に給電するこ
とについては支障がないので、この場合は、オンスイッ
チ１７がオンとされても出力端子０１を“Ｌ″レベル保
持しておき、イジェクトスイッチ１８がオンとされたと
きのみ出力端子ｏ２を“Ｈ°レベルにすることを許容す
る。さらに、電源電圧Ｅが最も低下したとき（Ｅ２＞Ｅ
）には、オンスイッチ１７．イジェクトスイッチ１８の
いずれがをオンにしても、システム回路１３．イジェク
ト回路１５に給電が行なわれないように上記出力端子０
１と０２を“Ｌ”レベルに保持するようにしている。そ
して、この場合には、電源電池１ｏを新しいものと交換
することを促すための警告表示器３９が接続されている
出力端子ｏ４にパルス信号が発せられて表示器３９の点
滅表示による警告が行なわれるようになっている。また、ＣＰＵＩＩの割込端子Ｉ　Ｎ　Ｔ　ｔにはドラム
やヘッド等の記録媒体走行系の結露状態をチェックする
結露チェック回路４Ｏ−ｆ）＜接続されていて、記録媒
体走行系に結露を生じているとき割込端子ｌＮＴ１が“
Ｈ”レベルになり、後述する割込動作が行なわれること
になる。なお、ＣＰＵＩＩの出力端子０３はイジェクト回路１５
に駆動信号を送出するための端子であり、入力端子Ｉ３
はイジェクト回路１５の動作状態を検知するための端子
である。次に、上記電源供給装置におけるＣＰＵＩＩのプログラ
ム動作を第４図に示すフローチャートに従って説明する
。ＣＰＵＩ　１の電源がオフの状態であるときは、電源電
池１０が装着されることでＣＰＵＩ　１に電源電圧が印
加され、同時にパワーオン・リセット回路１２によって
リセット端子ＲＥＳＥＴにリセット・パルスが印加され
、これによりＣＰＵ内部のＲＯＭ　（リードオンリーメ
モリ）内のプログラムがスタートする。また、ＣＰＵ１１が節電モードであるときは、前述した
通りオンスイッチ１７またはイジェクトスイッチ１８が
オンになることで、レリーズ端子ＲＥＬにレリーズ信号
が印加されることによってＣＰＵＩＩは、節電モードよ
り解除され、プログラムがスタートする。このようにし
てスタートしたプログラムは入出力ボートの設定などイ
ニシャライズ処理を行なう。次に、プログラムは上記のリセット端子ＲＥＳＥＴ入力
によるスタートか、レリーズ端子ＲＥＬ人力によるスタ
ートかを判断する。この判断はＣＰＵＩＩの内部のフラ
グによりて可能である。（例えば、ＮＥＣ社のμＰＤ７８ＣＯ６というＣＰＵで
は、スタンバイ・コントロール・レジスタの下位から２
番目のビットの“Ｈ”、　“Ｌ“の状態によって判断さ
れる。）これによってリセット（ＲＥＳＥＴ）入力によ
るスタートと判断された場合はＣＰＵＩＩ内のＲＡＭ　
（ランダムアクセスメモリ）の内容は不定であるためＲ
ＡＭをリセットする。これは例えば全てのＲＡＭのデー
タを１６進表示におけるＦＦにおくことなどで行なわれ
る。その後ＣＰＵＩＩは節電モードに入る。また、一方
、レリーズ（ＲＥＬ）スタートがなされたと判定すると
、続いて、このとき、オンスイッチ１７がオンになった
のか、イジェクトスイッチ１８がオンになったのかを判
定する。この判定は既に述べたように入力端子Ｉ２のレ
ベルを判別することにより行なわれる。オンスイッチ１７がオンになったことが判定された場合
には、出力端子０１を“Ｈ”レベルにして第１の給電ス
イッチ１４をオンにしてシステム回路１３に給電を行な
う。システム回路１３に給電が行なわれたあとは、ＣＰ
Ｕ１１は各種モードを実行できる状態に移行し、各モー
ドスイッチ（記録、再生、早送り９巻戻し等のスイッチ
）の入力を待機する状態となる。例えば、記録モードス
イッチがオンになったか否かがまず判定され、オンにな
った場合には、所定の記録ルーチンの動作が行なわれ、
オフになっている場合には次に再生モードスイッチ等の
判定が行なわれる。そして、これら各モードスイッチが
いずれもオフの状態で、イジェクトスイッチ１８が押さ
れると、上記出力端子ｏ１が“Ｌ”レベルになって第１
の給電スイッチ１４をオフにしたのち、上記出力端子０
２が“Ｈ“レベルになって第２の給電スイッチ１６をオ
ンにしてイジェクト回路１５に給電を行ない、続いて、
出力端子０３より“Ｈ″レベルイジェクト指令信号をイ
ジェクト回路１５に送出する。イジェクト回路工５によって記録媒体のイジェクト動作
が終了したことを入力端子■３で検出すると、続いて、
出力端子０２を“Ｌ”レベルにして第２の給電スイッチ
１６をオフにし、節電モードの状態に戻る。上記レリーズスタートがなされたあと、オンスイッチ１
７がオフであると判定されれば、これは、イジェクトス
イッチ１８がオンであることを意味しているので、この
場合には、上記電源電圧チェック回路３３の出力Ａのレ
ベル判定を行なう。そして、出力Ａが“Ｈルベルである
ときには、第３図から明らかなように、Ｅ＞Ｅ２である
ので、出力端子０゜を″Ｈ″レベルにして第２の給電ス
イッチ１６をオンにし、イジェクト回路１５に給電を行
なわせ、このあと、イジェクト回路１５にイジェクト指
令を発し、続いてイジェクト回路１５の記録媒体のイジ
ェクト動作を終了すると、第２の給電スイッチ１６をオ
フにして節電モードに戻る。イジェクトスイッチ１８が
押された場合でも、上記電源電圧チェック回路３３の出
力ＡかＬ。レベルであるときは、第３図から明らかなように、Ｅ　
　＞Ｅであるので、出力端子０４に信号を送り警告表示
器３９による警告動作を行なわせたのち節電モードに戻
る。ここで、上記オンスイッチ１７がオンとされたのちのフ
ローにおいて、割り込みがかかるようになっている。割
り込みルーチンは、前記割込端子ＩＮＴｏ、ＩＮ’ｒｌ
、ＩＮＴ２が″Ｌルベルになったときに実行されるＩＮ
Ｔ　　　ｌＮＴ１゜０　゛ＩＮＴ２の各ルーチンが第５図に示すように並列的に設
けられており、それぞれに割り込みがかかった瞬間に各
ルーチンの予じめ決められたアドレスに飛んで割り込み
のルーチンが実行される。ただし、これらのいずれの割
り込みがかかっても、このとき、記録又は再生が行なわ
れていれば、記録・再生の中止のための動作が行なわれ
たのちに各々の割込みルーチンに飛ぶ。そして、これら
の割込みはハード的には優先順位がＩＮＴｏ＞ＩＮＴ　
　＞ＩＮＴ２の順に決められているので、例えば、電源
電圧の低下とオフスイッチ３２の操作とが同時に行なわ
れた場合にはＩＮＴｏルーチンが選ばれ、また、電源電
圧の低下と結露発生とが同時にあった場合にもＩＮＴｏ
ルーチンが選ばれ、さらに、結露発生とオフスイッチ３
２の操作とが同時の場合には、■ＮＴｌルーチンが選ば
れることになる。電源電圧が低下してＩＮＴｏルーチン
が実行されると、電源電圧低下を警告する表示が行なわ
れ、また、結露が発生してＩＮＴ、ルーチンが実行され
ると結露を警告するための表示がなされる。［発明の効果］以上述べたように、本発明によれば、記録・再生回路を
含む電気回路への給電系路と独立してイジェクトのため
の給電系路が設けられていて、イジェクトスイッチを押
すのみでイジェクト用の給電系路に給電が行なわれて記
録媒体のイジェクトを行なうことができるので、イジェ
クト操作が簡単であると共に、イジェクト時に必要のな
い電気回路に給電されることがなくて無駄な電力消費を
防止することができる等の優れた効果がある。

【図面の簡単な説明】

第１′図は、本発明の一実施例を示す情報記録再生装置
における電源供給装置の電気回路図、第２図は、上記第
１図中の電源電圧チェック回路の電気回路図、第３図は、電源電圧と上記第２図に示した電源電圧チェ
ック回路の出力との関係を説明する図、第４図は上記第
１図中のＣＰＵのプログラム動作を示すフローチャート
１第５図は、上記第４図に示すプログラム動作に割込まれ
るルーチンのブローチヤードである。１０・・・・・・電源電池（電源発生部）１１・・・・
・・ＣＰＵ　（中央処理装置、制御回路）１３・・・・
・・システム回路１４・・・・・・第１の給電スイッチ（第１の給電系路
）１５・・・・・・イジェクト回路１６・・・・・・第２の給電スイッチ（第２の給電系路
）１７・・・・・・オンスイッチ１８・・・・・・イジェクトスイッチ（イジェクト指令発生手段）３３・・・・・・電源電圧チェック回路馬２図ス１蔦３図吟間ｔ９Ｉｌ　　　　　　　　　　　寥ｍ手　　続　　補　　正　　書　（自発）昭和６０年１０
月１１日１、事件の表示　　　　　昭和６０年特許願第２０２１
５０号２、発明の名称　　　　　情報記録再生装置にお
ける電源供給装置３、補正をする者名　称　　　　　（０３７）　　オリンパス光学工業株
式会社５、補正の対象明細書の「特許請求の範囲」の欄６、補正の内容明細書の「特許請求の範囲」を別紙の通り改めます。「２、特許請求の範囲装填された記録媒体に対し、情報の記録・再生を行ない
、イジェクト回路の作動により上記装填された記録媒体
のイジェクトを行なう情報記録再生装置において、電源発生部と、この電源発生部に発生する電源を記録・再生回路を含む
電気回路へ導くための第１の給電系路と一上記電源を上
記イジェクト回路へ導くための、上記第１の給電系路と
独立して設けられた第２の給電系路と、上記イジェクト回路を作動させるための指令信号を発生
するイジェクト指令発生手段と、このイジェクト指令発
生手段からの指令信号を識別して上記第２の給電系路に
よる給電を行なわせる制御回路と、

Claims

【特許請求の範囲】装填された記録媒体に対し、情報の記録・再生を行ない
、インジェクト回路の作動により上記装填された記録媒
体のインジェクトを行なう情報記録再生装置において、電源発生部と、この電源発生部に発生する電源を記録・再生回路を含む
電気回路へ導くための第１の給電系路と、上記電源を上
記イジェクト回路へ導くための、上記第１の給電系路と
独立して設けられた第２の給電系路と、上記イジェクト回路を作動させるための指令信号を発生
するイジェクト指令発生手段と、このイジェクト指令発生手段からの指令信号を識別して
上記第２の給電系路による給電を行なわせる制御回路と
、を具備してなることを特徴とする電源供給装置。