JPH057677Y2 - - Google Patents

Info

Publication number
JPH057677Y2
JPH057677Y2 JP1983054306U JP5430683U JPH057677Y2 JP H057677 Y2 JPH057677 Y2 JP H057677Y2 JP 1983054306 U JP1983054306 U JP 1983054306U JP 5430683 U JP5430683 U JP 5430683U JP H057677 Y2 JPH057677 Y2 JP H057677Y2
Authority
JP
Japan
Prior art keywords
circuit
power
alarm display
microcomputer
alarm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1983054306U
Other languages
English (en)
Other versions
JPS59160395U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5430683U priority Critical patent/JPS59160395U/ja
Publication of JPS59160395U publication Critical patent/JPS59160395U/ja
Application granted granted Critical
Publication of JPH057677Y2 publication Critical patent/JPH057677Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Alarm Systems (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 この考案は例えば1動作モードが完了する毎に
電源がオフ状態とされる省電力型のビデオテープ
レコーダ等に用いて好適な携帯用ビデオテープレ
コーダの警報表示装置に関する。
背景技術とその問題点 一般に従来の例えば携帯型のビデオテープレコ
ーダにおいては、その電源をオン、オフする電源
スイツチが設けられており、或る動作モード、例
えばカセツトのローデイング動作が終了しても、
自動的に電源が切れないようにされている。従つ
て、例えば結露やバツテリイダウン等の警報表示
をする必要がある場合には、その警報表示が自動
的に消えることはない。
ところが、電源(電池)の消耗等を極力抑える
ために、1動作モード終了毎に本体回路の電源を
オフする省電力型の携帯型ビデオテープレコーダ
等では、例えばカセツトのローデイングやアンロ
ーデイング動作等一つの動作モードが終了すると
自動的にその電源がオフされるようになされてお
り、従つて上述の如き結露やバツテリイダウン等
の警報表示を行なうとすれば、電源オフと同時に
斯る警報表示が消えてしまい本体回路の電源遮断
後は警報表示できない不都合がある。
考案の目的 この考案は斯る点に鑑み、本体回路の電源が遮
断された後でも一定時間警報表示を継続させるこ
とができる携帯ビデオテープレコーダの警報表示
装置を提供するものである。
考案の概要 この考案は電源にスイツチ回路を介して接続さ
れた電子機器本体回路と、上記電源が与えられる
マイクロコンピユータ及び警報表示回路とを備
え、異常発生時上記マイクロコンピユータの出力
により上記スイツチ回路を制御して上記電子機器
本体回路の電源を遮断すると共に上記警報表示回
路を制御して所定時間警報表示をするようにした
ことを特徴とする警報表示装置であつて、本体回
路の電源が遮断された後でも一定時間結露やバツ
テリイダウン等の警報表示を継続させることが可
能となる。
実施例 以下この考案の一実施例を第1図〜第3図に基
づいて詳しく説明する。
第1図は本実施例の回路構成を示すもので、同
図において、1は電源回路であつて、この電源回
路1からの電源は、スイツチ回路2を介して電子
機器例えばビデオテープレコーダの本体回路3に
供給されるようになされている。4はマイクロコ
ンピユータ、5は警報表示回路であつて、これら
の回路には直接電源回路1から電源が与えられる
ようになされている。
マイクロコンピユータ4は中央処理装置(以下
CPUと言う)4a、予めプログラム情報が書き
込まれたROM4b、入力情報が書き込まれ、ま
たこれより情報が読み出されるワーキングメモリ
として作用するRAM4c及び後述される様に本
体回路3の電源遮断後警報表示回路5に一定時間
警報表示させるための時間を設定するためのタイ
マ4dを有している。又、マイクロコンピユータ
4のCPU4aに対して記録ボタン6、エジエク
トボタン7、スタンバイボタン8等所要の操作ボ
タンが設けられると共にカセツトの爪の有無を検
出するためのスイツチ9、カセツトホルダが下降
したかどうかを検出するためスイツチ10、ロー
デイング終了時を指示するスイツチ11等所要の
検出用スイツチが設けられる。
12は結露やバツテリイダウン等の異常状態を
検出するための異常検出回路であつて、その出力
信号はCPU4aに供給されるようになされてい
る。13は警報表示回路5の駆動回路であつて、
その出力側は警報表示回路5を構成しているトラ
ンジスタ5aのベースに接続され、このトランジ
スタ5aのコレクタは抵抗器5b及び発光素子5
cを介して正の電源端子+Vccに接続され、その
エミツタは接地されている。電源端子+Vccは電
源回路1の出力側に接続されている。尚、この警
報表示回路5の上述した回路構成は一例であつ
て、その他の回路を用いてもよい。
また、マイクロコンピユータ4の出力端子T1
からはスイツチ回路2を制御するための切換信
号、出力端子T2からは本体回路3を制御するた
めのコントロール信号、出力端子T3からは警報
表示回路5を制御するため駆動信号が出されるよ
うになされている。
次に第1図の回路動作を第2図及び第3図を参
照しながら説明する。
今、異常状態の発生してない通常の動作状態で
は、マイクロコンピユータ4の出力端子T1から
の第2図Cに示すようなハイレベルの切換信号S3
がスイツチ回路2に供給されて、これを接点a側
に接続し、電源回路1からの電源がスイツチ回路
2の接点a側を通して本体回路3に供給され、ま
た、この時マイクロコンピユータ4の出力端子
T2より第2図Bに示すようなハイレベルのコン
トロール信号S2が本体回路3に供給され、本体回
路3は動作状態にある。従つてこの状態では例え
ば記録ボタン6を押すと、CPU4aの制御のも
とに本体回路3が動作して記録モードとなり、或
いはエジエクトボタン7を押すと同様にCPU4
aの制御のもとに本体回路3に装填されたカセツ
トが取り出される等の動作が可能となる。
この様な通常動作中CPU4aは異常検出回路
12からの出力を見て異常が発生しないかどうか
を常時チエツクしている。そして例えば結露やバ
ツテリイダウン等により異常状態が発生し、異常
検出回路12から第2図Aに示すような異常発生
を表わす信号S1が供給されると、CPU4aはそ
の出力端子T2からの通常動作ではハイレベルで
あつたコントロール信号S2(第2図B)をローレ
ベルとなし、本体回路3の動作をストツプモード
にする。しかる後、CPU4aはその出力端子T1
からの通常動作ではハイレベルであつた切換信号
S3(第2図C)をローレベルとなし、スイツチ回
路2を接点b側に切り換え、電源回路1から本体
回路3へ供給されていた電源を遮断するようにす
る。
又、これと同時にマイクロコンピユータ4内の
タイマ4dが作動し、CPU4aの出力端子T3
り第2図Dに示すように所定時間T例えば30秒間
ハイレベルとなる信号S4を発生し、駆動回路13
へ供給する。従つて、この間駆動回路13からの
駆動信号(信号S4と同じ極性で変化する)により
トランジスタ5aがオン状態となり、発光素子5
cが発光し、結露やバツテリイダウン等の異常状
態が警報されることになる。
そして所定時間Tが終了するとタイマ4dの動
作が停止し、これによつてCPU4aからの出力
信号S4が第2図Dに示す如くローレベルとなり、
トランジスタ5aがオフ状態となつて、発光素子
5cの発光が停止される。つまり警報表示が終了
するわけである。この所定時間T終了後にはマイ
クロコンピユータ4のCPU4aの動作は、第2
図Eに示すようにハイレベルよりローレベルに変
り、スタンバイモードに入つて行く。つまり、こ
の状態では消費電力の小さなROM4b及び
RAM4c等のみが動作し、消費電力の大きな他
の回路の電源がオフ状態されて省電力をはかるよ
うにしている。
この様に本実施例では本体回路3の電源遮断さ
れた後でも一定時間警報表示回路5を作動させて
警報表示を行なうことができる。
応用例 尚、上述の実施例ではこの考案を省電力型のビ
デオテープレコーダに適用した場合を例にとり説
明したが、これに限定されることなく、本体回路
の電源を切つてもなお、所定時間何等かの警報表
示をしたいその他の回路等にも適用可能である。
考案の効果 上述の如くこの考案によれば、電源回路より常
時電源が与えられているマイクロコンピユータの
出力により警報表示回路を制御して本体回路の電
源が遮断された後でも一定時間警報表示をするこ
とができるので、本体回路の電源が遮断された状
態下においても警報表示を継続して効果的に表示
することが可能となり、例えば省電力型の携帯用
ビデオテープレコーダ等で結露或いはバツテリイ
ダウン等の警報表示を行う場合等に用いて極めて
有用である。
【図面の簡単な説明】
第1図はこの考案の一実施例を示す回路構成
図、第2図及び第3図は夫々第1図の動作説明に
供するための線図である。 1は電源回路、2はスイツチ回路、3は本体回
路、4はマイクロコンピユータ、5は警報表示回
路、12は異常検出回路である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 電源にスイツチ回路を介して接続されたビデオ
    テープレコーダの本体回路と、上記電源が常時与
    えられるタイマー機能を有するマイクロコンピユ
    ータ及び警報表示回路とを備え、上記ビデオテー
    プレコーダ内の異常発生時上記マイクロコンピユ
    ータの出力により上記スイツチ回路を制御して上
    記ビデオテープレコーダ本体回路の電源を遮断す
    ると共に、上記タイマー機能によつて上記警報表
    示回路を制御して上記本体回路への電源が遮断さ
    れた後の所定時間に亘つて警報表示を行なうよう
    にしたことを特徴とする携帯用ビデオテープレコ
    ーダの警報表示装置。
JP5430683U 1983-04-12 1983-04-12 警報表示装置 Granted JPS59160395U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5430683U JPS59160395U (ja) 1983-04-12 1983-04-12 警報表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5430683U JPS59160395U (ja) 1983-04-12 1983-04-12 警報表示装置

Publications (2)

Publication Number Publication Date
JPS59160395U JPS59160395U (ja) 1984-10-27
JPH057677Y2 true JPH057677Y2 (ja) 1993-02-25

Family

ID=30184650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5430683U Granted JPS59160395U (ja) 1983-04-12 1983-04-12 警報表示装置

Country Status (1)

Country Link
JP (1) JPS59160395U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5157192A (ja) * 1974-11-14 1976-05-19 Omron Tateisi Electronics Co Keihosochi

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5157192A (ja) * 1974-11-14 1976-05-19 Omron Tateisi Electronics Co Keihosochi

Also Published As

Publication number Publication date
JPS59160395U (ja) 1984-10-27

Similar Documents

Publication Publication Date Title
US4907183A (en) Battery powered computer system wherein a power supply is selectively shut off when a low battery power is detected
JPH11327961A (ja) 制御回路
JPH057677Y2 (ja)
US4631418A (en) Power supply control device
US5243577A (en) Electronic apparatus
JPS606020B2 (ja) タイマ予約表示装置
JPH03283074A (ja) オーディオ装置
JPS6349893A (ja) バ−コ−ド読み取り装置
JPS596525Y2 (ja) カセット・リバ−ス機の録音表示装置
JPS62146448A (ja) タイマー回路
JP3217918B2 (ja) 火災報知設備の端末装置
JPH0728573A (ja) バッテリ駆動携帯型データ機器
JPS6313521Y2 (ja)
JPH0612579A (ja) 電子機器の取外し監視装置
KR890007190Y1 (ko) 카메라가 부착된 녹화재생기기의 녹화제어회로
JP2791061B2 (ja) 電源電圧表示装置
JP2819704B2 (ja) ダビング用磁気記録再生装置
JPH045043Y2 (ja)
JPH0142821Y2 (ja)
JPH0240590Y2 (ja)
US4370549A (en) Electronic counter circuit for tape recorder
JPH061477Y2 (ja) カーオーディオ照明装置
KR930004917Y1 (ko) 컴퓨터용 자기테이프의 로드점 감지 제어장치
JPH0445136Y2 (ja)
JPH06150514A (ja) 光学式情報記録再生装置