JPS626182A

JPS626182A - 配線パタ−ンの検査方法

Info

Publication number: JPS626182A
Application number: JP60145296A
Authority: JP
Inventors: Kozo Hosogai; 細貝　耕三
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1985-07-02
Filing date: 1985-07-02
Publication date: 1987-01-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１本発明は、配線パターンの検査方法に係り、特に、マト
リックス構造をなすように多層の配線層が形成され、マ
トリックスの一方向の配線密度が高いような配線基板の
オーブンショート検査工程における検査作業の軽減をは
かることを目的とする。

［従来技術およびその問題点］記録密度の向上への要求が高まるにつれ静電記録ヘッド
等の記録装置において駆動回路の高集積化が進められて
おり、配線層の多層化は必須の条件となってきている。

例えば、第５図に示す如く、セラミック基板１上に、縦
方向に並設される多数の厚膜導体層パターンからなる第
１の配線層２と厚膜絶縁ガラスからなる層間絶縁膜３を
介してこの上層に横方向に並設される多数の厚！Ｉｌ１
体層パターンからなる第２の配線層４とを配設し、前記
層間絶縁膜の所望の位置に穿孔されたスルーホールを介
して第１の配線層２と第２の配線層４とを電気的に接続
したマトリックス配線構造は広く用いられている配線構
造である。製造に際しては通常、第１の配線層の形成−
第１の配線層のオープンショートテスト一層間絶縁膜の
形成−第２の配線層の形成−第２の配線層のオープンシ
ョートテストという順で作業が実施される。しかしなが
ら、高密度化が進むにつれて８配［１１１における各パ
ターンの検査は困難となり、１２本／ａ＋＋程度のパタ
ーンになると引き出し部Ωをブローバ針であたることが
できなくなる。そこでまず、第６図に示す如く、第１の
配線層パターンの電極引き出し部Ωを共通化しておき、
マトリックス部ｍを順次プローバ針であたり、各パター
ンと共通端子Ｃ間でオープンテストを行なう。次いで例
えばＹＡＧレーザを用いてＢ−Ｂ線で切断し、該共通端
子Ｃを切断する。そして再びブローバ針であたり、隣接
パターン間のショートの有無を調べるショートテストを
行なうという測定方法がとられている。この方法ではシ
ョートテスト、オーブンテストの２回にわたる測定とパ
ーターンの切断と多大な工数と繁雑な作業が必要であっ
た。

本発明は、前記実情に鑑みてなされたもので、電極引き
出し部が＾密度のパターンとなっている場合のオープン
ショートテストにおける検査作業の軽減をはかることを
目的とするものである。

［問題点を解決するための手段］そこで本発明では、従来共通端子となっていた第１の配
線層の引き出し部Ωに、第１図に示す如く各パターンＥ
１・・・Ｅｎと直交するように抵抗体Ｒを配設し、各パ
ターンの他端近傍で隣接パターン間の抵抗値を測定する
ことにより、各パターンのオープンおよびショートを検
査し、この後、該抵抗体を切断するようにしている。

望ましくは、この抵抗体はライン状の厚膜抵抗体層から
構成する。

［作用］すなわち、抵抗体層の幅、長さおよび厚さの幾可学的寸
法と、使用する厚膜ペーストの種類によって決まるシー
ト抵抗とから抵抗体の基準値を算出し、測定された抵抗
値と、この基準値とを比較することにより、各パターン
のオープンショートを判断するもので、測定抵抗値が無
限大■のときはオープン不良があり、基準値よりも充分
に小さいときはショート不良があるというふうに判定さ
れる。

そして、測定後、従来と同様に、抵抗体の部分を切断す
るようにすればよい。

従って、従来は、オーブンテストとシ］−トチストとの
２回にわたるテスト工程が必要であったが、本発明によ
れば１回の測定でよく同時にオープンショートを検知で
きるため作業が大幅に簡略化される。

［実施例］以下、本発明の実施例について図面を参照しつつ詳細に
説明する。

まず、第２図（ａ）に示す如く、セラミック基板１０１
上に厚膜印刷・焼成・フォトリソエツチング工程を経て
配線幅４２μ而配線間距離４０μ卯で１２本／ＩＩＩと
なるような引き出し電極をもつ第１の配線層パターンＰ
１〜ｐｎを形成した後、第３図に示したような開口部０
をもつスクリーンＳを用いて、第１の配線層パターンの
端部にシート抵抗１０にΩ／口となる厚膜抵抗体層１０
２を厚さ１５μｍ１幅２１０μｍとなるように印刷・焼
成する。

そして、プ０−バ針を用いて、パターンＰ１とパターン
Ｐ２、パターンＰ２とパターンＰ３、パターンＰ３とパ
ターンＰ４というように順次、配線対を変えて、マトリ
ックス構造における第２の配線層パターンとの接続点ａ
１・・・ａｎとなる部分の近傍における各パターン間の
抵抗値を測定する。

このとき、欠陥のない２つのパターン間の抵抗値は２に
Ω〜２．１にΩを示したのに対し、オープンのある配線
間は■、ショートのある配線間は０〜１００Ωとなり、
パターンＰ１・・・ｐｎのオープンショートが夫々１回
の抵抗値測定で検知され得る。

そして測定後に、第２図（ｂ）に示す如く、厚膜抵抗体
層をセラミック基板１０１と共に切断する。

このようにして、容易に高密度配線のオーブンショート
テストを行なうことが可能となる。

この後、層間絶縁膜の形成、第２の配線層パターンの形
成が順次行なわれ、マトリックス構造の配線パターンの
形成が行なわれる。

なお、抵抗体層の形成に用いるペーストのシート抵抗お
よび幾可学的寸法は適宜変更可能である。

また、実施例では厚膜抵抗体層の形成は、独立した工程
で行なったが、第４図に示す如く、抵抗体層形成用の開
口部０に加えて層間絶縁膜形成用の開口部Ｉを具えたス
クリーンＳ′を用いて、夫々、抵抗体ペースト、ガラス
ペーストをインクとして分離して載せ、印刷した後、ガ
ラスの焼成条件８５０℃で焼成することにより、同時に
抵抗体層の形成と層間絶縁膜との形成を行なうようにし
てもよい。この場合、さらに工程が簡略化される。

通常、５抵抗体層の焼成温度（約９００℃）はガラスの
焼成温度よりも高いが、ガラスの焼成条件で焼成しても
抵抗値が約３０％高くなるだけで、実−同上問題はない
。

更に、使用する抵抗体層の抵抗値は、オーダー的にショ
ート不良（せいぜい１００Ω）と区別できる程度の大き
さであればよい。従って、形状、幅のバラツキ、焼成条
件等、厳格にコントロールする必要はない。

［効果］以上説明してきたように、本発明によれば、高密度の配
線パターンのオーブンショートテストを行なうに際し、
引き出し部の端部を抵抗体層によって接続し、他端近傍
における各パターン間の抵抗値を測定することによりオ
ーブンショートを検知し、この後、該抵抗体層と各パタ
ーンとを切断するようにしているため、オーブンショー
トの測定作業が極めて簡略化される。

また、従来の方法では、オーブンテスト後、ショートテ
ストを行なうべく共通端子と各パターンとを切断した後
は、再びオーブンテストを行なうことは不可能であった
が、本発明の方法では、両テスト終了後最後に抵抗体層
を切断すれば良いため、両テストを繰り返し行なうこと
ができる。

【図面の簡単な説明】

第１図は、本発明の検査方法を示す回路構成図、第２図
（ａ）および（ｂ）は、本発明実施例の検査工程を示す
図、第３図は、同工程で用いる抵抗体層形成用のマスク
スクリーンを示す図、第４図は、第３図の変形例、第５
図は、マトリックス配線構造を有する基板を示す図、第
６図は、従来のマトリックス配線基板の検査方法を示す
回路構成図である。１・・・セラミック基板、２・・・第１の配線層、３・
・・層間絶縁膜、４・・・第２の配Ｉｉ層、Ｅｌ−・Ｅ
ｎ・・・第１の配線層のパターン、Ｒ・・・抵抗体、１
０１・・・セラミック基板、１０２・・・厚膜抵抗体層
、Ｐ１〜ｐｎ・・・第１の配線層のパターン、ｓ、ｓ’
　・・・スクリーン、Ｏ・・・開口部（抵抗体層用）、
ｌ・・・開口部（層間絶縁膜用）。第２図（（１）第２図（ｂ）第４図

Claims

【特許請求の範囲】

（１）高密度に配列された配線パターンの各引き出し部
近傍にこれらの配線パターンを共通接続するように抵抗
体層を配設する抵抗体層形成工程と、各配線パターンの
他端近傍において、各配線パターン間の抵抗値を測定す
ることにより、各配線パターンのオープンおよびショー
トを検知する測定工程と、前記抵抗体層を切断する切断工程とを有することを特徴
とする配線パターンの検査方法。
（２）前記抵抗体層は厚膜法によって形成される厚膜抵
抗体層であることを特徴とする特許請求の範囲第（１）
項記載の配線パターンの検査方法。
（３）前記抵抗体層形成用の厚膜スクリーンは、前記配
線パターン上に形成される層間絶縁膜形成用のパターン
を含み、抵抗体層の形成と同時に層間絶縁膜を形成する
ようにしたことを特徴とする特許請求の範囲第（２）項
記載の配線パターンの検査方法。