JPS6261444A - 切換形ｉ／ｏ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の属する技術分野】

本発明は１つのセンタ装置が、複数の端末装置（以下タ
ーミナルという）を所定の順序で順次呼び出して、その
データ入出力部（Ｉｌｏともいう）との間でデータの授
受を行うことを繰返す、いわゆる切換形Ｉ１０制御装置
に関する。

【従来技術とその問題点】

以下各図の説明において、同一の符号は、同一または相
当部分を示す、また論理゛１”、“０”は単に１１”、
＠０”と記すことにする。 切換形Ｉ１０！１１［Ｊ置は、複数のターミナルの多数
の入出力部をセンタ装置から、ｌワードを単位として時
分割に順次、呼出し、センタ装置との間でデータの授受
を行うようにすることによって、入出力デバイスや配線
を大幅に削減することを目的としたものである。第２図
にこの種の装置の−般的な回路構成例を示す、同図にお
いて、１はセンタ装置、ＴＭ　（ＴＭＩ、７Ｍ２．・・
・）はターミナルであり、便宜上ターミナルＴＭＩ、Ｔ
Ｍ２・・・をそれぞれ＃１ターミナル、＃２ターミナル
・・・とも呼ぶ、各ターミナル７Ｍ内には１ワ一ド分の
ビ。 計数（例えば４ビツトを１ワードとした場合は４個）に
等しいデータ入出力部（Ｉｌｏ）があり、その各Ｉ／Ｏ
がセンタ装置ｌとデータの授受を行う。 センタ装置１内の構成を述べると、４はクロンク出力回
路で、所定周期のクロック信号４ａをワードカウンタ５
に与える。 ５はワードカウンタで、クロック信号４ａを計数し、１
ワ一ド分のビット数（例えば４個）を計数するとカウン
トアンプして、カウントアツプパルス５ａをターミナル
カウンタ６に出力すると同時に、再び０から計数を再開
する。なおこのカウントアツプパルス５ａの出力１１ｉ
ＩＸＩＮを便宜上１ワード周期ＴＷという。 ６はターミナルカウンタで、前記カウントアツプパルス
５ａを計数し、ターミナルカウンタ（例えば３個）を計
数するとカウントアンプして、再びＯから計数を再開す
る。なおターミナルカウンタ６のカウントアツプＩＱ期
を便宜上ターミナル監視周期Ｔｏという。 ７はワードデコーダで、ワードカウンタ５内の計数値を
デコードし、前記１ワ一ド周期ＴＷ毎にターミナル７Ｍ
内の全ての！１０を順次選択するＩ１０選択信号？Ａ　
Ｃ７Ａ１．７Ａ２．・・・）を、各ターミナルＴＭに向
け、並列の同信号線を介して送出する。 ８はターミナルデコーダで、ターミナルカウンタ６内の
計数値をデコードし、各ターミナルＴＭ　１゜７Ｍ２・
・・を順次サイクリックに選択するターミナル選択信号
８Ａ　（８Ａ１．８Ａ２．・・・）を各ターミナルに向
け、並列の同信号線を介して送出する。 ９はデータ方向制御回路で、前記ターミナル選択信号８
Ａ及びＩ１０選択信号７Ａで選択された、あるターミナ
ル７Ｍ内の、あるＩｌｏが、センタ装置１内のデータＲ
ＡＭｌ０からのデータ信号！ＯＡを受取るべきか、逆に
センタ装置１内のデータＲＡＭｌ０に向はデータ信号１
０Ａを送出すべきかを、そのターミナルＴＭに指示する
ためのデータ方向信号９Ａを、各ターミナルに向け、並
列の同信号線を介して送出する。なお便宜上″１′のデ
ータ方向信号９Ａはセンタ装置１からターミナルＴＭ側
へのデータ送出を、“０″のデータ方向信号９Ａはター
ミナルＴＭ側からセンタＷｉｌｌへのデータ送出を指令
するものとする。 ＩＯはデータＲＡＭであり、各ターミナル内のＩｌｏと
の間で授受を行う入力または出力データが、ターミナル
順、Ｉ１０番号順に格納されるもので、この格納データ
を前記データ信号ＩＯＡとして、各ターミナルＴＭとの
間に設けられた並列のデータラインを介して入出力する
。 第３図はこのデータ授受のタイミングの例を示す、同図
において、＋１１〜（３）は、それぞれ＃１ターミナル
ＴＭＩから＃３ターミナルＴＭ３までの各ターミナルを
順次選択するターミナル選択信号８Ａ（８Ａ１〜８Ａ３
）であり、この例ではターミナルＴＭの数は３個である
ものとする。 また同図（４）〜（７）は、それぞれターミナル７Ｍ内
の＃１から＃４までの各Ｉ／Ｏを順次選択するＩ１０選
択信号７Ａ　（７Ａ１〜７Ａ３）であり、この例ではタ
ーミナル７Ｍ内のＩ１０数は４個（即ち１ワード−４ビ
ツト）であるものとする、また同１ｇ　１８１はデータ
方向信号９Ａである。 第３図において、いまｌワード周期ＴＷ　（ＴＷＩ）内
の期間Ｔｌｌを考えるとターミナル選択信号８Ａ１゜８
Ａ２．８Ａ３は、それぞれ“１′、”ｏ’、’ｏ’。 であり＃１ターミナルＴＭＩが選択されている。 またＩ１０選択信号？ＡＩ、７Ａ２，７Ａ３゜７Ａ４は
、それぞれ“１″、“ｏ”、”ｏ’、“０”、であり＃
１のＩｌｏが選択されている。 またデータ方向信号９Ａは　１”であり、従って、この
期間Ｔｌｌ中に＃１ターミナルＴＭＩ内の＃１Ｉ／Ｏは
センタ装置ｌ内のデータＲＡＭｌ０から、データ信号１
０Ａを読込む（受ける）ことを意味している。同様にし
て同じ１ワ一ド周期ＴＷＩ内の期間Ｔ１２においては、
＃１ターミナルＴＭ内の＃２Ｉ／Ｏが、センタ装置１か
らデータ信号１０Ａを読込む、このようにして＃１ター
ミナルＴＭＩ中の＃３Ｉ／Ｏ．＃４Ｉ／Ｏがセンタ装置
１よりデータ信号１０Ａを読込んでこの周期ＴＷＩを終
る。 次の１ワ一ド周期ＴＷ２においては各ターミナル選択信
号８Ａ中＃２ターミナル選択信号８Ａ２のみが＠１ｍの
ため、＃２ターミナルＴＭ２が選択されており、またデ
ータ方向信号９Ａは“０”のため、＃２ターミナルＴＭ
２からセンタ装置１にデータ信号１０Ａが送られる。即
ち例えば期間Ｔ２１においては＃２ターミナルＴＭＺ内
の１１Ｉ／Ｏの出力データがデータ信号１０Ａとして、
センタ装置１内のデータＲＡＭｌ０に送出される（つま
り該データＲＡＭ１０は該データ信号１０Ａを書込む）
。 このようにして以後＃３ターミナルＴＭ３にセンタｖ装
置１からデータ信号１０Ａが送られて、１つのターミナ
ル監視周期ＴＯを経過し、次のターミナル監視周ｖ４Ｔ
ｏで、再び以上の動作が繰返される。 しかしながら第２図の制御回路の場合、ターミナルＴＭ
の数が固定であり、各ターミナル７Ｍ内のＩ１０数が同
じであれば比較的容易に回路が構成できるが、そうでな
い場合は１１のカウンタプリセント回路を設けて、ワー
ドカウンタ５およびターミナルカウンタ６のそれぞれの
カウンタアンプ数を、ターミナル数、やＩ１０数に応じ
て、制御しなければならないため回路構成の自由度が少
いという問題点がある。また、双方向のデータを扱う場
合は、前述のようにデータ方向制御回路９を設ける必要
がある。さらにカウンタ５．６とＩＩＩＪｆ１１回路９
およびブリセント回路１１は同期して動作する必要があ
り、そのためのタイミング制御回路が必要となる、とい
うようにセンタ装置ｌの構成が複雑でコスト高になると
いう問題点もある。

【発明の目的】

この発明は前述の欠点を除去し、簡単な回路構成により
、ターミナル数やターミナル内Ｉ１０数。 およびデータの方向（入力、出力）を自由に制御できる
切換形Ｉ１０制御装置を実現することを目的とする。

【発明の要点】

この発明の要点は、前記クロック信号毎に出力される、
ターミナル別、Ｉ１０別のターミナル選択信号、ワード
選択信号、データ方向信号などの切換形Ｉ１０制御用の
データを、前記ターミナル監視周期内の一連のパターン
データとして記憶する記憶手段と、クロック信号に合せ
て、この記憶手段内の前記のＩ１０制御用データを順次
アドレスするカウンタを設け、この記憶手段から前記各
信号を該カウンタがアドレスする順に取り出して切換形
Ｉ１０制御を行なうようにした点にある。 換言すれば本発明の要点は、センタ装置、複数のターミ
ナル、前記の各ターミナルに設けられた複数のデータ入
出力部（Ｉｌｏなど）を備えるとともに、前記センタ装
置は、前記の各ターミナルの各データ入出力部を、所定
のクロック周期（クロック信号の周期など）と所定の順
序で順次選択することを、所定の監視周期（ターミナル
監視周期など）毎に繰返しつつ、その選択のつど、当該
のデータ入出力部との間でデータの授又は受の何れか所
定の動作を実行する切換形Ｉ１０制御装置において、 前記データ入出力部の１つの選択毎に、センタ装置から
出力される、前記ターミナルの選択信号（ターミナル選
択信号など）、前記データ入出力部の選択信号（Ｉ１０
選択信号など）、及び前記のデータ授受の方向を示す信
号（データ方向信号など）の３つの信号データの組を前
記監視周期内の、前記クロック周期毎の一連のパターン
として記憶する記憶手段（選択パターンＲＡＭなど）と
、前記クロツクをカウントし、核力うント値を前記記憶
手段にアドレス信号として与え、前記のクロック周期毎
に前記信号データの組を順次読出す手段（カウンタなと
）とを前記センタ装置に設けるようにした点にある。

【発明の実施例】

第１図はこの発明の１実施例を示すもので、第２図の例
と同じ制御を行う場合を示している。新たなセンタ装置
０１内において、クロック出力回路４からクロック信号
４ａをカウンタ２に与え、その計数出力をアドレス信号
２ａとして、選択パターンＲＡＭａ内の情報を順次読み
出し、ターミナル選択信号８Ａ　（８Ａ１，８Ａ２．・
・・）、Ｉ１０選択信号？Ａ　（ＴＡｌ、ＴＡ２．・・
・）、データ方向信号９Ａを例えばターミナルＴＭの番
号別及びＩｌｏの番号別に順次出力する。ただしこの各
ターミナルの各Ｉ／Ｏの選択は、一般には前記ターミナ
ル監視周期Ｔｏ内で所定の順序を保てばよく、例えばこ
の周期Ｔｏ内で同一のＩｌｏが何回も選択されてもよく
、またその何回もの選択の際のデータの方向が同じであ
っても、適宜入れ替ってもよい。 要はターミナル監視周期Ｔｏ内で、Ｉ１０選択とデータ
授受の仕方が所定のものとなればよい。 この構成においては選択パターンＲＡＭ３の内容を書き
かえるだけで、ターミナル数、ターミナル内Ｉ１０数、
データ方向などを自由に設定できる。パターンが固定化
される場合はＲＡＭではな（、ＲＯＭであってもよい。 【発明の効果］ 以上の説明から明らかなようにこの発明によれば、切換
形Ｉ１０制御用情報を記憶装置内に組み込む構成とした
ので、従来回路における複雑なタイミング制御回路やア
ドレス情報のデコード回路などが不要となり、簡易な低
価格の構成で切換形Ｉ１０制御回路が実現できろ、また
、記憶装置の内容を変更するだけでターミナル数、ター
ミナル内Ｉ１０数、データ方向などを自由に設定できる
ので回路構成の自由度を大きくできる効果が得られる。

【図面の簡単な説明】

第１図は本発明装置の１実施例としての要部構成を示す
回路図、第２図は従来装置の要部構成を示す回路図で第
１図に対応する。第３図は第１図。 第２図の要部動作のタイムチャートの例である。 ０１：センタ装置、ＴＭ　（ＴＭＩ、ＴＭ２．・・・）
：ターミナル、２：カウンタ、２ａミニアドレス号、３
：選択パターンＲＡＭ、４：クロック出力回路、４ａ；
クロック信号、ｌＯ：データＲＡＭ、８Ａ　（８Ａ１．
８Ａ２．・・・）　：ターミナル選択信号、？Ａ　（７
Ａ１．７Ａ２．・・・）？　Ｉ１０選択信号、９Ａ：デ
ータ方向信号、１０Ａ：データ信号、ＴＷ　（ＴＷＩ、
ＴＷ２．・・・）＝１ワード周期、Ｔｏ：ターミナル監
視周期。 １１図 （１）林１　ターミナル隨（むｔ４１号　８Ａ＋（２）
＄２ターミ寸ｌしａ１尺（１１号　８Ａ２（６）ヰ３Ｖ
Ｏ退抜信号　７Ａ３ （７）棒４ＶＯ送如峰　７Ａ４ 第３図

Claims (1)

1. 【特許請求の範囲】 １）センタ装置、複数のターミナル、前記の各ターミナ
   ルに設けられた複数のデータ入出力部を備えるとともに
   、前記センタ装置は、前記の各ターミナルの各データ入
   出力部を、所定のクロック周期と所定の順序で順次選択
   することを、所定の監視周期毎に繰返しつつ、その選択
   のつど、当該のデータ入出力部との間でデータの授又は
   受の何れか所定の動作を実行する切換形Ｉ／Ｏ制御装置
   において、 前記データ入出力部の１つの選択毎に、センタ装置から
   出力される、前記ターミナルの選択信号、前記データ入
   出力部の選択信号、及び前記のデータ授受の方向を示す
   信号の３つの信号データ組を前記監視周期内の、前記ク
   ロック周期ごとの一連のパターンとして記憶する記憶手
   段と、前記クロックをカウントし、該カウント値を前記
   記憶手段にアドレス信号として与え、前記のクロック周
   期毎に前記信号データの組を順次読出す手段とを前記セ
   ンタ装置に設けたことを特徴とする切換形Ｉ／Ｏ制御装
   置。