JPS6260670B2

JPS6260670B2 -

Info

Publication number: JPS6260670B2
Application number: JP23573083A
Authority: JP
Inventors: Yoshihito Oowa
Original assignee: Seikosha KK
Current assignee: Seikosha KK
Priority date: 1983-12-14
Filing date: 1983-12-14
Publication date: 1987-12-17
Also published as: JPS60127485A

Description

【発明の詳細な説明】本発明は報時時計に関するものである。

例えば、機械的なアナログ表示式の報時時計に
おいて、時針に連動して回転する円板に１〜12時
の各コードを表わす４ビツトのパターン電極を形
成しこのパターン電極上を４本の接片を摺動させ
て表示時刻を検出するものがある。これによる
と、接片のチヤタリングを考慮して、正時より少
し前にこの正時のコード出力が得られるようにパ
ターン電極を形成してある。そして分針に連動し
て毎正時に閉じる接点を設け、この接点信号を報
時スタート信号として用いている。

このように報時数検出用の接点と正時接点とを
必要とし、接点数が多くなるとともに機構が複雑
で組立性が悪いなどの欠点があつた。

そこで本発明は報時数検出用の接点のチヤタリ
ングによる影響を受けず、そのために上記接点か
らの出力が切り換わつたときにこれを検出して報
時をスタートさせることにより、正時の接点を不
要とするとともに確実に報時のスタートタイミン
グがとれるようにしたものである。

以下本発明の一実施例を図面に基づいて説明す
る。第１図において、円板Ｄには同心円状に２列
に複数の電極ES₁〜ES₄，EC₁〜EC₃を形成してあ
る。Ａは時針（図示せず。）に連動して回転する
接片で、時針軸Ｂに固着してある。接片Ａの接点
a₁は外側の電極上を摺動し、接点a₂は内側の電極
上を摺動する。この摺動によつて、外側の４種類
の電極ES₁〜ES₄と内側の３種類の電極EC₁〜EC₃
との導通がとられ、その組合せは１〜12時の位置
においてそれぞれ異なり、この組合せを識別する
ことにより時針の表示位置を検出することができ
るのである。各電極は、接片Ａの接点が正時丁度
において電極の端部に接触するように形成してあ
る。

この接触の検出を行なつて報時を行なう回路構
成を示したのが第２図で、同図においてＱは発振
および分周回路、PG₁はパルス発生回路で、その
出力端子P₁〜P₃からは順次位相のずれた３系統の
パルスが生じ、それぞれパツフアF₁〜F₃を介し
てリード端子C₁〜C₃に供給されている。リード
端子C₁〜C₃はそれぞれ第１図の電極EC₁〜EC₃に
接続したものである。

また、リード端子S₁〜S₄は、それぞれ電極ES₁
〜ES₄から引き出したもので、これらからの出力
はバツフアF₄〜F₇を介して出力回路EN₁に供給さ
れる。出力回路EN₁はエンコーダ等からなり、パ
ルス発生回路PG₁からのパルスおよびバツフアF₄
〜F₇からのパルスによつて４ビツトの２進コー
ド出力を生じるものである。この具体的構成につ
いては後述する。L₁，L₂はラツチ回路、CMは比
較回路で、ラツチ回路L₁，L₂の内容が不一致の
とき出力が“１”になる。ＭはＯ検出回路で、ラ
ツチ回路L₁の出力が０のとき出力が“０”にな
る。Ｎは報時回路で、ラツチ回路L₂の内容に応
じた回数だけ報時音を発生する。ｄは遅延回路
で、ゲート回路G₁の出力を僅かに遅延するもの
である。

第３図は、第２図の出力回路EN₁の一例を示し
たもので、G₂〜G₁₇はゲート回路で、ゲート回路
G₁₄〜G₁₇の出力から４ビツトのコード出力が生じ
る。

つぎに動作について説明する。

第１図の接片Ａが図示の状態から時針に連動し
て回転していき、２時丁度になると接点a₁，a₂が
それぞれ電極ES₂，EC₁の端部に接触する。その
ため第２図の端子S₂，C₁間が接片Ａによつて導
通される。そこでパルス発生回路PG₁の端子P₁か
らパルスが発生すると、これがバツフアF₁，F₅
を介して出力回路EN₁に供給され、このときのバ
ツフアF₄〜F₇の出力はそれぞれ（1011）とな
る。また端子P₂，P₃からパルスが発生しても、こ
れらはバツフアF₄〜F₇には伝達されず、各出力
は“１”に保持される。端子P₁からの上記パルス
によつて出力回路EN₁からは以下のような出力が
生じる。端子P₁からのパルスは、第３図のゲート
回路G₁₀〜G₁₃に供給されるとともにバツフアF₅
を介してゲート回路G₃，G₇，G₁₁に供給される。
そのためゲート回路G₁₁の出力が“１”になり、
他のゲート回路の出力は“０”に保持される。し
たがつてゲート回路G₁₄〜G₁₇からは２時のコード
出力（0100）が生じる。また端子P₂，P₃からのパ
ルスの発生時には、バツフアF₄〜F₇の出力が総
て“１”に保持されているためゲート回路G₂〜
G₁₃の出力が総て“０”、したがつてゲート回路
G₁₄〜G₁₇の出力も総て“０”に保持される。

こうして端子P₁，P₂，P₃からのパルスの発生ご
とに出力回路EN₁からはそれぞれ（0100），
（0000），（0000）が発生し、ラツチ回路L₁に供給
される。このラツチ回路L₁には、パルス発生回
路PG₁の端子P₄から、端子P₁，P₂，P₃からのパル
スの発生中において狭幅のパルスが供給されてい
る。したがつて端子P₁，P₂，P₃からのパルスの発
生ごとにおける出力回路EN₁の出力がラツチ回路
L₁にラツチされる。ラツチ回路L₁に２時のコー
ド出力（0100）がラツチされると、比較回路CM
によつてラツチ回路L₂の出力（今、前回の正時
である１時のコード出力が記憶されている。）
（1000）と比較され、両者が不一致のため出力が
“１”になる。また０検出回路Ｍの出力も“１”
になりゲート回路G₁が開く。ゲート回路G₁には
パルス発生回路PGの端子P₅から、端子P₄からの
パルスと位相のずれたパルスを供給してあり、こ
れがゲート回路G₁を通過する。このパルスによ
つてラツチ回路L₁の２時のコード出力がラツチ
回路L₂にラツチされるとともに僅かに遅れて報
時回路Ｎが動作し、正時の報時が行なわれる。

なお端子P₂，P₃からのパルスの発生時にラツチ
回路L₁に（0000）がラツチされた場合には０検
出回路Ｍの出力が“０”になりゲート回路G₁が
閉じるため、ラツチ回路L₂にはラツチされな
い。

また一旦、ラツチ回路L₂に２時のコード出力
がラツチされた後は、ラツチ回路L₁に２時のコ
ード出力がラツチされたとき両者が一致するため
比較回路CMの出力が“０”になり、ゲード回路
G₁からパルスは発生しない。すなわち、ラツチ
回路L₂に一旦、２時のコード出力がラツチされ
た後はつぎの３時のコード出力がラツチ回路L₁
にラツチされるまで変化しない。

なお第１図の接片Ａと電極間にチヤタリングが
生じるが、これによる悪影響は何ら生じないので
ある。例えば接点a₁，a₂が電極ES₂，EC₁に徐々
に接していくときのチヤタリングでは、第２図の
端子S₂，C₁間が導通したり非導通になつたりす
る。導通状態においてパルス発生回路PG₁の端子
P₄からパルスが発生すれば、２時のコードがラツ
チ回路L₁にラツチされて問題は生じない。また
非導通状態では（0000）がラツチ回路L₁にラツ
チされるため、この場合にも誤動作は生じない。

以上のようにして、接片Ａの回転に従つて外側
の電極ES₁〜ES₄と内側の電極EC₁〜EC₃との導通
がとられ、第２図示のマトリクスの接点が順次閉
成していく。これによつて出力回路EN₁からは各
時のコード出力が順次発生し、これに基づいて報
時回路Ｎによつて表示時刻に対応した回数だけ報
時が行なわれる。

第４図は、外側に６種類の電極ES₅〜ES₁₀を形
成し、内側に２種類の電極EC₄，EC₅を形成した
もので、上記と同様に１〜12時の位置においてそ
れぞれ異なつた組合せの電極間が導通され、各時
が検出されるものである。しかも正時丁度におい
て、接点a₁が電極ES₅〜ES₁₀の端部に接触するよ
うに形成してある。

この場合には第５図のように、パルス発生回路
PG₂から２系統の位相のずれたパルスを発生し、
バツフアF₈，F₉を介してリード端子C₄，C₅に供
給するリード端子C₄，C₅はそれぞれ電極EC₄，
EC₅に接続したものである。また電極ES₅〜ES₁₀
はそれぞれリード端子S₅〜S₁₀を接続してあり、
この各端子S₅，S₁₀はそれぞれバツフアF₁₀〜F₁₅
の入力側に接続してある。バツフアF₁₀〜F₁₅の出
力は出力回路EN₂に供給してあり、他の構成は上
記と同様である。

動作は上記の例と同様で、各電極からなるマト
リクスの交点が接片Ａによつて順次閉成され、バ
ツフアF₁₀〜F₁₅からのパルスおよびパルス発生回
路PG₂からのパルスによつて出力回路EN₂からは
各時を表わすコード出力が発生し、これに基づい
て報時が行なわれる。

なお上記の実施例では、電極を固定しておき接
片を回転させたが、逆に接片を固定しておいて電
極側を回転させるようにしてもよい。

以上のように本発明によれば、２列のＮ種類お
よびＭ（Ｎ×Ｍ＝12）種類の複数の電極上を時針
の回転に連動して接片を相対的に摺動させて正時
丁度に接片を電極に接触させ、一方の列の各電極
に供給した位相のずれたパルスが、他方の列のど
の電極から生じるかによつて時を検出して報時を
行なうようにしたので、正時を検出する接点で不
要となり、２接ですみ構成的に簡単になるととも
に、２列の電極の導通をとるだけでよいため報時
のスタートタイミングを作り易く、しかもその信
頼性が向上し、正確な報時を行なうことができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示した正面図、第
２図は回路構成の一例を示した論理回路図、第３
図は第２図の一部を詳細に示した論理回路図、第
４図は他の実施例を示した正面図、第５図は第４
図の例における回路構成の一例を示した論理回路
図である。 ES₁〜ES₄，EC₁〜EC₃……電極、Ａ……接片、
Ｂ……移動装置、PG₁……パルス発生回路、EN₁
……出力回路、L₁，L₂……ラツチ回路、CM……
比較回路、Ｎ……報時回路、ES₅〜ES₁₀，EC₄，
E₅……電極、PG₂……パルス発生回路、EN₂……
出力回路。

Claims

【特許請求の範囲】

１Ｎ種類の電極とＭ（Ｎ×Ｍ＝12）種類の電極
を基板上に２列に形成し、各列の電極に弾接しこ
の弾接した電極間を導通させる接片と、この接片
および上記基板のいずれか一方を時針の回転に連
動して回転させ上記接片によつて導通される電極
が正時において切り換わるように摺動させる移動
装置と、一方の列の各電極に順次位相のずれたパ
ルスを供給するパルス発生回路と、他方の列の各
電極からの出力および上記パルスを受けて上記時
針の表示位置を表わす出力を生じる第１の出力回
路と、上記接片によつて導通される電極が切り換
わつたとき報時スタート信号を生じる第２の出力
回路と、第１の出力回路からの出力によつて報時
数を指定され上記報時スタート信号によつて正時
の報時を開始する報時装置とからなる報時時計。