JPS6260656A - ドットプリンタのドットパターン格納方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はドツトの集合で文字、記号等を印字するドツト
プリンタのドツトパターン格納方式に関するものである
。

（従来の技術） ドツトプリンタは、文字、記号等の文字種を印字するた
めに、該文字種のドツトパターンをメモリに格納してい
る。これらの文字種の中で、一般に所定の行又は列を境
界として規則性を有する文字を罫線文字という。第７図
はドツトマトリクスを縦１２×横６ドツトで構成したと
きの罫線文字のドツトパターンの一例を示す図である。

従来、同図に示す罫線文字のドツトパターンを例えば９
ピン印字ヘッドのドツトプリンタを用いて印字する場合
、縦１２ドツトを９ビンの印字ヘッドで一度に印字する
ことができないため、縦１２ドツトを２分割し２回の印
字動作を行っていた。すなわち縦１２ドツトを６ドツト
ずつに２分割し、分割された各々をそれぞれ２回の印字
動作の印字データに対応させていた。

このような印字データをメモリに格納する従来の方式に
ついて以下説明する。第８図は、第７図の罫線文字のド
ツトマトリクスパターンをメモリに格納した状態を示す
図である。図中、丸印は印字されるドツト　（論理“１
°′とする）を示し、空欄はドツトを印字しない（論理
°“Ｏ”とする）ことを示している。アドレスは説明を
簡単にするために１〜１２を割付けである。第７図のド
ットパタ−ンの縦１２ドツトを２分割し、Ｒ１−Ｒ６の
６ドツトを１バイト（８ビツト）として０１〜Ｃ６を第
８図のアドレス１〜６ヘバイト毎に格納し、同様にＲ７
−Ｒ１２の６ドツトを１バイト（８ピッｌ−）として０
１〜Ｃ６を第８図のアドレス７〜１２バイト毎に格納し
て行う。

（発明が解決しようとする問題点） しかしながら、従来のドツトパターン格納方式は次のよ
うな問題点があった。

前述したように、第７図に示す縦１２×横６ドツトで構
成されるドツトパターンを例えば９ビン印字ヘッドを用
いて印字する場合、縦が１２ドツトのため２回の印字動
作をしなければならない。このためドツトパターンを２
分割してそれぞれメモリに格納し、分割された各ドツト
パターンを各々の印字動作に対応する印字データとする
必要があるので、メモリ容量が増大するという問題点が
あった。更に、縦１２×横６ドツトのドツトパターンを
メモリから読みだして展開する場合、分割されてメモリ
に格納された各々のドツトパターンの先頭アドレスを示
すテーブルを持たせる必要があるので、その先頭アドレ
スのテーブルの格納のため余分のメモリ容量が必要とな
る欠点があった。

本発明は、このような従来技術の問題点を解決するため
になされたものであって、印字すべき文字等のドツトパ
ターンを格納するメモリの容量を大幅に削減させるこの
とできるドツトパターン格納方式を提供することを目的
とする。

（問題点を解決するための手段） 本発明は前記問題点を解決するために規則性を有する印
字パターンを所定の行又は列を境界として２分割し１分
割された一方の印字パターンは印字情報としてそのまま
メモリに格納し、他方の印字パターンは前記規則性を示
すコードを割当て。

この割当てたコードを前記メモリの空ビットに格納する
ようにしたものである。

（作用） 本発明によれば、以上のようにドツトプリンタのドツト
パターン格納方式を構成したので作用は次のようになる
。

規則性を有する印字パターンにおいて、前記境界で分割
された一方の印字パターンはそのままメモリに格納され
、他方の印字パターンはメモリに格納されないで、規則
性を示すコードを割当てられる。この割り出てられたコ
ードを前記メモリの空きビットに格納し、該規則性を示
すコードに基づいて他方の印字パターンは作成すること
ができる。従って分割された一方の印字パターンと前記
規則性を示すコードをメモリに格納すれば、全体の印字
パターンをメモリに格納していることになりメモリ容量
を削減でき、更に各々の印字パターンの先頭アドレスを
示すテーブルは一つで済み、前記問題点を解決できるの
である。

（実施例） 第４図は前記ドツトプリンタのドツトパターン格納方式
を実施するための回路構成例を示すブロック図である。

同図において、ｌはマイクロプロセッサ（ＣＰＵ）、２
はリードオンリーメモリ（ＲＯＭ）、３はランダムアク
セスメモリ（ＲＡＭ）、４はＩ１０ドライバ、５はパス
ラインである。ＲＯＭ２はプログラム及び文字、記号等
のパターンデータを格納し、ＲＡＭ３は外部からの受信
データを一時記憶する。ＲＯＭ２及びＲＡＭ３はパスラ
イン５に接続される。ＣＰＵ１は、パスライン５を介し
てＩ１０ドライバ４を駆動し、このＩ１０ドライバ４に
接続される外部装置（図示なし）とのインターフェース
回路、印字ヘッド、改行用モータ、印字ヘッドを印字方
向に移動させるスペーシング用モータの制御を行う。

以下、本発明の一実施例のドツトパターン格納方式につ
いて説明する。本実施例では一例として縦１２×横６ド
ツトで構成したときの罫線文字を扱うものとする。本実
施例の格納方式では、縦１２Ｘ横６ドツトの罫線文字の
ドツトパターンを列方向にそれぞれ縦６×横６ドツトの
印字パターンとに２分割し、一方の印字パターンは印字
情報としてそのままメモリに格納し、他方の印字パター
ンには規則性を示すコードを割当て、そのコードをメモ
リの空ビットに格納する。第１図は本発明の−実施例に
よるドツトパターン格納方式を説明する図である。同図
（ａ）は縦１２×横６ドツトで構成される罫線文字のド
ツトパターンを示す図であり。

前述した第７図に示すドツトパターンと同じである。同
図（ｂ）は同図（ａ）のドツトパターンを本実施例の格
納方式によりメモリに格納した状態を示す図である。罫
線文字のドツトパターンは前述したようにドツトマトリ
クスの所定の行又は列を境として規則性を有している。

第１図（ａ）に示すドツトマトリクスパターンは０１〜
Ｃ６（７）Ｒ１−Ｒ６の印字パターンと０１のＲ７−Ｒ
１２の印字パターンとにおいてＲ６を境界として規則性
を有している。この規則性は、Ｒ６を境界としてＲ６を
印字するならばその縦列のＲ７−Ｒ１２をすべて印字し
、Ｒを印字しなければその縦列のＲ７−Ｒ１２をすべて
印字しないというものである。例えばこのドツトマトリ
クスパターンの０３の縦列に着目すると、Ｃ３のＲ６は
印字でありＣ３のＲ７−Ｒ１２はすべて印字され、Ｃ４
の縦列に着目すると、Ｒ６を印字しないためＣ４のＣ７
〜Ｃ１２はすべて印字されない。このような規則性を持
つフォントは第１図（ｂ）に示すような格納が行われる
。同図中、丸印は、印字ドツト有りを示す論理ＩＩ　Ｉ
　１１に対応し、空欄は印字ドツト無しを示す論理°“
０パに対応している。第１図（ａ）のＣ】のＲ１−Ｒ６
の６ドツトを１バイト（８ビツト）として第１図（ｂ）
のアドレス１のｂ０〜ｂ、へ格納し、同様にＣ２〜ｃ６
のＲ１−Ｒ６をアドレス２〜６へ格納する。ここで第１
図（ｂ）に示すｂ６．ｂ７は空き領域となるので、この
空きエリアに該規則性を示すコードとしてｂ６＝ｏ　、
ｂ７＝ｏを格納する。

次に第２図及び第３図は、前記以外の規則性を有する罫
線文字を対象にした場合の本実施例の格納方式を説明す
る図である。

第２図（ａ）に示すドツトパターンは、Ｒ６を境界とし
てＲ６を印字するならばその縦列のＲ７−Ｒ１２をすべ
て印字せず、Ｒ６を印字しなければその縦列のＲ７−Ｒ
１２をすべて印字するという規則性を有する罫線文字の
一例を示す図である。例えばこのドツトパターンの０１
に着目すると、ＣＩのＲ６は印字であり、Ｃ１のＲ７−
Ｒ１２はすべて印字されない。このような規則性を持つ
フォントは第２図（ｂ）に示すような格納が行われる。

前述と同様に丸印は論理１、空欄は論理Ｏであり、第２
図（ａ）の０１〜Ｃ６の各々のＲ１−Ｒ６が第２図（ｂ
）に示すアドレス１〜６に順次格納される。

この規則性を示すコードとしてｂ６及びｂ７の空きエリ
アにｂ６＝１　、ｂ、＝Ｑを格納する。

第３図（ａ）に示すドツトパターンは、Ｒ６を境界とし
てＣ１〜Ｃ６のＲ１−Ｒ６とＲ７−Ｒ１２が同じマトリ
クスであるという規則性を有する罫線文字の一例を示す
図である。例えばＣ１の縦列を着目すると、Ｒ１−Ｒ６
とＲ７−Ｒ１２は同じマトリクスであり同様なことが０
２〜Ｃ６についても言える。このような規則性を持つフ
ォントは第３図（ｂ）に示すような格納が行われる。同
図中、丸印は論理１、空欄は論理０とし、第３図（ａ）
のＣ１のＲ１−Ｒ６を１バイトとして第１図（ａ）のア
ドレス１のす。−ｂ７へ格納し、同様にＣ２〜Ｃ６のＲ
１−Ｒ６をアドレス２〜６へ格納する。ここで、第３図
（ｂ）におけるｂ６．ｂ７は空き領域となるので、この
空きエリアに該規則性を示すコードとしてｂ６＝０　、
ｂ７＝Ｏを格納する。

以上詳細に説明したように、本実施例で対象にした罫線
文字のドツトパターンはＲ６を境界として３種類の規則
性に分類され、この３種類の規則性のコードを格納した
ｂ６　、ｂ、とＲ６に対応する印字データｂ５の関係を
第５図に示す。

第６図は本実施例により格納された罫線文字のドツトパ
ターンの展開を示すフローチャートである。同図中、Ａ
ＤＤＣＴｌはアドレスカウンタ１．ＣＬＭＣＴはコラム
カウンタ、ＡＣＣはアキュムレータ、ＦＬＡＧＡはＲ１
−Ｒ６の印字パターンかＲ７−Ｒ１２の印字パターンか
を判別するフラグＡ、３Ｆ、ＦＣ及びＯＯは１６進数で
ある。

ここでＲＯＭ２に格納された第１図（ｂ）に示す印字パ
ターンを展開する動作を簡単に説明する。先ず、印字パ
ターンを格納したＲＯＭ２のアドレス■をリードし、リ
ードしたデータをＡＣＣ（アキュムレータ）に格納する
。ＡＣＣに格納されたデータはｂ０〜ｂ７であり、その
うちｂ６＋ｂ７は規則性を示すためのコードが格納され
ているため、３Ｆでｂも　、ｂ７をマスクする。この処
理によって得られたデータはＣ１のＲ１−Ｒ６の印字デ
ータとなる。以上の動作をアドレス２〜６まで順次行な
い、その結果第１図（ａ）に示すようなＣ１〜Ｃ６のＲ
１−Ｒ６に相当するドツトパターンが得られる。前記動
作が終了したら、引き続き前述と同様にＲＯＭ２に格納
された第１図（ｂ）に示す印字パターンをリードする。

ＲＯＭ２のアドレスｌのデータをＡＣＣ（アキュムレー
タ）に格納する。今度はＦＬＡＧＡによってＲ７−Ｒ１
２の印字パターンへ判別される。ＡＣＣ−７、ＡＣＣ−
６，ＡＣＣ−５１士それぞれＲＯＭ２からリードしたｂ
７．ｂ６　、ｂ５に対応する。ｂ７＋ｂ＆に格納された
規則性を示すコードにより３通りに分類され、それぞれ
Ｒ７−Ｒ１２に相当する印字データを作成する。印字デ
ータｏｏあるいはＦＣセットとは、Ｒ７〜ＲＩ２をすべ
て印字するか否かを示す。この動作をアドレス２〜６ま
で順次行い、その結果第１図（ａ）に示すようなＣ１〜
ｃ６のＲ７−Ｒ１２に相当するドツトパターンを作成す
る。

以上詳細に説明したように本実施例による罫線文字のド
ツトパターン格納方式は、Ｃ１〜Ｃ６のＲ１−Ｒ６の印
字パターンだけをそのままメモリに格納し、Ｃ１〜Ｃ６
のＲ７−Ｒ１２の印字パターンは規則性を示すコードと
して前記メモリの空き領域（ｂ６１ｂ？）に格納すれば
よい。Ｃ１〜Ｃ６のＲ７−Ｒ１２の印字パターンは、メ
モリの空き領域（ｂ６　＋ｂ７）に格納された規則性を
示すコードに基づいて作成することができる。又、この
ような規則性を有する罫線文字のフォント数は一般に４
８種類あり、その代表的なものを第９図に示す。従って
、従来これらの罫線文字をメモリに格納するには４８種
類×１２バイト＝５７８バイトのメモリ容量を要したが
、本実施例により４８Ｘ　６＝２８８バイトのメモリ容
量に削減できた。

尚、本実施例において縦１２Ｘ横６ドツトで構成される
罫線文字のドツトパターンを用いたが、これに限らず同
様の規則性を有する文字であれば実施することができる
。

（発明の効果） 以上詳細に説明したように、本発明によればドツトパタ
ーンの所定の行又は列を境界として規則性を持つ文字に
対して、境界で２分割された一方のドツトパターンは規
則性を示すコードとしてメモリの空きエリアへ格納すれ
ばよいので、メモリ容量を大幅に削減でき、又格納され
たドツトパターンの先頭アドレス用のテーブルも半減で
き、メモリ容量の削減となる。更にメモリ容量の削減に
伴いドツトプリンタの低価格化の効果が期待できる。

【図面の簡単な説明】

第１図、第２図、第３図は本発明の一実施例のドツトパ
ターン格納方式を説明する図、第４図は本発明のドツト
パターン格納方式を実施するための回路構成例を示すブ
ロック図、第５図は格納された３種類のフォントのビッ
トの関係を説明する図、第６図はドツトパターンの展開
を示すフローチャート、第７図は罫線文字のドツトパタ
ーンを示す図、第８図は従来のドツトパターン格納方式
により８６図をメモリに格納した状態を示す図、第９図
は罫線文字の代表的ドツトパターンを示す図である。 １・　ＣＰＵ、　　　２−ＲＯＭ、　　３　・ＲＡ　Ｍ
、４・・・工１０ドライバ、　　５・・・パスライン。

Claims (1)

1. 【特許請求の範囲】 規則性を有する印字パターンを所定の行又は列を境界と
   して２分割し、 分割された一方の印字パータンは印字情報としてそのま
   まメモリに格納し、 他方の印字パターンは前記規則性を示すコードを割当て
   、この割当てたコードを前記メモリの空ビットに格納す
   ることを特徴とするドットプリンタのドットパターン格
   納方式。