JPS6259266B2 - - Google Patents
Info
- Publication number
- JPS6259266B2 JPS6259266B2 JP52094144A JP9414477A JPS6259266B2 JP S6259266 B2 JPS6259266 B2 JP S6259266B2 JP 52094144 A JP52094144 A JP 52094144A JP 9414477 A JP9414477 A JP 9414477A JP S6259266 B2 JPS6259266 B2 JP S6259266B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- noise
- counter
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000009499 grossing Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000013075 data extraction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/342—Muting when some special characteristic of the signal is sensed which distinguishes it from noise, e.g. using speech detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/344—Muting responsive to the amount of noise (noise squelch)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Radio Transmission System (AREA)
Description
【発明の詳細な説明】
本発明は受信機復調出力における雑音を測定し
検出するための雑音測定回路に関するものであ
る。
検出するための雑音測定回路に関するものであ
る。
受信機の雑音測定は、多数の受信機で同一の信
号を受ける様なダイバーシチイ受信における良質
信号の選択、あるいは信号が送られて来た事を知
つて信号処理側へ受信データを送出する時の信号
の受信した事の検出等に使用される。雑音の測定
結果を用いて種々の信号制御を行なうために、プ
ロセツサ、計算機等が介在する様な場合には、特
に、測定結果は数値情報で得る方が好ましい。
号を受ける様なダイバーシチイ受信における良質
信号の選択、あるいは信号が送られて来た事を知
つて信号処理側へ受信データを送出する時の信号
の受信した事の検出等に使用される。雑音の測定
結果を用いて種々の信号制御を行なうために、プ
ロセツサ、計算機等が介在する様な場合には、特
に、測定結果は数値情報で得る方が好ましい。
従来受信機復調信号出力中より雑音を測定する
ためには、受信データ信号の帯域外雑音を使う方
法が用いられて来た。第１図はその具体例を示す
図である。図において、１は受信データ信号の帯
域外雑音を取り出すための高域通過フイルタ、２
は雑音のレベルを得るための整流、平滑回路で、
ダイオードD1，D2、コンデンサC1，C2、抵抗器
R1により整流、平滑を行なつて、更に抵抗器
R2、コンデンサC3により早い応答を除いてい
る。３はレベル調整用可変抵抗器、４は雑音レベ
ルをデイジタルの数値情報に変換するアナログ−
デイジタル変換回路、５はデイジタル化された測
定結果を処理側へ送るためのバツフアレジスタで
ある。信号DETはアナログ−デイジタル変換回
路４の内容をレジスタ５へ読み取るための検出パ
ルスである。検出パルスDETによりシフトレジ
スタ５へ読み込まれた雑音情報は処理側へ受け渡
される。
ためには、受信データ信号の帯域外雑音を使う方
法が用いられて来た。第１図はその具体例を示す
図である。図において、１は受信データ信号の帯
域外雑音を取り出すための高域通過フイルタ、２
は雑音のレベルを得るための整流、平滑回路で、
ダイオードD1，D2、コンデンサC1，C2、抵抗器
R1により整流、平滑を行なつて、更に抵抗器
R2、コンデンサC3により早い応答を除いてい
る。３はレベル調整用可変抵抗器、４は雑音レベ
ルをデイジタルの数値情報に変換するアナログ−
デイジタル変換回路、５はデイジタル化された測
定結果を処理側へ送るためのバツフアレジスタで
ある。信号DETはアナログ−デイジタル変換回
路４の内容をレジスタ５へ読み取るための検出パ
ルスである。検出パルスDETによりシフトレジ
スタ５へ読み込まれた雑音情報は処理側へ受け渡
される。
しかるに、第１図に示された従来の回路構成で
は、受信機出力のレベル変動による雑音レベルの
調整を必要とし、高価なアナログ−デイジタル変
換回路を用いなければならない。さらに、受信信
号を整流、平滑回路２で平滑を行なつて、時定数
回路R2−C3を通す結果、短時間での雑音測定が
出来ない欠点があつた。
は、受信機出力のレベル変動による雑音レベルの
調整を必要とし、高価なアナログ−デイジタル変
換回路を用いなければならない。さらに、受信信
号を整流、平滑回路２で平滑を行なつて、時定数
回路R2−C3を通す結果、短時間での雑音測定が
出来ない欠点があつた。
本発明はかかる従来の難点を一挙に解決する為
になされたものであり、従つて本発明の目的は、
測定された雑音をそのまま数値情報で表現するこ
とによりアナログ−デイジタル変換回路を必要と
せず、しかも回路構成を簡単化することによつて
廉価に構成できると共に、従来のものと比べて短
時間で雑音の測定を可能にする新規な雑音測定回
路を提供することにある。
になされたものであり、従つて本発明の目的は、
測定された雑音をそのまま数値情報で表現するこ
とによりアナログ−デイジタル変換回路を必要と
せず、しかも回路構成を簡単化することによつて
廉価に構成できると共に、従来のものと比べて短
時間で雑音の測定を可能にする新規な雑音測定回
路を提供することにある。
本発明の上記目的は、入力信号をわずかだけ遅
延する遅延回路と、該遅延回路の入力と出力とを
比較して雑音に比例したパルス数を有するパルス
列を発生する比較回路と、該比較回路の出力パル
ス数を計数するカウンタとを有し、前記カウンタ
の計数数値情報により雑音を検出する事を特徴と
する雑音測定回路、によつて達成される。
延する遅延回路と、該遅延回路の入力と出力とを
比較して雑音に比例したパルス数を有するパルス
列を発生する比較回路と、該比較回路の出力パル
ス数を計数するカウンタとを有し、前記カウンタ
の計数数値情報により雑音を検出する事を特徴と
する雑音測定回路、によつて達成される。
次に、本発明をその良好な実施例について図面
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
第２図は本発明に係る雑音測定回路の第一の実
施例を示す構成図であり、第３図、第４図は第２
図に示された回路を説明するためのタイムチヤー
トである。第２図において、参照番号７は受信信
号Ｓをわずかだけ遅延させる為の遅延回路、８は
受信信号Ｓと遅延回路７の遅延出力S1を比較する
比較回路、９はゲート回路、１０はインバータ、
１１はカウンタ、１２はバツフアレジスタ、１３
はリセツトパルス発生回路を夫々示している。
施例を示す構成図であり、第３図、第４図は第２
図に示された回路を説明するためのタイムチヤー
トである。第２図において、参照番号７は受信信
号Ｓをわずかだけ遅延させる為の遅延回路、８は
受信信号Ｓと遅延回路７の遅延出力S1を比較する
比較回路、９はゲート回路、１０はインバータ、
１１はカウンタ、１２はバツフアレジスタ、１３
はリセツトパルス発生回路を夫々示している。
以下、本実施例においてはFM受信機で信号を
受けた場合について説明する。受信信号Ｓは抵抗
器R5、コンデンサC6から成る遅延回路７により
わずかだけ遅延される。遅延回路７の入力Ｓと出
力S1は比較回路８で比較される。比較された結果
（比較回路８の出力）S2はゲート回路９を通つて
カウンタ１１へ入力される。カウンタ１１の計数
数値がある値になると、例えばカウンタの最終段
が立ち上ると、インバータ１０を通してゲート回
路９が閉じてカウンタ１１の入力は遮断され、カ
ウンタ１１の計数数値があふれ出すのを防いでい
る。受信信号Ｓの周波数帯域が決まつており、し
かもカウンタ１１での計数数値があふれ出す心配
がない場合には、回路９，１０は必要なく、比較
回路８の出力をそのままカウントしてもよい。
受けた場合について説明する。受信信号Ｓは抵抗
器R5、コンデンサC6から成る遅延回路７により
わずかだけ遅延される。遅延回路７の入力Ｓと出
力S1は比較回路８で比較される。比較された結果
（比較回路８の出力）S2はゲート回路９を通つて
カウンタ１１へ入力される。カウンタ１１の計数
数値がある値になると、例えばカウンタの最終段
が立ち上ると、インバータ１０を通してゲート回
路９が閉じてカウンタ１１の入力は遮断され、カ
ウンタ１１の計数数値があふれ出すのを防いでい
る。受信信号Ｓの周波数帯域が決まつており、し
かもカウンタ１１での計数数値があふれ出す心配
がない場合には、回路９，１０は必要なく、比較
回路８の出力をそのままカウントしてもよい。
パルスDETは、測定した雑音をレジスタ１２
へ読み込ませるための検出パルスであるが、第３
図、第４図では、ビツト単位で雑音の測定を行な
つている場合であり、信号のクロツクパルスを検
出パルスDETとして使用している。リセツトパ
ルス発生回路１３は検出パルスDETの立ち上つ
た時点で微小な幅のパルスを発生してカウンタ１
１をクリアするための回路である。カウンタ１１
で計数された値は検出パルスDETの立ち上つた
時点でバツフアレジスタ１２へ読み込まれて処理
側へ受け渡される。
へ読み込ませるための検出パルスであるが、第３
図、第４図では、ビツト単位で雑音の測定を行な
つている場合であり、信号のクロツクパルスを検
出パルスDETとして使用している。リセツトパ
ルス発生回路１３は検出パルスDETの立ち上つ
た時点で微小な幅のパルスを発生してカウンタ１
１をクリアするための回路である。カウンタ１１
で計数された値は検出パルスDETの立ち上つた
時点でバツフアレジスタ１２へ読み込まれて処理
側へ受け渡される。
第３図は受信電界が強く雑音が少ない場合の例
を示す動作タイムチヤートである。このときには
信号Ｓ中の雑音がほとんどないために、受信信号
Ｓとそれよりわずかだけ遅延した出力S1と比較し
た結果のパルスS2は変化点が少なく、検出パルス
DETの１周期内でカウンタ１１が計数する値は
わずかである。
を示す動作タイムチヤートである。このときには
信号Ｓ中の雑音がほとんどないために、受信信号
Ｓとそれよりわずかだけ遅延した出力S1と比較し
た結果のパルスS2は変化点が少なく、検出パルス
DETの１周期内でカウンタ１１が計数する値は
わずかである。
第４図は受信電界が弱い場合を示し、受信信号
Ｓに多くの雑音が加えられている。このときに
は、受信信号Ｓとその遅延出力S1の比較出力S2は
雑音に比例して多数の変化点が発生する。従つ
て、これを計数すれば雑音の測定が出来る。
Ｓに多くの雑音が加えられている。このときに
は、受信信号Ｓとその遅延出力S1の比較出力S2は
雑音に比例して多数の変化点が発生する。従つ
て、これを計数すれば雑音の測定が出来る。
以上説明した本発明の一実施例による第２図の
回路構成では、受信信号Ｓのレベルに無関係に雑
音の測定が出来るために、従来の具体例の様にレ
ベルに対する調整は不必要となる。また、カウン
タ１１で計数された値が直接雑音を表わす情報で
あり、従来の様にアナログ−デイジタル変換回路
を必要とせず、従つて廉価に回路構成できる。さ
らに、カウンタ１１は雑音測定毎にクリアされて
しまい、第１図に示した従来例の整流、平滑回路
２の様に雑音測定した後の電圧がいつまでも残留
する様な現象がないために、従来のものと比べて
比較的高速測定が可能であり、検出パルスDET
の周期を小さく選ぶことができる。さらにまた回
路全体にアナログ的な要素が少ない事も利点の一
つである。
回路構成では、受信信号Ｓのレベルに無関係に雑
音の測定が出来るために、従来の具体例の様にレ
ベルに対する調整は不必要となる。また、カウン
タ１１で計数された値が直接雑音を表わす情報で
あり、従来の様にアナログ−デイジタル変換回路
を必要とせず、従つて廉価に回路構成できる。さ
らに、カウンタ１１は雑音測定毎にクリアされて
しまい、第１図に示した従来例の整流、平滑回路
２の様に雑音測定した後の電圧がいつまでも残留
する様な現象がないために、従来のものと比べて
比較的高速測定が可能であり、検出パルスDET
の周期を小さく選ぶことができる。さらにまた回
路全体にアナログ的な要素が少ない事も利点の一
つである。
第５図は本発明に係る雑音測定回路の第二の実
施例を示す構成図である。図において、１４は遅
延回路、１５は比較回路、１６はゲート回路、１
７はインバータ、１８はカウンタ、１９はフリツ
プフロツプ回路、２０はアナログゲート回路、２
１はインバータを夫々示している。アナログゲー
ト回路２０は受信電界が強い場合に、すなわち受
信信号Ｓ中の雑音が少ない場合に、ゲートを開い
て受信信号Ｓをデータ抽出側へ出力している。遅
延回路１４で受信信号Ｓをわずかだけ遅延して比
較器１５で雑音に比例したパルス数を有するパル
ス列を作り、ゲート回路１６を通してカウンタ１
８で計数する。カウンタ１８が立ち上つたと言う
事は雑音がある状態であり、これをフリツプフロ
ツプ回路１９で抽出してインバータ回路２１で反
転してアナログゲート回路２０を遮断する。この
場合にも雑音の測定時間が従来のものより短かく
選べるために、信号が来たことを検出する時間は
早くなる。
施例を示す構成図である。図において、１４は遅
延回路、１５は比較回路、１６はゲート回路、１
７はインバータ、１８はカウンタ、１９はフリツ
プフロツプ回路、２０はアナログゲート回路、２
１はインバータを夫々示している。アナログゲー
ト回路２０は受信電界が強い場合に、すなわち受
信信号Ｓ中の雑音が少ない場合に、ゲートを開い
て受信信号Ｓをデータ抽出側へ出力している。遅
延回路１４で受信信号Ｓをわずかだけ遅延して比
較器１５で雑音に比例したパルス数を有するパル
ス列を作り、ゲート回路１６を通してカウンタ１
８で計数する。カウンタ１８が立ち上つたと言う
事は雑音がある状態であり、これをフリツプフロ
ツプ回路１９で抽出してインバータ回路２１で反
転してアナログゲート回路２０を遮断する。この
場合にも雑音の測定時間が従来のものより短かく
選べるために、信号が来たことを検出する時間は
早くなる。
以上説明した様に本発明の雑音測定回路を用い
れば、従来のものと比べて、簡単にして廉価な回
路構成で実現できて、調整が少なく、比較的短時
間で雑音を測定する事が出来る。
れば、従来のものと比べて、簡単にして廉価な回
路構成で実現できて、調整が少なく、比較的短時
間で雑音を測定する事が出来る。
以上本発明はその良好な実施例について説明さ
れたが、それは単なる例示的なものであり、ここ
で説明された実施例によつてのみ前記した本願特
許請求の範囲が限定されるものでないことは勿論
である。例えば遅延回路７，１４として本実施例
においては抵抗、コンデンサから成る回路が使用
されているが、代りに、BBD（Bucket Brigade
Device）またはCCD（Charge Coupled
Device）のアナログ遅延素子等、その他の回路
を使用し得ることは明らかであり、それら又はそ
の他の変形、変更はすべて本願発明の範囲内に包
含されるものである。
れたが、それは単なる例示的なものであり、ここ
で説明された実施例によつてのみ前記した本願特
許請求の範囲が限定されるものでないことは勿論
である。例えば遅延回路７，１４として本実施例
においては抵抗、コンデンサから成る回路が使用
されているが、代りに、BBD（Bucket Brigade
Device）またはCCD（Charge Coupled
Device）のアナログ遅延素子等、その他の回路
を使用し得ることは明らかであり、それら又はそ
の他の変形、変更はすべて本願発明の範囲内に包
含されるものである。
第１図は従来の方法による雑音測定回路の具体
例を示す図、第２図は本発明に係る雑音測定回路
の第一の実施例を示す図、第３図は第２図を説明
するためのタイムチヤート（雑音の少ない場
合）、第４図は第２図を説明するためのタイムチ
ヤート（雑音の多い場合）、第５図は本発明に係
る雑音測定回路の第二の実施例を示す図である。 １……高域通過フイルタ、２……整流、平滑回
路、３……レベル調整用可変抵抗器、４……アナ
ログ−デイジタル変換回路、５……バツフアレジ
スタ、７，１４……遅延回路、８，１５……比較
回路、９，１６，２３……ゲート回路、１０，１
７，２１，２２……インバータ、１１，１８……
カウンタ、１２……バツフアレジスタ、１３……
リセツトパルス発生回路、１９……フリツプフロ
ツプ回路、２０……アナログゲート回路。
例を示す図、第２図は本発明に係る雑音測定回路
の第一の実施例を示す図、第３図は第２図を説明
するためのタイムチヤート（雑音の少ない場
合）、第４図は第２図を説明するためのタイムチ
ヤート（雑音の多い場合）、第５図は本発明に係
る雑音測定回路の第二の実施例を示す図である。 １……高域通過フイルタ、２……整流、平滑回
路、３……レベル調整用可変抵抗器、４……アナ
ログ−デイジタル変換回路、５……バツフアレジ
スタ、７，１４……遅延回路、８，１５……比較
回路、９，１６，２３……ゲート回路、１０，１
７，２１，２２……インバータ、１１，１８……
カウンタ、１２……バツフアレジスタ、１３……
リセツトパルス発生回路、１９……フリツプフロ
ツプ回路、２０……アナログゲート回路。
Claims (1)
- 【特許請求の範囲】 １ 入力信号をわずかだけ遅延する遅延回路と、
該遅延回路の入力と出力とを比較して雑音をパル
ス列として発生する比較回路と、該比較回路の出
力パルス数を計数するカウンタとを有し、前記カ
ウンタの計数数値情報により雑音を検出する事を
特徴とする雑音測定回路。 ２ 前記遅延回路として１次の抵抗−コンデンサ
低域通過フイルタが用いられていることを更に特
徴とする特許請求の範囲第１項記載の雑音測定回
路。 ３ 前記遅延回路としてBBDまたはCCDのアナ
ログ遅延素子が用いられていることを更に特徴と
する特許請求の範囲第１項記載の雑音測定回路。 ４ 前記比較回路と前記カウンタとの間に、前記
カウンタの計数数値がある値に達した時に前記カ
ウンタのカウント入力を遮断するゲート回路が設
けられていることを更に特徴とする特許請求の範
囲第１項記載の雑音測定回路。 ５ 前記カウンタは検出パルスの立上つた時点で
微小な幅のパルスを発生するリセツトパルス発生
回路の出力によつてクリアされることを更に特徴
とする特許請求の範囲第１項記載の雑音測定回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9414477A JPS5428669A (en) | 1977-08-08 | 1977-08-08 | Noise measuring circuit |
| US05/930,837 US4204164A (en) | 1977-08-08 | 1978-08-03 | Noise detector circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9414477A JPS5428669A (en) | 1977-08-08 | 1977-08-08 | Noise measuring circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5428669A JPS5428669A (en) | 1979-03-03 |
| JPS6259266B2 true JPS6259266B2 (ja) | 1987-12-10 |
Family
ID=14102178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9414477A Granted JPS5428669A (en) | 1977-08-08 | 1977-08-08 | Noise measuring circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4204164A (ja) |
| JP (1) | JPS5428669A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4561114A (en) * | 1983-02-08 | 1985-12-24 | Nippon Telegraph & Telephone Public Corporation | Cochannel interference measurement system |
| US4953197A (en) * | 1988-12-08 | 1990-08-28 | International Mobile Machines Corporation | Combination spatial diversity system |
| US5390342A (en) * | 1990-03-14 | 1995-02-14 | Pioneer Electronic Corporation | Receiver using selective diversity receiving system |
| US5436451A (en) * | 1993-02-02 | 1995-07-25 | Trw Inc. | High-speed gamma pulse suppression circuit for semiconductor infrared detectors |
| TWI369084B (en) * | 2008-02-15 | 2012-07-21 | King Yuan Electronics Co Ltd | Automatic detecting device for radio frequency environment |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3544900A (en) * | 1968-04-22 | 1970-12-01 | Communications Satellite Corp | Delay correlation radiometer |
| DE2427028A1 (de) * | 1974-06-05 | 1975-12-18 | Blaupunkt Werke Gmbh | Fm-diskriminator |
| US4630040A (en) * | 1983-03-31 | 1986-12-16 | Motorola, Inc. | Variable color electrooptic display |
-
1977
- 1977-08-08 JP JP9414477A patent/JPS5428669A/ja active Granted
-
1978
- 1978-08-03 US US05/930,837 patent/US4204164A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4204164A (en) | 1980-05-20 |
| JPS5428669A (en) | 1979-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563902B2 (en) | Energy dispersive X-ray analyzer | |
| EP0177557B1 (en) | Counting apparatus and method for frequency sampling | |
| US4629894A (en) | Device for measuring nuclear radiation, and gamma or scintillation camera comprising such a device | |
| JPS6259266B2 (ja) | ||
| JP3706031B2 (ja) | 目標識別装置 | |
| EP0484975A2 (en) | Continuous overlapping frequency measurement | |
| JPH0262186B2 (ja) | ||
| JP3052441B2 (ja) | 位相差計測装置 | |
| JP2003511949A (ja) | ノイズ閾値を有するデジタルピーク検出装置及びそれを用いる方法 | |
| JPH0692987B2 (ja) | 周期測定器 | |
| JP3533147B2 (ja) | フェージング周波数検出方法および回路 | |
| JPH0614525Y2 (ja) | ビツト同期検出回路 | |
| CN118604443A (zh) | 信号频率检测方法、装置、存储介质和设备 | |
| JPH0136141Y2 (ja) | ||
| JP2641434B2 (ja) | デイジタルｆｍ復調装置 | |
| SU1469447A1 (ru) | Устройство дл определени момента максимума сигналов акустической эмиссии | |
| JP3102830B2 (ja) | 測定データ出力方法及び測定データ出力回路 | |
| JP2961750B2 (ja) | マイクロコンピュータ | |
| JPS6230114Y2 (ja) | ||
| SU1155849A1 (ru) | Способ определени положени зоны с неравномерной освещенностью и устройство дл его осуществлени | |
| KR830001337B1 (ko) | 프로그램 가능한 디지탈 토운 컴파니 | |
| SU1619202A1 (ru) | Способ определени временного положени видеоимпульсов | |
| SU1608779A1 (ru) | Умножитель частоты | |
| JPS5913710B2 (ja) | アナログ信号のピ−ク検出装置 | |
| JPH06242156A (ja) | Ｆ／ｖ変換回路 |