SU1608779A1 - Умножитель частоты - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано в различных устройствах автоматики и измерительной техники при разработке фазометров, частотомеров, фазовращателей. Цель изобретени  - повышение точности умножени  при изменении частоты входных сигналов. Умножитель частоты содержит формирователь 1 импульсов, генератор тактовых импульсов 2, инвертор 3, счетный триггер 4, второй ключ 5, первый ключ 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, первый и второй элементы И 8 и 9, первый одновибратор 10, второй счетчик 11, первый регистр 12 пам ти, вычитатель 13 кодов, первый цифровой компаратор 14, мажоритарный элемент 15, второй одновибратор 16, третий счетчик 17, второй регистр 18 пам ти, третий регистр 19 пам ти, сумматор 20 кодов, второй цифровой компаратор 21, RS-триггер 22, делитель частоты 23, фазовый детектор 24, фильтр нижних частот 25, управл емый генератор 26 и первый счетчик 27. 2 ил.

Description

Изобретение отноритс  к радиотехнике и может быть использовано в различных устройствах автоматики и измерительной техники.

Цель изобретени  - повышение точности умножени  при изменении частоты входных сигналов.

На фиг, 1 представлена схема умножител  частоты; на фиг. 2 - эпюры.

Умножитель частоты содержит формирователь 1 импульсов, генератор 2 тактовых импульсов, инвертор 3, счетный триггер 4, второй 5 и первый 6 ключи, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, первый 8 и второй 9 элементы И, первый одновибратор 10, второй счетчик 11, первый регистр 12 пам ти, вычитатель 13 кодов, п.ервый цифровой ком- паратор 14, мажоритарный элемент 15. второй одновибратор 16, третий счетчик 17, второй 18. третий 19 регистры пам ти, сумматор 20 кодов,-цифровой компаратор 21, RS-Tpvirrep 22. делитель 23 частоты, фазовый детектор 24. фильтр 25 нижних частот, управл емый генератор 26, первый счетчик 27. Измерение длительности нечетных периодов осуществл етс  схемой, состо щей из ключа 6 м счетчика 11, а четных периодов ключом 5 и счетчиком 17. Коды с выходов счетчиков 11 и17занос тс врегистры 12и 18 соответственно и определ ют коэффициент делени  счетчика 27, Сущность изобретени  состоит в исключении вли ни  погрешности квантовани  каждого периода входного сигнала , на текущее значение коэффициента делени  счетчика 27, который сохран етс  посто нным при отклонении результата измерени  очередного периода входной частоты .

Умножитель частоты работает следующим образом.

Поступающий на вход устройства сигнал преобразуетс  формирователем 1 к нормированному значению уровн  и длительности перепада (фиг.2а).

Предположим, что до поступлени  импульсов с выхода формировател  .1 счетный триггер 4 находитс  в состо нии логического . О. Пусть в этом случае первый ключ 6 закрыт; а второй ключ 5 открыт. Изменение состо ни  счетного триггера 4 осуществл етс , например, положительным перепадом уровн  выходного сигнала формировател  1. С поступлением первого (и затем каж- дого нечетного) положительного перепада уровн  выходного сигнала формировател  1 счетный триггер 4 устанавливаетс  в состо ние логической 1. открыва  первый ключ 6 и закрыва  второй ключ 5. Второй (и каж- дый четный) такой перепад возвращает счетный триггер 4 в состо ние логическо р

О. При этом на выходе счетного триггера 4 формируютс  импульсы , длительность которых равна периоду входного сигнала Твх (фиг.2в).

Измерение длительности каждого нечетного периода входного сигнала осуществл етс  подсчетом числа квантующих имп ульсов, прошедших через открытый первый ключ 6 от генератора тактовых импульсов 2 на вход вто- 0 рого счетчика 11 (фиг.2и). Длительность каждого нечетного периода входного сигнала измер етс  аналогично схемой, состо щей из второго ключа 5 и третьего счетчика 17.

В течение первого периода входного сиг- 5 нала Твх1 количество квантующих импульсов с периодом То, поступивших на вход второго счетчика 11 через первый ключ 6, равно

Ni TBxi/To±1.

Частота fan 1/То выходного сигнала 0 генератора тактовых импульсов 2 выбираетс  исход  из услови  обеспечени  допустимого значени  погрешности от квантовани  при измерении минимальной длительности периода входного сигнала. 5 После окончани  первого (каждого нечетного ) периода входного сигнала и установки счетного триггера 4 в состо ние логического О разр дные выходы первого регистра 12 переход т в высокоимпеданс- 0 ное состо ние и отключаютс  от шины данных , образованной соединенными между собой соответствующими выходами первого 12 и второго 18 регистров, входами первых групп входов первого 14 и- второго 21 5 цифровых компараторов, а также входами третьего регистра 19. Подключение первого регистра 12 осуществл етс  низким уровнем инверсного выходного сигнала U4(t) (фиг,26) счетного триггера 4, а подключение 0 второго регистра 18 - низким уровнем пр мого выходного сигнала U4(t) счетного триггера 4.

На второй вход первого элемента И 8 устанавливаетс  уровень логической Г. С 5 поступлением уровн  логической 1 U3(t) (фиг.26) с выхода инвертора 3 на первый вход элемента И 8 на выходе последнего формируетс  пр моугольный сигнал U8(t) (фиг.2г,д), положительный перепад которого 50 запускает первый одновибратор 10 и осуществл ет запись кода Ni в первый регистр 12. Первый одновибратор 10 с задержкой Гз, равной времени записи кода Ni в первый регистр 12, формирует импульсы Uio(t) 55 (фиг.2ж) длительностью Туст , обнул ющие второй счетчик 11, подготавлива  его тем самым к измерению очередного нечетного периода входного сигнала (в данном случае

ТвхЗ).

I В течение второго (и каждого четного) периода Твх2 входного сигнала на вход вто- ро го регистра 18 через второй ключ 5 поступают импульсы и5(0(фиг.2к) от генератора 2 тестовых импульсов, количество которых равно

М2 Твх2/То-И.

в момент начала третьего периода третьим положительнь1м перепадом уровн  выходного напр жени  формировател  1 счетный триггер 4 устанавливаетс  в состо- логической Г. При этом разр дные выходы первого регистра 12 подключаютс , а разр дные выходы второго регистра 18 отключаютс  от шины данных. С поступлением на первый вход второго элемента И 9 с 1 ыхода инвертора 3 уроьн  логической 1 нл ее выходе формируетс  пр моугольное напр жение UsW (фиг.2е), положительные п(1репады которого запускают второй одно- вибратор 16 и осуществл ют запись резуль- тгта измерени  второго (каждого четного) п(риода Na во второй регистр 18. Второй одновибратор 16с задержкой з формирует импульсы Ui6{t). обнул ющие третий счет-, чик 17.

После подключени  выходов первого р(гистра 12 осуществл етс  сравнение кода NI с текущим значением кода NT, который записан в третьем регистре 19 и определ ет коэффициент делени  первого счетчика 27. Е:лиотклонение значени  кода Ni отзначе- н 1  кода NT превышает по модулю установ- Л1;нное пороговое значение Nnop, то код Ni записываетс  в третий регистр 19. в против- нзм случае в третьем регистре 19 остаетс  з тисанным код NT.

Код NT с выхода третьего регистра 19 пэступает на входы первой груп пы входов в з)читател  13 и входы первой группы вхо- дэв сумматора 20, а также на соответствую- и1ие установочные входы первого счетчика ...

На выходах вычитат.ел  13 формируетс  нижнее граничное значение кода NT - Nnop. кэторое сравниваетс  с первым цифровым компаратором 14 с кодом. NI. Если T-Nrtop N1, то на выходе первого цифрового компаратора 14 устанавливаетс  уро- бень логической 1, если NT-Nnop N1 - уровень логического О. На выходах 20 фор- иpyeтc  верхнее граничное значение кода h т + Nnop. которое также сравниваетс  со значением кода Ni вторым цифровым компаратором 21. Если NT + Nnop NI, то на выходе второго цифрового компаратора 21 формируете уровень логической 1, если Мт + Nnop Ji уровень логического О.

Выходные напр жени  первого 14 и Еторого 21 цифровых компараторов подаютс  на второй и третий входы мажоритар- ного элемента 15 соответственно. На первый вход этого элемента поступает стробирую- щий импульс U7(t) (фиг.2л), формируемый

элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 7 (к входам этого элемента подключены выходные сигналы Uio(t) (фиг.2ж) и Ui6(t) {фиг.2з) первого и второго одновибраторов 10 и 16 соот: ветственно).

Допустим, значение кода Ni соответствует одному из условий

NT-Nnop Ni

или(1)

NT + ,

что означает наличие на выходе одного из цифровых компараторов 14 или 21 уровн  логической 1. Тогда в момент поступлени  стробирующего импульса U7(t) на первый вход мажоритарного элемента 15 на выходе

последнего формируетс  отрицательный импульс, обнул ющий RS-триггер 22. Длительность этого импульса равна длительности стробирующего импульса U7(t) и определ етс  длительностью Туст импульсов выходных напр жений Uio(t) или Ui6(t) первого и

второго одновибраторов 10 или 16 соответственно .

RS-триггер 22 обеспечивает синхронизацию момента записи кода Ni в третий регистр 19.

После окончани  стробирующего импульса UvW и установки на инверсном выходе мажоритарного элемента 15 уровн  логической 1 первым положительным перепадом выходного сигнала умножител 

частоты RS-триггер 22 снова взводитс  в состо ние логической 1, осуществл   тем самым запись кода Ni в третий регистр 19.

Длительность ctpoбиpyющeгo импульса

Густ выбираетс  исход  из минимального

значени  периода входного сигнала Твх.мин и

должна соответствовать условию Туст

Твх.мин/2 + т вых.

Первый счетчик 27, работающий в режиме вычитани , осуществл ет обратный счет импульсов, поступающих с выхода управл емого генератора 26. При нулевом состо нии первого счетчика 27 на его выходе формируетс  импульс записи кода Ni через усг

тановочные входы в этот же счетчик из третьего регистра 19.

После поступлени  Ni иМпульсрв от управл емого генератора 26 на вход первого счетчика 27. последний снова устанавлй ваетс  в нулевое состо ние и формирует следующий импульс записи кода Ni в счетчик. В дальнейшем весь этот процесс цикличе- ски повтор етс .

Среднее значение частоты fyr сигнала генератора 26 св зано с частотой fr™ генератора 2 тактовых импульсов и определ етс  заданным значением коэффициента умножени  частоты Кумн:

fyr ffTH Кумн.

Период следовани  выходных сигналов первого счетчика 27 равен

Теых Туг NI Туг TBX/TO Твх/Кумн.

Таким образом, умножителем осуществл етс  деление периода входного сигнала или, что то же самое, умножение его частоты .

Аналогичные процессы осуществл ютс  В1 умножителе после измерени  всех последующих (четных и нечетных) периодов Тех входного сигнала. При этом, если какое- либо значение кода периода, например N2, не удовлетвор ет ни одному из условий (1), то оно не переписываетс  в третий регистр 19. На предустановочные входы первого счетчика 27 по-прежнему поступает код NI (дл  рассмотренного конкретного примера).

Погрешность умножени , возникающа  вследствие погрешности от квантовани  при измерении периода входного сигнала устран етс  соответствующей подстройкой частоты управл емого генератора 26, котора  выполн етс  схемой фазовой автоматической подстройки частоты (ФАПЧ).

В состав след щей схемы ФАПЧ вход т делитель 23 частоты с коэффициентом делени , равным Кумн., фазовый детектор 24 и фильтр 25 нижних частот.

Устранение погрешности умножени  осуществл етс  подстройкой частоты сигнала управл емого генератора 26 до достижени  равенства частот входного сигнала fax и выходного сигнала делител  23, частота которого равна 1вых/Кумн. Сравнение частот этих сигналов выполн етс  фазовым детектором 24, На его выходе формируетс  сигнал рассогласовани , посто нна  или низкочастотна  составл юща  которого, выдел ема  фильтром 25 нижних частот, используетс  дл  управлени  Частотой выходного сигнала управл емого генератора 26.

Схема ФАПЧ обеспечивает необходимую дл  устранени  погрешности умножени  подстройку частоты сигнала управл емого генератора при начальном отклонении частоты входного сигнала в пределах полосы захвата A.f3axB.

Разрешающа  способность кода NT по частоте входного сигнала (полоса частот входного сигнала Д(мт , соответствующа  определенному значению кода NT) дл  осуществлени  захвата частоты схемой ФАПЧ должна удовлетвор ть условию

AfNr Afaaxe.(2)

Разрешающа  способность кода NT зависит от соотношени  длительностей периодов входного и квантующего сигналов (при

возрастании частоты входного сигнала fax, т.е. уменьшении его периода, разрешающа  способность кода NT ухудшаетс , что соответствует увеличению полосы частот AfNT ) Кроме того, разрешающа  способность кода NT зависит от порогового значени  Nnop и ухудшаетс  с увеличением последнего.

Минимальное пороговое значение кода Nnop., ограничиваетс  максимальным отклонением результатов измерени  каждого из

поступающих на вход умножител  последовательности периодов, обусловленного погрешностью от квантовани .

Выбор максимального значени  Nnop ограничиваетс  разрешающей способностью кода NT на границе высокочастотной области рабочего диапазона, т.е. должно выполн тьс  условие (2).

Дополнительным положительным эффектом предлагаемого умножител  частоты

 вл етс  расширение рабочего диапазона частот, которое обуславливаетс  снижением требований к точности измерени  периода входного сигнала.

30

Claims (1)

1. Формула изобретени 

   Умножитель частоты, содержащий последовательно соединенные фазовый детектор , фильтр нижних частот, управл емый генератор, первый счетчик, выход которого соединен с его входом предварительной записи , и делитель частоты, выход которого соединен с первым входом фазового детектора , второй вход которого соединен с выходом

   формировател  импульсов, последовательно соединенные генератор тактовых импульсов , первый ключ, второй счетчик и первый регистр пам ти, последовательно соединенные второй ключ, вход которого

   соединен с выходом генератора тактовых импульсов, третий счетчик и второй регистр пам ти, а также г;5-триггер, третий регистр пам ти, первый и второй одновибраторы, выходы которых соединены с входами обнулени  соответственно второго и третьего счетчиков, счетный триггер, пр мой и инверсный выходы которого соединены с входами управлени  соответственно первого и второго ключей, а вход счетного триггера соединен

   с выходом формировател  импульсов, о т- л.и чающийс  тем, что, с целью повышени  точности умножени  при изменении частоты входных сигналов, введены инвертор, первый и второй элементы И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, вычитатель кодов, сум- матэр кодов, первый и второй,цифровые компараторы, мажоритарный элемент, при ЭТ01 х выходы первого и второго одновибрато- ров соединены соответственно с первым и ВТО )ым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛ I, выход которого соединен с первым вхоцом мажоритарного элемента, инверсный выход которого соединен с R-входом RS-триггера, выход формировател  импуль- сов соединен с входом инвертора, выход которого соединен с первыми входами первого и второго элементов И, пр мой и инЕерсный выходы счетного триггера сое- диь ены с вторыми входами соответственно второго и первого элементов И, выходы пер- вогэ и второго элементов И соединены с входами соответственно первого и второго oд овибраторов, вход раэрешени  выхода и вход обнулени  первого регистра пам ти соединены соответственно с выходом первого элемента И и инверсным выходом счетною триггера, вход раэрешени  выхода и вхс д обнулени  второго регистра пам ти со- нены соответственно с выходом второго

   элемента И и пр мым выходом счетного триггера, выходы первого и второго регистров пам ти пораэр дно соединены с соответствующими входами третьего регистра пам ти и входами первых групп входов первого и второго цифровых компараторов, входы вторых групп входов первого и второго цифровых компараторов пораэр дно соединены с соответствующими выходами соответственно вычитател  кодов и сумматора кодов, выходы первого и второго цифровых компараторов соединены соответственно с вторым и третьим входом мажоритарного элемента, выходы третьего регистра пам ти поразр дно соединены с соответствующими установочными входами первого счетчика и входами первых групп входов вычитател  кодов и суммагора кодов, выход первого счетчика соединен с S-входом RS-триггера, пр мой выход которого соединен с входом Эаписи третьего регистра пам ти, при этом входы вторых групп входов вычитател  кодов и сумматора кодов пораэр дно обьеди- нены и  вл ютс  управл ющими входами кодового сигнала умножител  частоты.

   %

   И .

   б &

   г д

   IR

   LJL..

   ..

   L.

   н П