JPS6257237A - 半導体装置の突出電極形成方法 - Google Patents
半導体装置の突出電極形成方法Info
- Publication number
- JPS6257237A JPS6257237A JP60197901A JP19790185A JPS6257237A JP S6257237 A JPS6257237 A JP S6257237A JP 60197901 A JP60197901 A JP 60197901A JP 19790185 A JP19790185 A JP 19790185A JP S6257237 A JPS6257237 A JP S6257237A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tipt
- forming
- oxide film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、突出電極’ｔ−Ｗする半導体装置の突出電極
の形成方法に関する。
の形成方法に関する。
半導体装置に、電極金属部の形状から突出電極といわれ
る電極を有するものがある。例えばダイオードの封止形
態の１つとして、電極からのリード引出しとしてスプリ
ングテープを電極部と接触させるガラスダイオードでは
、半導体素子の上面にＡｔ などからなる突出電極を
そのために設けている。
る電極を有するものがある。例えばダイオードの封止形
態の１つとして、電極からのリード引出しとしてスプリ
ングテープを電極部と接触させるガラスダイオードでは
、半導体素子の上面にＡｔ などからなる突出電極を
そのために設けている。
従来のに？に盛上げて突出させる電極形成の工程は次の
とおりである。窒化膜でパッシベーションされた半導体
基板上にスパッタ法により電極部全台めＴｉＰｔｍＫ’
形成し、ホトレジスト法およびメッキ法によ、９Ａｕ電
極を形成した後、ホトレジスト法によｔ）Ａｔバンプを
形成し、その後イオンミリング法により電極領域以外の
不要なＴｉＰｔｔ？除去することで、突出電極を完成す
る。
とおりである。窒化膜でパッシベーションされた半導体
基板上にスパッタ法により電極部全台めＴｉＰｔｍＫ’
形成し、ホトレジスト法およびメッキ法によ、９Ａｕ電
極を形成した後、ホトレジスト法によｔ）Ａｔバンプを
形成し、その後イオンミリング法により電極領域以外の
不要なＴｉＰｔｔ？除去することで、突出電極を完成す
る。
なおζ＼でイオンミリング法とは、プラズマエツチング
法の一棟で特に物理的作用によ）エツチングが行なわ扛
る方法をいう。
法の一棟で特に物理的作用によ）エツチングが行なわ扛
る方法をいう。
従来の方法では、ＴｌＰｔ ｋ除去する際、イオンミリ
ング装置のエツチングレートのバラツキにより、この層
の下の窒化膜が除去され、ＩＪ−り不良が発生すること
がしばしばあった。
ング装置のエツチングレートのバラツキにより、この層
の下の窒化膜が除去され、ＩＪ−り不良が発生すること
がしばしばあった。
本発明の目的は、上記欠点全除去し、最終工程でＴｉ
Ｐｔ會線除去るときに、窒化膜全保護し。
Ｐｔ會線除去るときに、窒化膜全保護し。
リーク不良の発生全防止する突出電極形成方法？提供す
るとと［ある。
るとと［ある。
本発明は、半導体基板主面に形成されたプレーナ接合に
、突出電極を形成する工程において、次の工程を含むも
のである。
、突出電極を形成する工程において、次の工程を含むも
のである。
（１） 前記接合部全台む領域上に順に窒化膜・酸化
膜の２重膜全形成する工程 （２）該２重膜に前記接置部面に到達する開孔部を形成
した後、前記領域全面にＴｉ Ｐｔ膜を形成する工程 （３） 該Ｔｉ Ｐｔ膜上に突出金属部を形成する工
程（４）該Ｔｉ Ｐｔ膜を突出金属部をのぞいてイオン
シリング法により除去する工程。
膜の２重膜全形成する工程 （２）該２重膜に前記接置部面に到達する開孔部を形成
した後、前記領域全面にＴｉ Ｐｔ膜を形成する工程 （３） 該Ｔｉ Ｐｔ膜上に突出金属部を形成する工
程（４）該Ｔｉ Ｐｔ膜を突出金属部をのぞいてイオン
シリング法により除去する工程。
Ｔｉ Ｐｔ膜の直下に酸化膜・窒化膜の２重膜を形成し
、釜化膜が半導体素子のパシベーションの役目金になっ
ている。最終工程で余分なＴｉ Ｐｔをイオンミリング
法で除去するとき、酸化膜が多少けずら扛ても、窒化膜
にはいたらず完全に窒化膜を残しておくことができる。
、釜化膜が半導体素子のパシベーションの役目金になっ
ている。最終工程で余分なＴｉ Ｐｔをイオンミリング
法で除去するとき、酸化膜が多少けずら扛ても、窒化膜
にはいたらず完全に窒化膜を残しておくことができる。
以下、本発明の一実施例につき、図面を参照して説明す
る。第１Ａ図、第１Ｂ図が突出電極形成工程を工程順に
示したものである。
る。第１Ａ図、第１Ｂ図が突出電極形成工程を工程順に
示したものである。
第１Ａ図（ａ）はプレーナ接合の断面図を示すもので、
このプレーナ接合は周知のよう［、半導体基板ＩＫ熱酸
化膜２を形成し、開孔部３より不純物拡散を行ない拡散
層４を設けたものである。このプレーナ接合上部に、同
図（ｂ）に示すようにＣＶＤ（ケばカルベーバテポジシ
ョン）法により、順Ｖｃ屋化換５．酸化換６を形成する
。
このプレーナ接合は周知のよう［、半導体基板ＩＫ熱酸
化膜２を形成し、開孔部３より不純物拡散を行ない拡散
層４を設けたものである。このプレーナ接合上部に、同
図（ｂ）に示すようにＣＶＤ（ケばカルベーバテポジシ
ョン）法により、順Ｖｃ屋化換５．酸化換６を形成する
。
従来法では、窒化膜５のみである。
次に同図（ｃ） Ｉｃ示すように、拡散層４０表面にい
たる開孔部７を窒化膜５．酸化膜６にあける。
たる開孔部７を窒化膜５．酸化膜６にあける。
この開孔部７は、拡散層４から遠ざかるにつれ階段上に
その孔径が広くなるように形成する。
その孔径が広くなるように形成する。
つまり窒化膜５と酸化膜６との開孔径を異にする。これ
は後の工程でＴｉ Ｐｔ膜８と突出金属部１２の基底を
なすＡｕ電極９とがこの開孔部７の側壁面にも形成され
るので、側壁面によく密着し、またわれなどが生じな１
０ように、ＴＩ Ｐｔ膜８．Ａｕ電極９全なだらかに形
成させるためである。
は後の工程でＴｉ Ｐｔ膜８と突出金属部１２の基底を
なすＡｕ電極９とがこの開孔部７の側壁面にも形成され
るので、側壁面によく密着し、またわれなどが生じな１
０ように、ＴＩ Ｐｔ膜８．Ａｕ電極９全なだらかに形
成させるためである。
次に同図（ｄ）に示すようＩｃ Ｔｉ Ｐｔ ８ ｆｆ
ｉ全面にスパッタ法で形成する。このＴＩ Ｐｔ膜８は
、Ａｕ電極９と半導体基板１の拡散層４とが製造工程中
の高温処理で反応し合金を生成し、接合を破壊するの全
ふせぐものである。
ｉ全面にスパッタ法で形成する。このＴＩ Ｐｔ膜８は
、Ａｕ電極９と半導体基板１の拡散層４とが製造工程中
の高温処理で反応し合金を生成し、接合を破壊するの全
ふせぐものである。
以下、突出金属部１２の形成を第１Ｂ図で説明する。突
出金属部１２ｉｌｔＡＩ＋電極９を基底として、その上
にメッキ法よりルバング１１ヲ形成する。
出金属部１２ｉｌｔＡＩ＋電極９を基底として、その上
にメッキ法よりルバング１１ヲ形成する。
先ず第１Ｂ図（ａ） Ｋ示すように、ＴｌＰｔ膜８上に
ホトレジスト９ａ を塗布し開孔部７を含めて、所足
の径の開孔をつくり、この部分Ｋ Ａｕ電極９全メツキ
法でつくる。さらに同図（ｂ） Ｋ示すようにホトレジ
スト１０に利用し、メッキ法によりん電極９上にＡ／
ハング１１ヲ形成し、ホトレジスト１０を除去する。
ホトレジスト９ａ を塗布し開孔部７を含めて、所足
の径の開孔をつくり、この部分Ｋ Ａｕ電極９全メツキ
法でつくる。さらに同図（ｂ） Ｋ示すようにホトレジ
スト１０に利用し、メッキ法によりん電極９上にＡ／
ハング１１ヲ形成し、ホトレジスト１０を除去する。
前記処理後に、最終処理として、Ｔｉ Ｐｔ膜８をイオ
ンばリング法で同図（ｃ）のように突出金属部１２以外
の余分７ｋ ＴＩ Ｐｔ ’ｅ除去する。図にみるよう
に酸化膜６の存在で窒化Ｍ５がこの工程で除去されるこ
とがない。
ンばリング法で同図（ｃ）のように突出金属部１２以外
の余分７ｋ ＴＩ Ｐｔ ’ｅ除去する。図にみるよう
に酸化膜６の存在で窒化Ｍ５がこの工程で除去されるこ
とがない。
従来、突出電極形成の最終工程として突出金属部と半導
体基板との間に挿入されたＴＩ Ｐｔ膜を、電極部分以
外の余分なＴｉ Ｐｔ ｆ除去してい次が、本発明は、
この工程によって生ずる半導体素子の特性不良を窒化膜
上に酸化膜を形成し２重膜にすることでなくした。すな
わちＴｉ Ｐｔの除去はイオンミリング法で行なうが、
イオンミリングｉｔの関係からエツチングレートにバラ
ツキがあっても、霊化膜−酸化膜−Ｔｉ Ｐｔ膜という
構造になっておｐ１エツチングレートが早い場合でも酸
化膜がある程度上面から除去される程度ですみ、窒化膜
は完全に保護される。したがって半導体素子は、完全に
窒化膜によって保護され、信頼性の高い半導体装置を得
ることができる。
体基板との間に挿入されたＴＩ Ｐｔ膜を、電極部分以
外の余分なＴｉ Ｐｔ ｆ除去してい次が、本発明は、
この工程によって生ずる半導体素子の特性不良を窒化膜
上に酸化膜を形成し２重膜にすることでなくした。すな
わちＴｉ Ｐｔの除去はイオンミリング法で行なうが、
イオンミリングｉｔの関係からエツチングレートにバラ
ツキがあっても、霊化膜−酸化膜−Ｔｉ Ｐｔ膜という
構造になっておｐ１エツチングレートが早い場合でも酸
化膜がある程度上面から除去される程度ですみ、窒化膜
は完全に保護される。したがって半導体素子は、完全に
窒化膜によって保護され、信頼性の高い半導体装置を得
ることができる。
第１Ａ図、第１Ｂ図は本発明の一実施例全示し、工程順
に半導体装置の断面図を示したものである。 １・・・半導体基板、 ２・・・熱酸化膜、６．７
・・・開孔部、 ４・・・拡散層、５・・・
窒化膜、 ６・・・酸化膜（ＣＶＤ）。 ８ ・・・Ｔｉ Ｐｔ膜、 ９ ・・・Ａｕ電
極、９ａ、１０・・・ホトレジスト、 １１・・・Ａｊ
バｙ７’、１２・・・突出金属部。
に半導体装置の断面図を示したものである。 １・・・半導体基板、 ２・・・熱酸化膜、６．７
・・・開孔部、 ４・・・拡散層、５・・・
窒化膜、 ６・・・酸化膜（ＣＶＤ）。 ８ ・・・Ｔｉ Ｐｔ膜、 ９ ・・・Ａｕ電
極、９ａ、１０・・・ホトレジスト、 １１・・・Ａｊ
バｙ７’、１２・・・突出金属部。
Claims (1)
- 【特許請求の範囲】 半導体基板主面に形成されたプレーナ接合に突出電極を
形成する工程において、 （１）前記接合部を含む領域上に順に窒化膜・酸化膜の
２重膜を形成する工程 （２）該２重膜に前記接合部面に到達する開孔部を形成
した後、前記領域全面にＴｉＰｔ膜を形成する工程 （３）該ＴｉＰｔ膜上に突出金属部を形成する工程 （４）該ＴｉＰｔ膜を突出金属部を残してその他の部分
をイオンミリング法により除去する工程とを含むことを
特徴とする半導体装置の突出電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60197901A JPS6257237A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の突出電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60197901A JPS6257237A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の突出電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6257237A true JPS6257237A (ja) | 1987-03-12 |
Family
ID=16382162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60197901A Pending JPS6257237A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の突出電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6257237A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011007879A (ja) * | 2009-06-23 | 2011-01-13 | Howa Mach Ltd | 内層基板用露光装置及び基板とマスクの剥離方法 |
-
1985
- 1985-09-06 JP JP60197901A patent/JPS6257237A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011007879A (ja) * | 2009-06-23 | 2011-01-13 | Howa Mach Ltd | 内層基板用露光装置及び基板とマスクの剥離方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0391930A (ja) | 半導体装置の製造方法 | |
| EP1864331B1 (en) | Process for forming a planar diode using one mask | |
| CN106601624B (zh) | 一种化合物半导体的金属连线方法及结构 | |
| JPS6257237A (ja) | 半導体装置の突出電極形成方法 | |
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| JP3116534B2 (ja) | 集積回路装置のフリップチップ製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPS6240770A (ja) | 半導体装置の製造方法 | |
| JPS6133257B2 (ja) | ||
| JPS5950221B2 (ja) | 半導体装置の製造方法 | |
| JPH0230123A (ja) | 半導体装置の製造方法 | |
| KR100247700B1 (ko) | 반도체장치의 제조방법 | |
| JPS61193468A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| JPS6388847A (ja) | 半導体装置の製造方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS63248162A (ja) | シヨツトキバリアダイオ−ドの製造方法 | |
| JPS60257182A (ja) | 半導体装置の製造方法 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 | |
| JPS62279643A (ja) | 半導体装置の製造方法 | |
| JPH04206842A (ja) | パッド形成方法 | |
| JPS6367753A (ja) | 半導体装置 | |
| JPS5984442A (ja) | 半導体装置の製造方法 |