JPS625505B2

JPS625505B2 -

Info

Publication number: JPS625505B2
Application number: JP14349080A
Authority: JP
Inventors: Masayoshi Hirashima
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1980-10-13
Filing date: 1980-10-13
Publication date: 1987-02-05
Also published as: JPS5765969A

Description

【発明の詳細な説明】本発明は、テレビジヨン信号の垂直帰線期間中
に重畳されて伝送される２値付加信号を受信して
処理する装置に関し、その２値付加信号が複数の
水平走査期間に重畳されておりかつその種類に応
じて異なつた振幅で重畳されている場合において
所望の受信希望の２値付加情報信号をその振幅に
応じた最適なスライスバイアスでスライスして正
しい２値波形にして受信することのできる装置を
提供することを目的とするものである。

以下、本発明につき、その一実施例を示す図面
を参照して詳細に説明する。

本発明の一実施例の概略を第１，２図と共に述
べる。第１図は複数の２値付加信号が重畳されて
いるテレビジヨン信号の例で、第17H目と、第
20H目の振幅の異なる文字放送信号が重畳され、
第18H目にフアクス（デジタル）信号、第19H目
に時刻信号がそれぞれ図の如くV₁〜V₄という異
なつた振巾で重畳されている。第17〜20H目の信
号の先頭は、１図A′の如く、クロツクライン信
号CRI，フレミングコード信号FC及び識別信号
IDCから成りこのうちIDC信号のみ文字かFAXか
時刻か等で異なるものとする。ここでは、文字の
ときIDC信号を仮に“0001”（チエツクビツトを
除く）、FAXの場合を“0010”、時刻の場合を
“0011”としておく。BCDEはそれぞれ第17H
目，第18H目，第19H目，第20H目の各信号を抜
取るためのゲートパルスである。

第２図は重畳期間検出回路６以外は通常の文字
多重放送受信機として知られているもので、１は
映像検波回路、４はその検波出力をスライスして
２値信号を得るスライス回路、５は、文字信号中
のフレーミングコード信号FCを検出する回路、
２は同期分離回路で、垂直、水平の同期パルス発
生する。３はカラーバーストを抜取り色副搬送波
を再生する回路、６は本発明の特徴とする２値信
号の重畳期間を検出する回路、７は文字信号をサ
ンプリングして主メモリ１０に書込み、読み出す
ためのクロツクの発生回路、８はサンプリング用
のシフトレジスタ（直列入力並列出力）、９は制
御信号中のメモリ書込情報及び選択スイツチ１４
の指示に従つて主メモリ１０への書込みを制御す
る回路である。１０は主メモリで、その記憶容量
は例えば文字情報が1H当り248ビツトで204H分
で１ページであるとして、約50.6Kビツトであ
る。１１は読み出し制御回路で、受信信号中の読
出し制御信号及びスイツチ１４の指示に従つて主
メモリ１０の内容を読出し、バツフアアンプ１２
で増巾し切換混合回路１３でテレビ番組の画面と
の混合或は主メモリ１０の出力のみとする切換を
行ない、CRT１５に表示する。

以上の動作は通常の文字多重放送受信機の動作
として広く知られているのでその詳細は省略す
る。

さて、第１図の如く、各Ｈに重畳されている付
加情報の振幅が異なる時はスライス回路４のスラ
イスレベルを各Ｈ毎にその信号に合わせて変化さ
せる必要がある。どのＨ期間の信号を抜取るかは
その信号による判断が必要である。即ち、番組選
択スイツチ１４で指定したものである事を判別し
なければならない。

ところで、垂直帰線期間中、２値信号を重畳し
得る期間は第10H目〜第21H目とされている。そ
こで、先ず重畳期間検出回路６で第１図Ｂ，Ｃ，
Ｄ，Ｅ……のように第10H目，第11H目……と順
次1H期間ずつゲートパルスを発生させて第１図
A′に示すような多重信号中のCRI信号とFC信号
とを求める（サーチする）。CRI信号は“０”と
“１”とが交互に各８ビツトづつあり、又、FC信
号は特定のコードで８ビツトあり、これらの24ビ
ツトの振幅及び直流レベルは、各Ｈ毎に比較的長
時間例えば10分〜20分程の間は一定になされるよ
うにされるのが通常であるので、その正ピーク値
及び負ピーク値を検出して信号の振幅及びレベル
に対して適当なバイアスレベルを決めてスライス
回路４でスライスすることにより、第１図A′の
ような２値波形の信号を得る。そしてこの波形の
IDC信号を調べて前述の如く文字であることを示
す“0001”が検出されない時は次のＨへ移つて検
出をつづける。

ここで1H当りのバイアスの安定化を考えると
10〜20フイールド必要であるが、カウンタの構成
を考えると16フイールド毎でもよい。

さて第17Hで“0001”のIDC信号が検出される
と、その第17H目での最適バイアスをスライス回
路４へ与え、A′への波形を得、選択スイツチ１
４で指定した番組を検出する迄そのままの状態と
なる。そして、文字信号が１画面ずつパターン伝
送される。このとき、各画面が別々の情報の種類
であるとし、例えば10種類の情報が時系列配置さ
れているとすると、１画面当りの送出時間を205
フイールドとすれば約3.8秒であり、行間を省略
して伝送することとして145フイールドとすれば
約2.4秒となる。これを平均３秒としてみると、
10番組では30秒で全部の番組が一通り送受される
ので、第17H目でバイアスが安定した後の30秒間
にわたつて番組コードを監視し、指定した番組の
ものが送られて来なければ、次の第18H目へ移つ
て同様に検出する以下、指定した番組の信号が送
られてくるまで同様に検出を続ける。

次に第３図以下を共に用いて重畳期間検出回路
６の動作を詳しく述べる。

第４図はその詳細な回路図、第３図はその動作
の概念を示すフローチヤートである。

先ず、電源投入時あるいはサーチ指示のあつた
時には文字多重放送を受信するものとして述べる
ａ。このため、第４図において、カウンタ１６が
電源投入時あるいはサーチ指示時にクリアパルス
発生回路３７の出力によつてクリアされたｂ後に
カウンタ１６の出力を“0001”になるようにし
ｃ、これが垂直帰線期間の第10H目に対応するよ
うにフリツプフロツプ２０のセツト入力である垂
直パルスのタイミングを決めておく。カウンタ１
６の出力はトライステートのバツフアアンプ１７
へ伝えられ、その出力は一致検出（比較）回路１
８へ伝えられる。一方、カウンタ１９は水平同期
信号のパルスをカウントするものであるが、上述
のように垂直帰線帰間中の第10H目の少し前から
FF２０の出力が低レベルとなつてカウンタ１
８がカウント可能状態になる。従つて、カウンタ
１９の出力は第10H目で“0001”となり、カウン
タ１６の出力と一致するので、一致検出回路１８
の出力が第10H目の1H期間のみ高レベルになつ
て発生される(d)。

この一致検出回路１８の出力をデユーテイ比較
回路２２へ供給し受信信号A′のうちのCRI信号の
16ビツトの中の中央部分の４〜６ビツトのものの
“０”と“１”のパルス幅を比べ、両方がほゞ同
じ幅か否かを検出し、それによりスライス回路４
のバイアス値が適正であるか否かを判定するｅ。
このデユーテイ比較回路２２の動作は抜取ゲート
パルス発生回路２４からのゲートパルスの幅で制
限される。デユーテイ比較回路２２の出力がデユ
ーテイ比50％付近であることを示すものである時
はバイアスレベルが適正であると判定してFC検
出回路５の出力ゲートを導通させFC信号の検出
を開始させる(g)。

一方、バイアス調整状態が適正でなくてデユー
テイ比が50％付近でないときには、バイアス調整
回路２３を動作させ、適正なバイアス値に調整す
る。その具体例は本出願人が出願した特願昭54―
103723号に記されているので詳細な説明は省略す
るが、CRI信号の部分の白レベル“１”と黒レベ
ル“０”を用いて、そのスライスレベルを出力パ
ルス中のCRI信号の部分のデユーテイ比が50％に
なるように構成してある。従つてスライス回路４
の出力をデユーテイ比較回路２２へ加えればデユ
ーテイの比較が行える。

さて、今、任意の時刻でカウンタ１６の出力が
“0001”になつたとすると上記のバイアス調整は
10フイールド期間以内には終了させ得るので、そ
れから11フイールド後には、もしスライス回路４
の出力として第10H目にA′のような波形の受信信
号が得られていれば、そのFC信号が検出される
ｇが、しかし、ここでは前述の如く第17〜20H目
にのみ重畳されるものとしているので、第10H目
では信号A′は検出されず、FC検出回路５の出力
は11フイールド目以降も発生されない。

一方、タイマーＡ２５はクリアパルスが発生さ
れてから16フイールド目に出力を発生させる(h)よ
うにしているものであり、このタイマーＡ２５か
ら出力が発生されるとインクリメントパルス発生
回路２６が制御されてその出力にインクリメント
パルスが現われ、これをカウンタ１６に加えてそ
の出力を１だけインクリメントし“0010”とす
る。そこで、今度は、第11H目で、一致検出回路
１８の出力が1H期間高レベルとなる。以下これ
を繰り返す。

このようにして第17H目の検出順番に到ると、
カウンタ１６の出力が“1000”になると、その後
に11フイールド目からFC検出回路５の出力にFC
信号検出出力が出され、タイマーＡ２５はカウン
トを停止し、そのカウンタはクリアされる。そし
て、FC信号が検出されると次に、その２値付加
信号のIDC信号が、指定されている種類のものと
一致するか否かが検出されるi₀この例では、文字
放送受信が指定されており、第17H目では文字放
送信号が重畳されているからIDCは一致する。即
ち、FC検出回路５の検出が現われ、サンプリン
グクロツク発生回路２７が動作し、スライス回路
４の出力中の時刻t₂〜t₃に示されるIDC信号の４
ビツト（情報ビツトのみ）を４ビツトメモリから
なるIDCラツチ回路２８へ入力し、メモリさせ
る。一方、３４は受信する情報の種類や番組を選
択する選択回路（キーパツド等）でここでは、今
文字放送受信が指定されているものとしているか
ら、その指定種類をエンコードするIDC指定回路
３０には“0001”のコードがメモリされている。
この指定回路３０も４ビツトのラツチメモリでよ
い。従つて、両者のIDC信号が一致して一致検出
回路２９の出力は高レベルとなる。このときタイ
マＢ３６は検出回路２９の出力が高レベルになつ
ても影響は受けない。

この状態では、タイマＢ３６は次の如く働く。
即ち、FC信号が検出されたT₁₇後、IDC一致検出
回路２９の出力が高レベルになつた時はタイマー
動作を行ない、それから一定時間後に到つても番
組一致検出回路３２の一致出力が高レベルになら
ない時に限りインクリメントパルス発生回路２６
を制御してインクリメントパルスを発生させ、検
出期間設定用のカウンタ１６を次の値に進める。
一方、FC信号が検出されてもIDC一致検出回路
２９の出力が得られない時は、直ちに、又は１〜
２フイールド後にパルス発生回路２６を制御し、
インクリメントパルスを発生させて検出期間を次
に進めさせるｊ。これらの具体例は後述する。

さて、ここでは選択回路３４で選択された所望
の文字放送の番組は第20H目に重畳されているも
のとする。すると第17H目の検出状態のときには
前述したようにタイマＢ３６の働きで、一定時間
たとえば１分後にインクリメントパルス発生回路
２６を制御しカウンタ１６の内容を１つ進めて第
18H目を検出するためのゲートパルスを得る。以
下先の第17H目と同様の動作をし、この第18H目
でもFC検出後もIDC信号が一致しないので、次
の第19H目の検出状態に移り、次いで第20H目の
検出状態になる。

第20H目でIDC信号が一致すると第17H目の場
合と同様に働き始め、スライス回路４の出力中の
番組コード信号（仮に４ビツトするが、８〜16ビ
ツトでも良い）を４ビツトラツチメモリからなる
番組ラツチ回路３１にメモリする。番組指定回路
３３には選択回路３４で指定された番組コードが
メモリされており、一致検出回路３２で両者を比
較してｋ一致していれば、タイマＢ３６のカウン
タがクリアされる。従つて、以降は第20H目の信
号のみを抜き取ることになるｌ。

このようにして、垂直帰線期間中の水平走査期
間の信号を次々に順次調査し、選択回路３４で選
択されている種類および番組の信号を探しあてれ
ばその後はその水平走査期間の信号のみを受信す
るように自動的に制御することができる。

次に、FF２０の動作について述べる。第５図
φ_１，φ₁′は同期信号の垂直帰線期間（VBL）の
部分を示しており、これを積分してφ_２を得、こ
れから波形成形してφ_３のパルスを得、そのφ_３
の立下りで単安定マルチバイブレータをトリガし
てφ_４の如き垂直パルスVDを得る。このφ_４の
立下り後縁り）は第５図の如くVBL中の第10H目
および第273H目の水平同期信号の直前に設定で
きるので、これによつてセツトされるFF２０の
出力はφ_５の如くなり、カウンタ１９を第10H
目からカウントに可能状態にすることができるこ
とになる。このカウンタ１９の“2³”及び“2²”
出力の論理積をNANDゲート２１で形成すれば、
その出力は第21H目の始め及び、第284H目の始
めで低レベルとなつてFF２０をリセツトする。
従つて最初のフイールドではFF２０の出力は
φ_５となり、次のフイールドではφ′_５となる。

次にクリアパルス発生回路３７について述べ
る。その具体的な一例を第６，７図に示す。ここ
で、３７Ｒ，３７Ｃはそれぞれ電源投入パルス遅
延用の抵抗とコンデンサであり、第７図の時刻
T₀で回路全体に電源スイツチが投入されて電力
が供給されると、P₀点とP₁点の電圧は図に示す如
く変化するので、負論理NORゲート（３７Ｇ）
の出力ＧをORゲート３８Ｇを介してカウンタ１
６及び単安定マルチバイブレータ３７Ｍへ加え、
カウンタ１６をこのパルスＧの前縁でクリアし、
また単安定マルチバイブレータ３７Ｍはそのパル
スＧの出力後縁でトリガーする。そして、この単
安定マルチバイブレータ３７Ｍの出力Ｍの後縁を
インクリメントパルス発生回路２６からカウンタ
１６へインクリメントパルスとして供給するよう
にすれば、この出力Ｍの後縁では必ずクリアパル
スＧが終了していてカウンタ１６がカウント可の
状態になつているので、これをカウントできるこ
とになる。

次に、サーチ回路３８について述べる。前述の
説明では、第17H目或いは、第20H目で所望の番
組の文字放送信号を受信してその後も受信し続け
た場合にその番組の信号重畳水平走査期間が変化
してしまうと受信できなくなるようなことが考え
られる。そこで、このような時には第６図中に示
したサーチスイツチ３８Ｓ（プツシユモーメンタ
リースイツチ）を短絡して（単安定マルチバイブ
レータ３８Ｍを駆動し、第７図G′に示す如く正
パルスを出力しゲート３８Ｇを介して出力するこ
とにより上述の電源投入時のクリア動作と同様の
動作を行なわせて、所要の文字放送信号の重畳期
間をサーチして検出することができる。

なお、以上の説明では、電源投入時に付加２値
信号のうちの文字放送等の番組を指定するものと
したが、テレビ番組を見ている状態から文字放送
受信に切換える場合もあり、この場合にはスイツ
チ３８Ｓと並列にテレビ→文字放送切換SWを接
続するか、選択回路３４からのパルスをスイツチ
３８ＳからのパルスとOR回路を形成して供給す
るようにしておけば、番組切換毎にサーチスイツ
チ３８Ｓを押す必要はない。

次にタイマー２５，３６，インクリメントパル
ス発生回路２６の内容について第８図と共に詳細
に述べる。先ず、タイマーＡ２５について述べる
と、これは先述のMM３７Ｍの出力を反転器３９
で反転し、FF４０をセツトするこのFF。４０の
出力が低レベルになるとカウンタ４２が垂直パ
ルスをカウントし始める。前述の如く、カウンタ
４２は16フイールド分を教えると出力を出す。こ
のカウンタ４２の出力パルスで単安定マルチバイ
ブレータ４４を駆動して正パルスを発生させ、
ORゲート４３へ伝え、MM４４の出力の後縁で
カウンタ１６をインクリメントする。MM３７Ｍ
の出力もORゲート４３へ加えている。一方、FC
信号がFC検出回路５で検出されると、その検出
出力が反転器４１で反転され、FF４０のリセツ
ト入力が低レベルとなつてFF４０はクリアさ
れ、カウンタ４２がカウントを停止する。かくし
てFC信号検出の都度FF４０はクリアされる。

一方、タイマーＢ３６においては、FF４８は
MM３７Ｍの反転出力でリセツトされ、番組一致
検出回路３２からの番組一致出力を反転器４６で
反転したものでセツトされる迄出力が高レベル
である。また、種類一致検出回路２９でIDCの一
致が検出された時は、反転器４９の出力が高レベ
ルとなつてＪ―Ｋフリツプフロツプ４７の出力
を低レベルにするので、カウンタ５１が計数可能
状態となる。IDC一致後例えば１分間（適当に決
める）即ち60×60＝3600個の垂直パルスをカウン
タ５１で数えるとその出力に高レベルのパルスが
現われ、NORゲート５２の出力が低レベルとな
つて、単安定マルチバイブレータ４５を駆動し、
その出力の正パルスがORゲート４３を介してカ
ウンタ１６へインクリメントパルスとして伝えら
れる。即ち、前述のFC信号検出後でIDC信号が
一致してもその後の一定時間内に番組が一致しな
い時にはカウンタ１６をインクリメントして次の
水平走査期間へ移るという動作が行われる。

FC信号が検出された後もIDC信号が一致しな
い場合は、IDC一致検出回路２９の出力が低レベ
ルであるので反転器４９の出力が高レベルとな
り、ANDゲート５０の出力が高レベルになつて
NORゲート５２で反転されて負パルスとなつて
単安定マルチバイブレータ４５を駆動し、ORゲ
ート４３を介してカウンタ１６をインクリメント
し、前述の如く次の水平走査期間へ移る。

一方、番組が一致すれば、FF４８がセツトさ
れてその出力が低レベルとなり、次のフイール
ドで、IDC一致検出回路２９の出力が高レベルに
なつて反転器４９の出力が低レベルとなつた時、
Ｊ―KFF４７の出力が高レベルになつて、カ
ウンタ５１をクリアするので、以降カウンタ５１
の出力は現われない。即ち、番組一致後はカウン
タ５１の出力は現われない。この場合は、サーチ
スイツチ３８Ｓが押されたとき及び、電源が次に
投入されたときにFF４０，４８がリセツトされ
て元に戻る。

なお、以上の回路のみではFC信号の検出が１
フイールドでも欠けると、ANDゲート５０の出
力が高レベルになつてしまうので、誤動作防止の
為には、タイマーＢ３６を第９図のようにすれば
よい。即ち、反転器４９の出力を４ビツトバイナ
リカウンタ５５で数え、その2²計数端子の出力パ
ルスの立下り、即ち、反転器４９の出力の８個
目、でFF５８をセツトする。一方、第８図中の
FC検出回路５の出力の代りに反転器４１の出力
を用い、カウンタ５６で同じように反転器４１の
出力を８個数えてFF５９をセツトする。他方、
カウンタ５４では第20H目の水平パルスを16個数
えて、その2³計数出力の立下りでFFをセツトす
る。即ち、カウンタ５４は、ORゲート４３の出
力で１６をインクリメントした後の16フイールド
目の第20H目の始めでFF５７をセツトし、この
ときFF５７，５８，５９の出力が全部高レベル
になる。なぜならば、誤動作があつたとしても、
16フイールド中に８回以上エラーをして、FC信
号を検出し損い、かつIDC信号が間違つて８回以
上一致するというようなことは皆無に近いからで
ある。従つて、FC信号が検出されIDC信号が一
致しない場合も、誤動作なく、ANDゲート５０
の出力に正パルスを得ることができ、ORゲート
４３の出力でカウンタ１６をインクメントするこ
とができる。又、ORゲート４３の出力を反転器
５３で反転してFF５７，５８，５９及びカウン
タ５４，５５，５６をクリアするようにしておけ
ば、各カウンタ、及びFFの動作は常に正しくな
る。

なお、FC信号を検出できない時はタイマＡ２
５で16フイールドを数えているが、誤まつてFC
信号を出力した時は、カウンタ４２がクリアされ
て動作をやり直すので、次の水平走査線へ移るの
が遅くなるだけで実害は伴わない。

次に、デユーテイ比較回路２２〜抜取ゲートパ
ルス発生回路２４について、第１０図に詳細なブ
ロツク図を示し説明する。ここでは第１０図、第
１１図と共に第20H目の場合について述べるが、
他の水平走査期間についても同様である。まず、
第１０において、同期分離回路２からの水平同期
信号φ₁₁によつてトリガされる２段継続接続され
た単安定マルチバイブレータ８８を設け、その１
段目のパルス幅を第１１図φ₁₂に示す如く、受信
する２値付加信号（文字信号）φ₁₃，φ₁₆の制御
信号の部分より少し前で終らせるようにして、２
段目のMMからカラーバースト等の影響のないゲ
ートパルスφ₁₅を得るようにする。即ち、同期分
離回路２の出力の水平同期パルスの前縁から遅延
をかけたパルスをMM８８の１段目の単安定マル
チバイブレータで形成してMM８８の２段目の単
安定マルチバイブレータへ加え、その出力とし
て、後縁がジツターや温度変化を含めて受信信号
φ₁₃，φ₁₆（第１図Ａ，A′）中のFC信号の位置
より必ず後方にくるようにパルス巾を決め、その
負パルスを負論理NANDゲート８９へ伝える。
FC検出回路５の出力は、FC信号が検出されなけ
れば低レベルであるので、ゲート８９の出力は
MM８８の出力を反転したものとなり、FC信号
が検出されれば後縁がFC検出出力で決まつてφ
₁₅の形となる。この出力のゲートパルスφ₁₅を
CRI信号の基本周波数（約2.86MHz）に同調した
帯域増巾器６０の入力ゲートパルスとして用いる
ことにより、帯域増幅器６０の出力として、CRI
信号及びFC信号とその前後を含む部分のみを取
り出す。その出力を整流回路６１で倍圧整流しレ
ベル変換回路６２で整形してφ₁₇のようなパルス
を得る。その出力₁₇を反転器６３で反転して
₁₇としフリツプフロツプ６４，６９および単安定
マルチバイブレータ６８へ供給してそれらをセツ
トし又は駆動する。

受信信号のデユーテイ比比較用ゲートパルスは
このFF６４とカウンタ６６とで形成される。即
ち、パルスφ₁₇でFF６４がセツトされてその
出力が低レベルとなり、次のCRI信号の上向きパ
ルスをカウンタ６６で数える。微分回路６５は
BPA６０の出力を微分する。この場合BPA６０
での遅延量と、スライス回路４の出力の遅延量を
調整する必要があれば、微分回路６５の出力位相
を若干遅らせればよく、又、進める時には、微分
回路６５の入力を反転すればよい。さて、カウン
タ６６でCRI信号の上向きパルスを４個（第10個
では５番目のもの）数えると、その計数出力が反
転器６７で反転され、FF６４をリセツトする。
一方、カウンタ６６内に第１０図の受信信号φ₁₆
中のCRI信号の２番目のものでセツトされて５番
目のものでリセツトされるフリツプフロツプを設
けておくと、その出力として、φ₁₈のようなゲー
トパルスを得ることができる。このゲートパルス
φ₁₈をゲート７１，７２へ伝えておく。

次に、バイアス調整用のゲートパルス発生部分
について説明する。まず、反転器６３の出力の前
縁でFF６９がセツトされ、FF６９の出力が低
レベルになる。このFF６９はFC検出回路５で
FC信号が検出されて反転器９０の出力が低レベ
ルになるまではセツトされたままであるので、負
論理NANDゲート７０の出力は単安定マルチバイ
ブレータ６８の出力を反転したφ₁₉となる。ただ
し、FC信号が検出されると検出出力φ₂₀が加え
られるとφ₁₉の斜線部が無くなる。このゲート７
０の出力φ₁₉のスライスバイアス調整回路２３の
サンプルホールド回路のゲートパルスとして用い
る。

次に、デユーテイ比比較回路２２について述べ
る。スライス回路４のスライスレベルを決めるバ
イアスは、第１図に示した受信信号Ａの各信号の
振幅が定格±50％程度であれば、デユーテイ比は
異なつても“０”と“１”の出力を取り出し得る
値に一般的に容易に設定できるので、このような
前提下でCRI信号の部分のデユーテイ比を所定の
ほぼ50％にする方法について述べる。まずスライ
ス回路４の出力φ₁₆を反転器７３で反転して
NANDゲート７１へ加え、また、そのままAND
ゲート７２へ加えて、先に説明したゲートパルス
φ₁₈との論理積をとると、ゲート７１の出力はφ
₂₁のようになり、ゲート７２の出力はφ₂₂のよう
になる。７４は結合容量、７５はベースリークバ
イアス用抵抗、７６はPNPのスイツチングトラン
ジスタで、φ₂₁の斜線部のパルス巾に対応した飽
和電流が流れて、パルス巾に対応した電荷が容量
８０に蓄えられる。一方、７７も結合容量、７８
はベースリークバイアス用抵抗、７９はNPNの
スイツチングトランジスタで充電用容量８０の電
荷をφ₂₂のパルス巾（斜線部）に対応した値で放
電する。従つて、今、スライス回路４の出力信号
φ₁₆のデユーテイ比が50％であれば、トランジス
タ７６と７９の交点は０ボルト（アース電位）に
なる。９１はデユーテイ比50％の時に容量８０の
電荷を０ボルトに保つための抵抗である。８１は
サイプルホールド回路を内蔵したDCアンプで、
そのサンプルゲートパルスは上記のパルスφ₁₈を
使うDCアンプ。８１の出力をレベル変換回路８
２でTTLレベルに変換して、トランジスタ７６
と７９とのコレクタの交点の電圧がOVの近傍の
時にのみ出力をφ₂₃の如く高レベルとする。この
出力φ₂₃が高レベルになればスライス回路４の出
力が正しい波形になつているということが判定さ
れたことになるのでANDゲート８３を導通さ
せ、この状態で得られているFC検出出力φ₂₀を
タイマーＡ２５、番組ラツチ回路３１、IDCラツ
チ回路３５、タイマーＢ３６へ伝える。

一方、スライスバイアス調整回路２３は検波回
路１の出力中の白レベルと黒レベルをそれぞれ検
出回路８４，８５で検出し、両者のほぼ平均値を
スライスバイアスとしてスライスバイアス発生回
路８６で形成し、その出力をサンプルホールド回
路８７でサンプルホールドする。検出回路８４，
８５の入力を一致検出回路１８の出力或いはゲー
ト７０の出力φ₁₉でゲートするようにしてもよ
い。そしてゲート７０の出力φ₁₉をサンプルホー
ルド回路８７へ加えて、CRI信号及びFC信号の
間の一定波形に対応するDCバイアスをホールド
し、その出力をスライス回路４の比較基準電圧と
して用いるか、或いは基準バイアスに重畳してス
ライスレベルを変化させ、スライス回路４の出力
のCRI信号のデユーテイ比が50％近くになるよう
に、検出回路８４，８５スライスバイアス発生回
路８６、スライス回路４の回路定数を定める。

このように本発明によれば、振幅の異なる文字
信号やFAX信号等の２値情報信号が多くの水平
走査期間に重畳されている時にでも所望の２値情
報信号のみを選択して受信することができるもの
である。

【図面の簡単な説明】

第１図は２値付加情報信号の伝送態様と受信処
理回路の動作を説明するための波形図、第２図は
本発明の一実施例における信号処理装置を用いた
２値付加情報受信装置のブロツク図、第３図は同
装置の信号処理過程を示すフローチヤート、第４
図、第６図、第８図、第９図および第１０図は同
装置の一部分の詳細な回路図、第５図、第７図お
よび第１１図はそれらの回路の動作を説明するた
めの波形図である。１……検波回路、２……同期分離回路、３……
色副搬送波再生回路、４……スライス回路、５…
…FC検出回路、６……重畳期間検出回路、７…
…クロツク発生回路、８……シフトレジスタ、９
……書込制御回路、１０……主メモリ、１１……
続出制御回路、１２……バツフアアンプ、１３…
…切換混合回路、１４……選択スイツチ、１５…
…CRT、１６……カウンタ、１７……バツフア
アンプ、１８……抽出期間一致検出回路、１９…
…カウンタ、２０……フリツプフロツプ、２１…
…NANDゲート、２２……デユーテイ比比較回
路、２３……バイアス調整回路、２４……抜取ゲ
ートパルス発生回路、２５……タイマーＡ、２６
……インクリメントパルス発生回路、２７……サ
ンプリングクロツク発生回路、２８……IDCラツ
チ回路、２９……IDC一致検出回路、３０……
IDC指定回路、３１……番組ラツチ回路、３２…
…番組一致検出回路、３３……番組指定回路、３
４……選択回路、３６……タイマーＢ、３７……
クリアパルス発生回路。

Claims

【特許請求の範囲】１テレビジヨン信号の垂直帰線期間中の複数の
水平走査期間に重畳された複数の２値付加信号を
受信しスライス回路でスライスすることにより２
値信号に波形成形してから記憶し情報を表示する
信号処理装置において、上記重畳されている複数
の２値付加信号の振幅に差がある場合に所望の２
値付加信号のみの振幅に応じて最適バイアスでス
ライスして２値信号に波形成形させることのでき
るバイアス電圧を上記スライス回路に加えるバイ
アス発生回路を具備したことを特徴とする信号処
理装置。２選択回路で選択された特定の２値付加信号が
重畳された水平走査期間を検出するために、１水
平走査期間ずつ順次バイアス設定用基準信号を検
出してスライス回路のバイアスを決め、該スライ
ス回路の出力の２値付加信号中の制御信号により
所望の種類の特定の２値付加信号か否かを順次判
別し、所望の信号が重畳された水平走査期間を検
出した後は該水平走査期間のバイアス設定用基準
信号のみを用いて前記スライス回路のバイアスを
決めるようにしたことを特徴とする特許請求の範
囲第１項記載の信号処理装置。３一定時間経過後も所望の信号が受信されない
時に順次検出動作を行わせるタイマーを有してな
る特許請求の範囲第２項記載の信号処理装置。４バイアス設定用基準信号等の制御信号が、誤
動作により欠落した場合においても欠落確率が一
定値以下の場合はその欠落を無視して動作せしめ
るようにしてなる特許請求の範囲第２項記載の信
号処理装置。５スライス回路の動作状態を、２値付加信号の
先頭に配置された“０”と“１”の繰り返しパル
スからなる信号の部分のデユーテイ比を検出する
ことにより判定するようにしたことを特徴とする
特許請求の範囲第２項，第３項または第４項記載
の信号処理装置。