JPS6151474B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、テレビジヨン信号の垂直帰線期間中
に重畳されて伝送される２値付加信号を受信して
処理する装置に関し、その２値付加信号が複数の
水平走査期間に重畳されておりかつその重畳期間
が不確定であつて、またそれぞれの種類に応じて
異なつた振幅で重畳されている場合において、所
望の受信希望の２値付加情報信号の重畳されてい
る水平走査期間を予め検出してメモリしておくこ
とにより受信時に所望信号の抽出を速やかに行つ
て受信することのできる装置を提供することを目
的とするものである。 以下、本発明につき、その一実施例を示す図面
を照して詳細に説明する。 本発明の一実施例の概略を第１，２図と共に述
べる。第１図は複数の２値付加信号が重畳されて
いるテレビジヨン信号の例で、第17H目と、第
20H目に振幅の異なる文字放送信号が重畳され、
第18H目にフアクス（デジタル）信号、第19H目
に時刻信号がそれぞれ図の如くV₁〜V₄という異
なつた振巾で重畳されている。第17〜20H目の信
号の先頭は、１図A′の如く、クロツクランイン
信号CR１、フレミングコード信号FC及び識別信
号IDCから成りこのうちIDC信号のみ文字かFAX
か時刻か等で異なるものとする。ここでは、文字
のときIDC信号を仮に“0001”（チエツクビツト
を除く）、FAXの場合を“0010”、時刻の場合を
“0011”としておく。BCDEはそれぞれ第17H
目，第18H目，第19H目，第20H目の各信号を抜
取るためのゲートパルスである。 第２図は重畳期間検出回路６以外は通常の文字
多重放送受信機として知られているもので、１は
映像検波回路、４はその検波出力をスライスして
２値信号を得るスライス回路、５は、文字信号中
のフレーミングコード信号FCを検出する回路、
２は同期分離回路で、垂直，水平の同期パルス発
生する。３はカラーバーストを抜取り色副搬送波
を再生する回路、６は本発明の特徴とする２値信
号の重畳期間を検出する回路、７は文字信号をサ
ンプリングして主メモリ１０に書込み、読み出す
ためのクロツクの発生回路、８はサンプリング用
のシフトレジスタ（直列入力並列出力）、９は制
御信号中のメモリ書込情報及び選択スイツチ１４
の指示に従つて主メモリ１０への書込みを制御す
る回路である。１０は主メモリで、その記憶容量
は例えば文字情報が1H当り248ビツトで204H分
で（ページであるとして、約50.6Kビツトであ
る。１１は読み出し制御回路で、受信信号中の読
出し制御信号及びスイツチ１４の指示に従つて主
メモリ１０の内容を読出し、バツフアアンプ１２
で増巾し切換混合回路１３でテレビ番組の画面と
の混合或は主メモリ１０の出力のみとする切換を
行ない、CRT１５に表示する。 以上の動作は文字多重放送受信機の動作として
広く知られているのでその詳細は省略する。 さて、第１図の如く、各Ｈに重畳されている付
加情報の振幅が異なるスライス回路４のスライス
レベルを各Ｈ毎にその信号に合わせて変化させる
必要がある。どのＨ期間の信号を抜取るかはその
信号による判断が必要である。即ち、番組選択ス
イツチ１４で指定したものである事を判別しなけ
ればならない。 ところで、垂直帰線期間中、２値信号を重畳し
得る期間は第10H目〜第21H目とされている。そ
こで、先ず重畳期間検出回路６で第１図Ｂ，Ｃ，
Ｄ，Ｅ……のように第10H目，第11H目……と順
次1H期間ずつゲートパルスを発生させて第１図
A′に示すような多重信号中のCRI信号とFC信号
とを求める（サーチする）。CRI信号は“０”と
“１”とが交互に各８ビツトづつあり、又、FC信
号は特定のコードで８ビツトあり、これらの24ビ
ツトの振幅及び直流レベルは、各Ｈ毎に比較的長
時間例えば10分〜20分程の間は一定になされるよ
うにされるのが通常であるので、その正ピーク値
及び負ピーク値を検出して信号の振幅及びレベル
に対して適当なバイアスレベルを決めてスライス
回路４でスライスすることにより、第１図A′の
ような２値波形の信号を得る。そしてこの波形の
IDC信号を調べて前述の如く文字であることを示
す“0001”が検出されない時は次のＨへ移つて検
出をつづける。 ここで1H当りのバイアスの安定化を考えると
10〜20フイールド必要であるが、カウンタの構成
を考えると16フイールド毎でもよい。 さて第17H目で“0001”のIDC信号が検出され
ると、その第17H目での最適バイアスをスライス
回路４へ与え、A′への波形を得、選択スイツチ
１４で指定した番組を検出する迄そのままの状態
となる。そして、文字信号が１画面ずつパターン
伝送される。このとき、各画面が別々の情報の種
類であるとし、例えば10種類の情報が時系列配置
されているとすると、１画面当りの送出時間を
205フイールドとすれば約3.8秒であり、行間を省
略して伝送することとして145フイールドとすれ
ば約2.4秒となる。これを平均３秒としてみる
と、10番組では30秒で全部の番組が一通り送受さ
れるので、第17H目でバイアスが安定した後の30
秒間にわたつて番組コードを監視し、指定した番
組のものが送られて来なければ、次の第18H目へ
移つて同様に検出する。以下、指定した番組の信
号が送られてくるまで同様に検出を続ける。 次に第３図以下を共に用いて重畳期間検出回路
６の動作を詳しく述べる。 第４図はその詳細な回路図、第３図はその動作
の概念を示すフローチヤートである。先ず、電源
投入時あるいはサーチ指示のあつた時には文字多
重放送を受信するものとして述べ(a)。このため、
第４図において、カウンタ１６が電源投入時ある
いはサーチ指示時にクリアパルス発生回路３７の
出力によつてクリアされた(b)後にカウンタ１６の
出力を“0001”になるようにし(c)、これが垂直帰
線期間の第10H目に対応するようにフリツプフロ
ツプ２０のセツト入力である垂直パルスのタイミ
ングを決めておく。カウンタ１６の出力はトライ
ステートのバツフアアンプ１７へ伝えられ、その
出力は一致検出（比較）回路１８へ伝えられる。
一方、カウンタ１９は水平同期信号のパルスをカ
ウントするものであるが、上述のように垂直帰線
期間中の第10H目の少し前からFF２０のＱ出力
が低レベルとなつてカウンタ１８がカウント可能
状態になる。従つて、カウンタ１９の出力は第
10H目で“0001”となり、カウンタ１６の出力と
一致するので、一致検出回路１８の出力が第10H
目の1H期間のみ高レベルになつて発生される
(d)。 この一致検出回路１８の出力をデユーテイ比較
回路２２へ供給し受信信号A′のうちのCRI信号の
16ビツトの中の中央部分の４〜６ビツトのものの
“０”と“１”のパルス幅を比べ、両方がほゞ同
じ幅か否かを検出し、それによりスライス回路４
のバイアス値が適正であるか否かを判定する(e)。
このデユーテイ比較回路２２の動作は抜取ゲート
パルス発生回路２４からのゲートパルスの幅で制
限される。デユーテイ比較回路２２の出力がデユ
ーテイ比50％付近であることを示すものである時
はバイアスレベルが適正であると判定してFC検
出回路５の出力ゲートを導通させFC信号の検出
を開始させる（ｇ）。 一方、バイアス調整状態が適正でなくデユーテ
イ比が50％付近でないときには、バイアス調整回
路２３を動作させ、適正なバイアス値に調整す
る。その具体例は本出願人がした特願昭54〜
103723号に記されているので詳細な説明は省略す
るが、CRI信号の部分の白レベル“１”と黒レベ
ル“０”を用いて、そのスライスレベルを出力パ
ルス中のCRI信分の部分のデユーテイ比が50％に
なるように構成してある。従つてスライス回路４
の出力をデユーテイ比較回路２２へ加えればデユ
ーテイの比較が行える。 さて、今、任意の時刻でカウンタ１６の出力が
“0001”になつたとすると上記のバイアス調整は
10フイールド期間以内には終了させ得るので、そ
れから11フイールド後には、もしスライス回路４
の出力として第10H目にA′のような波形の受信信
号が得られていれば、そのFC信号が検出される
（ｇ）が、しかし、ここでは前述の如く第17〜
20H目にのみ重畳されるものとしているので、第
10H目では信号A′は検出されず、FC検出回路５
の出力は11フイールド目以降も発生されない。 一方、タイマーＡ２５はクリアパルスが発生さ
れてから16フイールド目に出力を発生させる
（ｈ）ようにしているものであり、このタイマー
Ａ２５から出力が発生されるとインクリメントパ
ルス発生回路２６が制御されてその出力にインク
リメントパルスが現われ、これをカウンタ１６に
加えてその出力を１だけインクリメントし
“0010”とする。そこで、今度は、第11H目で、
一致検出回路１８の出力が1H期間高レベルとな
る。以下これを繰り返す。 このようにして第17H目の検出順番に到ると、
カウンタ１６の出力が“1000”になると、その後
の11フイールド目からFC検出回路５の出力にFC
信号検出出力が出され、タイマーＡ２５はカウン
トを停止し、そのカウンタはクリアされる。そし
て、FC信号が検出されると次に、その２値付加
信号のIDC信号が、指定されている種類のものと
一致するか否かが検出される（ｉ）。この例で
は、文字放送受信が指定されており、第17H目で
は文字放送信号が重畳されているからIDCは一致
する。即ち、FC検出回路５の検出が現われ、サ
ンプリングクロツク発生回路２７が動作しスライ
ス回路４の出力中の時刻t₂〜t₃に示されるIDC信
号の４ビツト（情態ビツトのみ）を４ビツトメモ
リからなるIDCラツチ回路２８へ入力し、メモリ
させる。一方、３４は受信する情報の種類や番組
を選択する選択回路（キーパツド等）でここで
は、今文字放送受信が指定されているものとして
いるから、その指定種類をエンコードするIDC指
定回路３０には“0001”のコードがメモリされて
いる。この指定回路３０も４ビツトのラツチメモ
リでよい。従つて、両者のIDC信号が一致して一
致検出回路２９の出力は高レベルとなる。このと
きタイマＢ３６は検出回路２９の出力が高レベル
になつても影響は受けない。 この状態では、タイマＢ３６は次の如く働く。
即ち、FC信号が検出されたT₁₇後、IDC一致検出
回路２９の出力が高レベルになつた時はタイマー
動作を行ない、それから一定時間後に到つても番
組一致検出回路３２の一致出力が高レベルになら
ない時に限りインクリメントパルス発生回路２６
を制御してインクリメントパルスを発生させ、検
出期間設定用のカウンタ１６を次の値に進める。
一方、FC信号が検出されてもIDC一致検出回路
２９の出力が得られない時は、直ちに、又は１〜
２フイールド後にパルス発生回路２６を制御し、
インクリメントパルスを発生させて検出期間を次
に進めさせる（ｊ）。これらの具体例は後述す
る。 さて、ここでは選択回路３４で選択された所望
の文字放送の番組は第20H目に重畳されているも
のとする。すると第17H目の検出状態のときには
前述したようにタイマＢ３６の働きで、一定時間
たとえば１分後にインクリメントパルス発生回路
２６を制御しカウンタ１６の内容を１つ進めて第
18H目を検出するためのゲートパルスを得る。以
下先の第17H目と同様の動作をし、この第18H目
でもFC検出後もIDC信号が一致しないので、次
の第19H目の検出状態に移り、次いで第20H目の
検出状態になる。 第20H目でIDC信号が一致すると第17H目の場
合と同様に働き始め、スライス回路４の出力中の
番組コード信号（仮に４ビツトするが、８〜16ビ
ツトでも良い）を４ビツトラツチメモリからなる
番組ラツチ回路３１にメモリする。番組指定回路
３３には選択回路３４で指定された番組コードが
メモリされており、一致検出回路３２で両者を比
較して（ｋ）、一致していれば、タイマＢ３６の
カウンタがクリアされる。従つて、以降は第20H
目の信号のみを抜き取ることになる（ｌ）。 このようにして、垂直帰線期間中の水平走査期
間の信号を次々に順次調査し、選択回路３４で選
択されている種類および番組の信号を深しあてれ
ばその後はその水平走査期間の信号のみを受信す
るように自動的に制御することができる。 次にFF２０の動作について述べる。第５図φ
_１，φ′_１は同期信号の垂直帰線期間（VBL）の
部分を示しており、これを積分してφ_２を得、こ
れから波形成形してφ_３のパルスを得、そのφ_３
の立下りで単安定マルチバイブレータをトリガし
てφ_４の如き垂直パルスVDを得る。このφ_４の
立下り後縁り）は第５図の如くVBL中の第10H目
および第273H目の水平同期信号の直前に設定で
きるので、これによつてセツトされるFF２０の
Ｑ出力はφ_５の如くなり、カウンタ１９を第10H
目からカウント可能状態にすることができること
になる。このカウンタ１９の“2³”及び“2²”出
力の論理積をNANDゲート２１で形成すればその
出力は第21H目の始め及び、第284H目の始めで
低レベルとなつてFF２０をリセツトする。従つ
て最初のフイールドではFF２０のＱ出力はφ_５
となり、次のフイールドではφ′_５となる。 次にクリアパルス発生回路３７について述べ
る。その具体的な一例を第６，７図に示す。ここ
で、３７Ｒ，３７Ｃはそれぞれ電源投入パルス遅
延用の抵抗とコンデンサであり、第７図の時刻Ｔ
_Oで回路全体に電源スイツチが投入されて電力が
供給されると、Ｐ_O点とP₁点の電圧は図に示す如
く変化するので、負論理NORゲート３７Ｇの出
力ＧをORゲート３８Ｇを介してカウンタ１６及
び単安定マルチバイブレータ３７Ｍへ加え、カウ
ンタ１６をこのパルスＧの前縁でクリアし、また
単安定マルチバイブレータ３７ＭはそのパルスＧ
の出力後縁でトリガーする。そして、この単安定
マルチバイブレータ３７Ｍの出力Ｍの後縁をイン
クリメントパルス発生回路２６からカウンタ１６
へインクリメントパルスとして供給するようにす
れば、この出力Ｍの後縁では必ずクリアパルスＧ
が終了していてカウンタ１６がカウント可の状態
になつているので、これをカウントできることに
なる。 次に、サーチ回路３８について述べる。前述の
説明では、第17H目或いは、第20H目で所望の番
組の文字放送信号を受信してその後も受信し続け
た場合にその番組の信号重畳水平走査期間が変化
してしまうと受信できなくなるようなことが考え
られる。そこで、このような時には第６図中に示
したサーチスイツチ３８Ｓ（プツシユモーメンタ
リースイツチ）を短絡して（単安定マルチバイブ
レータ３８Ｍを駆動し、第７図G′に示す如く正
パルスを出力しゲート３８Ｇを介して出力するこ
とにより上述の電源投入時のクリア動作と同様の
動作を行なわせて、所要の文字放送信号の重畳期
間をサーチして検出することができる。 なお、以上の説明では、電源投入時に付加２値
信号のうちの文字放送等の番組を指定するものと
したが、テレビ番組を見ている状態から文字放送
受信に切換える場合もあり、この場合にはスイツ
チ３８Ｓと並列にテレビ→文字放送切換SWを接
続するか、選択回路３４からのパルスをスイツチ
３８ＳからのパルスとOR回路を形成して供給す
るようにしておけば、番組切換毎にサーチスイツ
チ３８Ｓを押す必要はない。 次にタイマー２５，３６，インクリメントパル
ス発生回路２６の内容について第８図と共に詳細
に述べる。先ず、タイマーＡ２５について述べる
と、これは先述のMM３７Ｍの出力を反転器３９
で反転し、FF４０をセツトするこのFF４０のＱ
出力が低レベルになるとカウンタ４２が垂直パル
スをカウントし始める。前述の如く、カウンタ４
２は16フイールド分を数えると出力を出す。この
カウンタ４２の出力パルスで単安定マルチバイブ
レータ４４を駆動して正パルスを発生させ、OR
ゲート４３へ伝え、MM４４の出力の後縁でカウ
ンタ１６をインクリメントする。MM３７Ｍの出
力もORゲート４３へ加えてあるFc信号がFC検
出回路５で検出されると、その検出出力が反転器
４１で反転され、FF４０のリセツト入力が低レ
ベルとなつてFF４０はクリアされ、カウンタ４
２がカウントを停止する。かくしてFC信号検出
の都度FF４０はクリアされる。 一方、タイマーＢ３６においては、FF４８は
MM３７Ｍの反転出力でリセツトされ、番組一致
検出回路３２からの番組一致出力を反転器４６で
反転したものでセツトされる迄Ｑ出力が高レベル
である。また、種類一致検出回路２９でIDCの一
致が検出された時は、反転器４９の出力が高レベ
ルとなつてＪ−Ｋフリツプフロツプ４７のＱ出力
を低レベルにするので、カウンタ５１が計数可能
状態となる。IDC一致例えば１分間（適当に決め
る）即ち60×60＝3600個の垂直パルスをカウンタ
５１で数えるとその出力に高レベルのパルスが現
われ、NORゲート５２の出力が低レベルとなつ
て、単安定マルチバイブレータ４５を駆動し、そ
の出力の正パルスがORゲート４３を介してカウ
ンタ１６へインクリメントパルスとして伝えられ
る。即ち、前述のFC信号検出後でIDC信号が一
致してもその後の一定時間内に番組が一致しない
時にはカウンタ１６をインクリメントして次の水
平走査期間へ移るという動作が行われる。 FC信号が検出された後もIDC信号が一致しな
い場合は、IDC一致検出回路２９の出力が低レベ
ルであるので反転器４９の出力が高レベルとな
り、ANDゲート５０の出力が高レベルになつて
NORゲート５２で反転されて負パルスとなつて
単安定マルチバイブレータ４５を駆動し、ORゲ
ート４３を介してカウンタ１６をインクリメント
し、前述の如く次の水平走査期間へ移る。 一方、番組が一致すれば、FF４８がセツトさ
れてそのＱ出力が低レベルとなり、次のフイール
ドで、IDC一致検出回路２９の出力が高レベルに
なつて反転器４９の出力が低レベルとなつた時、
Ｊ−KFF４７のＱ出力が高レベルになつて、カ
ウンタ５１をクリアするので、以降カウンタ５１
の出力は現われない。即ち、番組一致後はカウン
タ５１の出力は現われない。この場合は、サーチ
スイツチ３８Ｓが押されたとき及び、電源が次に
投入されたときにFF４０，４８がリセツトされ
て元に戻る。 なお、以上の回路のみではFC信号の検出が１
フイールドでも欠けると、ANDゲート５０の出
力が高レベルになつてしまうので、誤動作防止の
為には、タイマーＢ３６を第９図のようにすれば
よい。即ち、反転器４９の出力を４ビツトバイナ
リカウンタ５５で数え、その2²計数端子の出力パ
ルスの立下り、即ち、反転器４９の出力の８個
目、でFF５８をセツトする。一方、第８図中の
FC検出回路５の出力の代りに反転器４１の出力
を用い、カウンタ５６で同じように反転器４１の
出力を８個数えてFF５９をセツトする。他方、
カウンタ５４では第20H目の水平パルスを16個数
えて、その2³計数出力の立下りでFFをセツトす
る。即ち、カウンタ５４は、ORゲート４３の出
力で16をインクリメントした後の16フイールド目
の第20H目の始めでFF５７をセツトし、このと
きFF５７，５８，５９の出力が全部高レベルに
なる。なぜならば、誤動作があつたとしても、16
フイールド中に８回以上エラーをしてFC信号を
検出し損い、かつIDC信号が間違つて８回以上一
致するというようなことは皆無に近いからであ
る。従つて、FC信号が検出されIDC信号が一致
しない場合も、誤動作なく、ANDゲート５０の
出力に正パルスを得ることができ、ORゲート４
３の出力でカウンタ１６をインクリメントするこ
とができる。又、ORゲート４３の出力を反転器
５３で反転してFF５７，５８，５９及びカウン
タ５４，５５，５６をクリアするようにしておけ
ば、各カウンタ、及びFFの動作は常に正しくな
る。 なお、FC信号を検出できない時はタイマＡ２
５で16フイールドを数えているが、誤まつてFC
信号を出力した時は、カウンタ４２がクリアされ
て動作をやり直すので、次の水平走査線へ移るの
が遅くなるだけで実害は伴わない。 次に、デユーテイ比較回路２２〜抜取ゲートパ
ルス発生回路２４について、第１０図に詳細なブ
ロツク図を示し説明する。ここでは第１０図，第
１１図と共に第20H目の場合について述べるが、
他の水平走査期間についても同様である。まず、
第１０図において、同期分離回路２からの水平同
期信号φ₁₁によつてトリガされる２段継続接続さ
れた単安定マルチバイブレータ８３を設け、その
１段目のパルス幅を第１１図φ₁₂に示す如く、受
信する２値付加信号（文字信号）φ₁₃，φ₁₆の制
御信号の部分より少し前で終らせるようにして、
２段目のMMからカラーバースト等の影響のない
ゲートパルスφ₁₅を得るようにする。分離回路２
の出力の水平同期パルスの前縁から遅延をかけた
パルスをMM８８の１段目の単安定マルチバイブ
レータで形成してMM８８の２段目のMMへ加
え、その出力として、後縁がジツターや温度変化
を含めて受信信号φ₁₃，φ₁₆（第１図Ａ，A′）中
のFC信号の位置より必ず後方にくるようにパル
ス巾を決め、その負パルスを負論理NANDゲート
８９へ伝える。FC検出回路５の出力は、FC信号
が検出されなければ低レベルであるので、ゲート
８９の出力はMM８８の出力を反転したものとな
り、FC信号が検出されれば後縁がFC検出出力で
決まつてφ₁₅の形となる。この出力のゲートパル
スφ₁₅をCRI信号の基本周波数（約2.86MHz）に
同調した帯域増巾器６０の入力ゲートパルスとし
て用いることにより、帯域増幅器６０出力とし
て、CRI信号及びFC信号とその前後を含む部分
のみを取り出す。その出力を整流回路６１で倍圧
整流しレベル変換回路６２で整形してφ₁₇のよう
なパルスを得る。その出力φ₁₇を反転器６３で反
転してφ₁₇としフリツプフロツプ６４，６９およ
び単安定マルチバイブレータ６８へ供給してそれ
らをセツトし又は駆動する。 受信信号のデユーテイ比比較用ゲートパルスは
このFF６４とカウンタ６６とで形成される。即
ち、パルスφ ₁₇でFF６４がセツトされてそのＱ
出力が低レベルとなり、次のCRI信号の上向きパ
ルスをカウンタ６６で数える。微分回路６５は
BPA６０の出力を微分する。この場合BPA６０
での遅延量と、スライス回路４の出力の遅延量を
調整する必要があれば、微分回路６５の出力位相
を若干遅らせればよく、又、進める時には、微分
回路６５の入力を反転すればよい。さて、カウン
タ６６でCRI信号の上向きパルスを４個（第10個
では５番目のもの）数えると、その計数出力が反
転器６７で反転され、FF６４をリセツトする。
一方、カウンタ６６内に第１０図の受信信号φ₁₆
中のCRI信号の２番目のものでセツトされて５番
目のものでリセツトされるフリツプフロツプを設
けておくと、その出力として、φ₁₈のようなゲー
トパルスを得ることができる。このゲートパルス
φ₁₈をゲート７１，７２へ伝えておく。 次に、バイアス調整用のゲートパルス発生部分
について説明する。まず、反転器６３の出力の前
縁でFF６９がセツトされ、FF６９のＱ出力が低
レベルになる。このFF６９はFC検出回路５で
FC信号が検出されて反転器９０が出力が低レベ
ルになるまではセツトされたままであるので、負
論理NANDゲート７０の出力は単安定マルチバイ
ブレータ６８の出力を反転したφ₁₉となる。ただ
し、FC信号が検出されると検出出力φ₂₀が加え
られるとφ₁₉の斜線部が無くなる。このゲート７
０の出力φ₁₉をスライスバイアス調整回路２３の
サンプルホールド回路のゲートパルスとして用い
る。 次に、デユーテイ比比較回路２２について述べ
る。スライス回路４のスライスレベルを決めるバ
イアスは、第１図に示した受信信号Ａの各信号の
振幅が定格±50％程度であれば、デユーテイ比は
異なつても“０”と“１”の出力を取り出し得る
値に一般的に容易に該定できるので、このような
前提下でCRI信号の部分のデユーテイ比を所定の
ほぼ50％にする方法について述べる。まずスライ
ス回路４の出力φ₁₆を反転器７３で反転して
NANDゲート７１へ加え、また、そのままAND
ゲート７２へ加えて、先に説明したゲートパルス
φ₁₈との論理積をとると、ゲート７１の出力はφ
₂₁のようになり、ゲート７２の出力はφ₁₂のよう
になる。７４は結合容易、７５はベースリークバ
イアス用抵抗、７６はPNPのスイツチングトラン
ジスタで、φ₂₁の斜線部のパルス巾に対応した飽
和電流が流れて、パルス巾に対応した電荷が容量
８０に蓄えられる。一方、７７も結合容量、７８
はベースリークバイアス用抵抗、７９はNPNの
スイツチングトランジスタで充電用容量８０の電
荷をφ₂₂のパルス巾（斜線部）に対応した値で放
電する。従つて、今、スライス回路４の出力信号
φ₁₆のデユーテイ比が50％であれば、トランジス
タ７６と７９の交点は０ボルト（アース電位）に
なる。９１はデユーテイ比50％の時に容量８０の
電荷を０ボルトに保つための抵抗である。８１は
サンプルホールド回路を内蔵したDCアンプで、
そのサンプルゲートパルスは上記のパルスφ₁₈を
使うDCアンプ。８１の出力をレベル変換回路８
２でTTLレベルに変換して、トランジスタ７６
と７９とのコレクタの交点の電圧がOVの近傍の
時にのみ出力をφ₂₃の如く高レベルとする。この
出力φ₂₃が高レベルになればスライス回路４の出
力が正しい波形になつているということが判定さ
れたことになるのでANDゲート８３を導通さ
せ、この状態で得られているFC検出出力φ₂₀を
タイマーＡ２５、番組ラツチ回路３１，IDCラツ
チ回路３５，タイマーＢ３６へ伝える。 一方、スライスバイアス調整回路２３は検波回
路１の出力中の白レベルと黒レベルをそれぞれ検
出回路８４，８５で検出し、両者のほぼ平均値を
スライスバイアスとしてスライスバイアス発生回
路８６で形成し、その出力をサンプルホールド回
路８７でサンプルホールドする。検出回路８４，
８５の入力を一致検出回路１８の出力或いは、ゲ
ート７０の出力φ₁₉でゲートしてもよい。そし
て、ゲート７０の出力φ₁₉をサンプルホールド回
路８７へ加えて、CRI信号及びFC信号の間の一
定の波形に対応するDCバイアスをサンプルホー
ルドし、その出力をスライス回路４の比較基準電
圧として用いるか、或いは基準バイアスに重畳
し、スライスレベルを変化させ、スライス回路４
の出力中のCRI信号のデユーテイ比が50％近くに
なるように検出回路８４，８５，スライスバイア
ス発生回路８６，スライス回路４の回路定数を定
める。以上述べた如くして、文字信号の重畳され
ている期間を捜し、所望の番組を見出すことがで
きる。 次に、本発明の主題である電源投入時及びサー
チ時に、文字信号の重畳水平走査期間の番号を記
憶する方法について第１２図，第１３図と共に述
べる。第１２図は第３図の動作過程を若干変更し
た本発明のフローチヤートであり、第１３図は、
第４図に重畳番号メモリ部１０３を付加した本発
明の一実施の回路図である。先ず、第１２図中の
IDC一致検出過程（ｉ）でIDC信号が一致するこ
とが検出されると、NANDゲート９３を介してカ
ウンタ９６をインクリメントする。この時のカウ
ンタ１６の出力即ちIDC信号が一致した重畳水平
走査期間の番号がバツフアアンプ１７の出力とし
て得られており、これが既にメモリされているか
否かを検出し（ｍ）、未だメモリされていなけれ
ばこれを４ビツトラツチメモリ１０２Ａに書き込
むことにより、その番号をメモリする（ｎ）。以
下これを繰り返す。この重畳水平走査期間の書き
込みを行なうごとにカウンタ１６をインクリメン
トして、IDC信号の一致する重畳水平走査期間の
番号のみ順次１０２ｂ……１０２ｎに書込むと以
後は第３図のものと全く同じ動作を行なう。 次に、第１３図の回路の動作を詳細に述べる。
ここで、前提条件として、第10H目〜第20H目の
11H期間のうち文字信号は、7H期間以内の期間
に重畳されているものとする。即ち、ラツチメモ
リ１０２Ａ〜１０２Ｎを７とする。Ｎ≧８の時に
は、デコーダ９７と１０１を増設してさらに多く
検出できるようにしておけばよい。９１はデコー
ダで、カウンタ１６の出力が“１”即ち第10H目
の検出時の負パルスで、フリツプフロツプ９２を
セツトし、カウンタ１６の出力が“12”すなわち
第21H目の検出時の負パルスで、FF９２をリセ
ツトする。なお、電源投入時とサーチ時には最初
は番組番号が指定されないものとする。従つて、
カウンタ１６は番組が指定されるまでインクリメ
ントされ続ける。一方、デコーダ９１は、クリア
パルス発生回路３７からのクリアパルス出力を受
けた後からカウンタ１６が第10H目〜第21H目の
期間を１回カウントする間のみ動作するように制
御されるようになされている。これは、フリツプ
フロツプとゲートとの組み合せで容易に実現でき
る。従つて、FF９２のＱ出力はカウンタ１６が
第10H目の始め〜第20H目の終りまでを１回数え
る間のみ高レベルとなる。 一方、FF９４はインクリメントパルス発生回
路２６の出力パルスでセツトされてＱ出力が高レ
ベルになる。そこで、IDC一致検出回路２９の出
力が高レベルになつてIDC信号の一致が検出され
るとゲート９３の出力が低レベルになつてカウン
タ９６がインクリメントされる。このカウンタ９
６は上述のようにクリアパルスによつてクリアさ
れているので、その最初の出力は“0001”とな
り、デコーダ９７からは端子“１”の出力のみが
低レベルになる出力が出されて、トライステート
のラツチメモリ１０２Ａを入力可能状態にする。
また、ゲート９３の出力でFF９４がリセツトさ
れるので、ゲート９３の出力パルスの巾は狭いも
のである。このゲート９３の出力を単安定マルチ
バイブレータ９５で遅延させてラツチメモリ１０
２Ａが入力可能状態になつた後にこれをクロツク
し、カウンタ１６の出力即ちバツフアアンプ１７
の出力の重畳水平走査期間番号をラツチメモリ１
０２Ａに書き込む。今までの例から明らかな如
く、図示実施例では第１図のように文字信号の重
畳位置が第17H目と第20H目であるので、先ず、
バツフアアンプ１７の出力の第17H目を示す
“1000”をラツチメモリ１０２Ａに書き込む。２
５，２６，３６の動作は第３図のものと同じであ
るので、第17Hの番号をラツチメモリ１０２Ａに
書き込むと、次は第20H目迄既述の動作をくり返
した後、第20H目で再びIDC一致検出回路２９の
一致出力が発生されてカウンタ９６がインクリメ
ントされ、今度はラツチメモリ１０２Ｂが入力可
能状態になり、バツフアアンプ１７の出力の第
20H目を示す“011”がラツチメモリ１０２Ｂに
書き込まれる。 その書き込み後、第21H目になると前述の如く
デコーダ９１の出力でFF９２がリセツトされて
NANDゲート９３が遮断される。従つて、重畳水
平走査期間番号の書込みが終了する。又、FF９
２のＱ出力が高レベルになつてバツフアアンプ１
７の出力を高インピーダンスにするので、以降、
カウンタ１６の出力は一致検出回路１８へは伝わ
らない。 この状態で、FF９２のＱ出力はNORゲート１
０４を介してカウンタ９６をクリアし、以後はデ
コーダ９７はラツチメモリ１０２Ａ，Ｂ……Ｎの
いずれをも入力可能状態にしない。 さて、この状態で複数の文字放送番組中の受信
希望の番組を指定する。ここでは、当該所望の番
組の文字放送信号第20H目に重畳されているもの
とする。すると、先ず番組選択回路３４を操作し
たことによりフリツプフロツプFF１０５がセツ
トされて、NANDゲート９９が導通可能状態にな
る。一方このときFF９８は選択回路３４の出力
でクリアされたままであるため、そのＱ出力は高
レベルであり、ゲート９９で導通可能にしてい
る。次のインクリメントパルス発生回路２６の出
力又はFC検出回路５の出力でNANDゲートFF９
９の出力が低レベルになつてカウンタ１００の出
力が“0001”となり、デコーダ１０１の端子
“１”からの出力によつてラツチメモリ１０２Ａ
を指定する。このとき、CRI信号あるいはFC信
号が検出できない時は、最大16フイールド後にタ
イマーＡ２５の出力パルスがインクリメントパル
スとして２６から出力され、そしいずれかのフイ
ールドでCRI信号およびFC信号があつて検出さ
れれば、そのフイールドでORゲート１０６を介
してゲート９９へ供給される。 かくして指定されて読み出されるラツチメモリ
１０２Ａのメモリ内容は上述のように第17H目を
示すものであるので、その第17H目で走査期間一
致回路１８の出力が高レベルになり、この時IDC
一致検出回路２９の出力はIDC信号が一致してい
るので高レベルとなり、番組が一致するまでタイ
マＢ３６が働く。なお、FC検出回路５の出力は
後述する如く単発パルス発生回路１０７で単発化
して毎フイールド毎に回路１０７の出力となつて
現われることがないようにしている。 さて、前述の如く、約１分後にインクリメント
パルスがタイマーＢ３６から出力され、インクリ
メントパルス発生回路２６，ORゲート１０６，
NANDゲート９９を介してカウンタ１００をイン
クリメントする。従つて、デコーダ１０１は、今
度はラツチメモリ１０２Ｂを読出可能状態にす
る。このときラツチメモリ１０２Ｂの出力は第
20H目を指すものであるので、走査期間一致検出
回路１８の出力は第20H目で高レベルになり、１
分以内に番組一致検出回路３２の出力が高レベル
になつて番組が一致したことが検出されたときに
第８図に示した反転器４６の出力によつてFF９
８をリセツトしNANDゲート９９を遮断するの
で、カウンタ１００の出力は“0010”を保つ。即
ち、第20H目の所望の番組の文字信号が選択でき
るものである。 この方法によれば、文字信号の重畳期間すなわ
ち第17H目と第20H目以外の水平走査期間をサー
チしないので、受信時の待時間が短かくできる。 この状態で第17H目の番組の文字放送受信を指
定すると、カウンタ１００はクリアされ、FF９
８もクリアされる。従つて前述の動作を繰り返
し、約１分間はラツチメモリ１０２Ａの内容即ち
第17H目に対応する“1000”に対応して走査期間
検出回路１８の出力が第17H目の走査期間に高レ
ベルになり、この間に番組が一致して番組一致検
出回路３２の出力が高レベルとなり反転器４６の
出力が低レベルになつて、FF９８をセツトし、
そのＱ出力が低レベルとなりゲート９９を遮断す
る。ゲート９８のＱ出力が低レベルになればフリ
ツプフロツプ１０５もクリアされる。従つて、カ
ウンタ１００の出力は再び“0001”となつて、ラ
ツチメモリ１０２Ａを出力可能状態とする。 もし、第20H目の別番組の文字放送信号の受信
を指定した時には、第17H目ではFF９８がリセ
ツトされず、第20H目まで前と同じ動作を繰返
す。 以上の説明は第17H目と第20H目とに文字信号
が重畳されている場合であるが、第10H目〜第
20H目のうちの合計7H期間以内であれば第何Ｈ
目でも同じ働きをすることはいうまでもない。 次に第１３図中の単発パルス発生回路１０７の
具体例を第１４図に示す。まず、選択回路３４か
らの出力パルスでフリツプフロツプ１０８，１１
０をリセツトする。ここでインクリメントパルス
発生回路２６の出力パルスが発生されるまでに
FC検出回路５の出力が発生されるとNANDゲー
ト１０９の出力が低レベルになつてFF１０８を
セツトするのでそのＱ出力は低レベルになり、第
１４図の如くFF１０８のＱ出力は正パルスとな
る。逆に、もし、先にインクリメントパルス発生
回路２６の出力が現われると、その出力は反転器
１１１で反転してフリツプフロツプ１１０へ加え
るようにしているのでこのFF１１０がセツトさ
れ、そのＱ出力が低レベルとなりゲート１０９が
遮断される。ゲート１０９が遮断される前でも、
一度FC検出回路５の出力でFF１０８をセツトす
れば、その後は何回セツトしてもFF１０８のＱ
出力は変化しない。また、FF１１０Ｑ出力もイ
ンクリメントパルス発生回路２６の出力で何回セ
ツトしても変化しない。即ち、番組を指定するた
めに選択回路３４を操作した時に１回だけFF１
０８のＱ出力に正パルスが単発的に発生するもの
である。 このように、本発明においては所望の種類の２
値情報信号が重畳されている水平走査期間を予め
探査してその水平走査線番号をメモリしておくよ
うにしているので、その後にその種類内で任意の
番組を選択するときには当該メモリしている当該
種類の水平走査期間のみをサーチして所望の番組
の２値付加情報信号を抽出するようにすることが
でき、他の種類の信号は重畳期間はサーチしなく
ても良いので、所望番組の信号を速やかに抽出す
ることができて受信時の待時間を短くすることの
できる有用な装置を得ることがでるものである。

【図面の簡単な説明】

第１図は２値付加情報信号の伝送態様と受信処
理回路の動作を説明するための波形図、第２図は
本発明の一実施例における信号処理装置を用いた
２値付加情報受信装置のブロツク図、第３図は同
装置の信号処理過程を示すフローチヤート、第４
図，第６図，第８図，第９図，第１０図，第１３
図および第１４図は同装置の一部分の詳細な回路
図、第５図，第７図および第１１図はそれらの回
路の動作を説明するための波形図、第１２図は第
１０図の回路の信号処理過程を示すフローチヤー
トである。 １……検波回路、２……同期分離回路、３……
色副搬送波再生回路、４……スライス回路、５…
…FC検出回路、６……重畳期間検出回路、７…
…クロツク発生回路、８……シフトレジスタ、９
……書込制御回路、１０……主メモリ、１１……
読出制御回路、１２……バツフアアンプ、１３…
…切換混合回路、１４……選択スイツチ、１５…
…CRT、１６……カウンタ、１７……バツフア
アンプ、１８……抽出期間一致検出回路、１９…
…カウンタ、２０……フリツプフロツプ、２１…
…NANDゲート、２２……デユーテイ比較回路、
２３……バイアス調整回路、２４……抜取ゲート
パルス発生回路、２５……タイマーＡ、２６……
インクリメントパルス発生回路、２７……サンプ
リングクロツク発生回路、２８……IDCラツチ回
路、２９……IDC一致検出回路、３０……IDC指
定回路、３１……番組ラツチ回路、３２……番組
一致検出回路、３３……番組指定回路、３４……
選択回路、３６……タイマーＢ、３７……クリア
パルス発生回路、１０３……水平走査期間番号メ
モリ部。

Claims (1)

【特許請求の範囲】
1. １ テレビジヨン信号の垂直帰線期間に重畳され
   た２値情報信号であつてその２値情報信号の内容
   の差異と無関係に先頭に配された一定波形の信号
   と、当該２値情報信号の内容の種類判別用に配さ
   れたコード信号とを有する複数種類の２値情報信
   号を受信処理する信号処理装置において、上記複
   数種類の２値情報信号中より所望の信号の重畳さ
   れている水平走査期間の番号を記憶するメモリ群
   と、垂直帰線期間中の各々の水平走査期間を順次
   調査し重畳されている２値情報信号に応じて信号
   処理回路のバイアス値を変化させて各水平走査期
   間における重畳２値情報信号を最適の状態で波形
   再生する回路と、該再生波形による２値情報信号
   中の上記種類判別用コード信号により所望の種類
   の信号の重畳されている水平走査期間を見出して
   その水平走査期間の番号を前記メモリ群へ順次記
   憶する回路とを具備したことを特徴とする信号処
   理装置。