JPS6254171A - ピ−ク検出回路 - Google Patents
ピ−ク検出回路Info
- Publication number
- JPS6254171A JPS6254171A JP19452885A JP19452885A JPS6254171A JP S6254171 A JPS6254171 A JP S6254171A JP 19452885 A JP19452885 A JP 19452885A JP 19452885 A JP19452885 A JP 19452885A JP S6254171 A JPS6254171 A JP S6254171A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- peak
- signals
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧信号のピーク値を検出するピーク検出回路
に関する。
に関する。
特に、磁気ディスク装置の磁気ヘッドの位置決め回路に
使用するに適するピーク検出回路に関する。
使用するに適するピーク検出回路に関する。
本発明は交互にピーク値が出現する二つのアナログ信号
のピーク値を保持しこれを出力するピーク検出回路にお
いて、 保持された二つのピーク値の平均がノイズに起因にして
基準値を越えたとき、すみやかに保持値をリセットする
ことにより、 ノイズの影響が持続しないピーク値の保持信号を出力で
きるようにしたものである。
のピーク値を保持しこれを出力するピーク検出回路にお
いて、 保持された二つのピーク値の平均がノイズに起因にして
基準値を越えたとき、すみやかに保持値をリセットする
ことにより、 ノイズの影響が持続しないピーク値の保持信号を出力で
きるようにしたものである。
サーボ機構を用いて磁気ヘッドをデータトラックに位置
決めする磁気ディスク装置では、磁気ディスク面上のサ
ーボ面にあらかじめ必要な位置情報が書き込まれ、この
情報が読出し専用のサーボヘッドで読み出され、このサ
ーボ信号が復調されて、ディスクの半径方向に対する磁
気ヘッドの移動に対して三角波状に変化する位置信号が
生成され、これが位置決めに用いられている。サーボ信
号は第５図のようなモディファイドダイパルス波形であ
る。ここで、磁気ヘッドがデータトラック上に正しく位
置決めされている状態では、オツドダイパルス１５およ
び１７とイーブンダイパルス１６および１８の振幅は等
しく、磁気ヘッドがデータトラック上からずれると、例
えばオツドダイパルス１５および１７の振幅は減少し、
イーブンダイパルス１６および１８の振幅は増大する。
決めする磁気ディスク装置では、磁気ディスク面上のサ
ーボ面にあらかじめ必要な位置情報が書き込まれ、この
情報が読出し専用のサーボヘッドで読み出され、このサ
ーボ信号が復調されて、ディスクの半径方向に対する磁
気ヘッドの移動に対して三角波状に変化する位置信号が
生成され、これが位置決めに用いられている。サーボ信
号は第５図のようなモディファイドダイパルス波形であ
る。ここで、磁気ヘッドがデータトラック上に正しく位
置決めされている状態では、オツドダイパルス１５およ
び１７とイーブンダイパルス１６および１８の振幅は等
しく、磁気ヘッドがデータトラック上からずれると、例
えばオツドダイパルス１５および１７の振幅は減少し、
イーブンダイパルス１６および１８の振幅は増大する。
したがって、オツドダイパルス１５および１７のピーク
とイーブンダイパルス１６および１８のピークをそれぞ
れホールドし、差動増幅器で両者の差を検出することに
よって位置信号が得られる。ここで、両者の和は磁気ヘ
ッドの位置によらず一定である。また、シンクパルス１
４の振幅はヘッドが移動しても一定であり、データ書込
時の同期などに用いられる。
とイーブンダイパルス１６および１８のピークをそれぞ
れホールドし、差動増幅器で両者の差を検出することに
よって位置信号が得られる。ここで、両者の和は磁気ヘ
ッドの位置によらず一定である。また、シンクパルス１
４の振幅はヘッドが移動しても一定であり、データ書込
時の同期などに用いられる。
このような従来例回路では、サーボ信号にノイズが加わ
ると、ピークホールド回路はこのノイズのピークをとら
えてしまい、ピークホールド出力信号はそのピークから
比較的ゆっくりと下降するので、位置信号に異常を生じ
サーボ回路に誤動作が生じる欠点がある。
ると、ピークホールド回路はこのノイズのピークをとら
えてしまい、ピークホールド出力信号はそのピークから
比較的ゆっくりと下降するので、位置信号に異常を生じ
サーボ回路に誤動作が生じる欠点がある。
本発明は、入力信号に加わる雑音により、その出力値が
影響され難いピーク検出回路を提供することを目的とす
る。
影響され難いピーク検出回路を提供することを目的とす
る。
本発明は、ピーク値が交互に出現する第一のアナログ信
号と第二のアナログ信号を含む入力信号を入力するアナ
ログ信号入力端子と、この第一のアナログ信号のピーク
値を保持する第一の保持手段と、上記第二のアナログ信
号のピーク値を保持する第二の保持手段とを備えたピー
ク検出回路において、上記第一および第二のアナログ信
号のピーク値の平均値と基準電圧とを比較する比較手段
と、この比較手段の出力に基づき上記第一および第二の
保持手段をリセットする信号を発止する制御手段とを備
えたことを特徴とする。
号と第二のアナログ信号を含む入力信号を入力するアナ
ログ信号入力端子と、この第一のアナログ信号のピーク
値を保持する第一の保持手段と、上記第二のアナログ信
号のピーク値を保持する第二の保持手段とを備えたピー
ク検出回路において、上記第一および第二のアナログ信
号のピーク値の平均値と基準電圧とを比較する比較手段
と、この比較手段の出力に基づき上記第一および第二の
保持手段をリセットする信号を発止する制御手段とを備
えたことを特徴とする。
例えば、磁気ディスク装置の磁気ヘッドをデータトラン
クに位置決めする手段のサーボ信号は磁気ディスク面に
書き込まれた位置情報に基づいて生成される。この位置
情報の読み出し信号の偶数番と奇数番の信号の波高値の
一致は正位置を示す。
クに位置決めする手段のサーボ信号は磁気ディスク面に
書き込まれた位置情報に基づいて生成される。この位置
情報の読み出し信号の偶数番と奇数番の信号の波高値の
一致は正位置を示す。
さて、このピーク検出回路では、読み出し信号の二つの
波高値を第一の保持手段および第二の保持手段にそれぞ
れ保持し、この保持値は比較的緩慢に減衰するが、読み
出し信号にノイズが混入すると、これがサーボ信号に影
響してサーボ動作に誤動作を生ずる。本発明では、比較
手段でノイズの混入を検知し、この検知信号に基づいて
すみやかに保持値をリセットして、このノイズのピーク
値が長時間にわたり保持されることを防止する。
波高値を第一の保持手段および第二の保持手段にそれぞ
れ保持し、この保持値は比較的緩慢に減衰するが、読み
出し信号にノイズが混入すると、これがサーボ信号に影
響してサーボ動作に誤動作を生ずる。本発明では、比較
手段でノイズの混入を検知し、この検知信号に基づいて
すみやかに保持値をリセットして、このノイズのピーク
値が長時間にわたり保持されることを防止する。
保持電圧は正負いずれの電圧でも本発明を実施するこが
できる。
できる。
以下、本発明の実施例回路を図に基づいて説明する。
第１図は、この実施例回路の構成を示すブロック構成図
である。第２図は、第１図に示す比較回路の構成を示す
回路接続図である。第３図は第１図に示すリセット制御
回路７の構成を示す回路接続図である。また、第４図は
、第１図ないし第３図に示す各部の信号の波形を示す波
形図である。
である。第２図は、第１図に示す比較回路の構成を示す
回路接続図である。第３図は第１図に示すリセット制御
回路７の構成を示す回路接続図である。また、第４図は
、第１図ないし第３図に示す各部の信号の波形を示す波
形図である。
まず、本発明実施例回路の構成を第１図ないし第３図に
基づいて説明する。
基づいて説明する。
この実施例回路は、第１図に示すように、アナログ入力
信号ｌおよび第一ゲート信号２および第一リセット信号
８を入力し第一ピークボールド信号１０を出力する第一
ピークホールド回路６と、アナログ入力信号１および第
二ゲート信号３および第二リセット信号９を入力し第二
ピークボールド信号１）を出力する第二ピークホールド
回路２８と第一ピークホールド信号１ｏおよび第二ピー
クボールド信号１）を入力し比較回路出力信号１３を出
力する比較回路１２と、第一外部リセット信号４および
第二外部リセット信号５および比較回路出力信号１３を
入力し第一リセット信号８および第二リセット信号９を
出力するりセント制御回路７とを備える。
信号ｌおよび第一ゲート信号２および第一リセット信号
８を入力し第一ピークボールド信号１０を出力する第一
ピークホールド回路６と、アナログ入力信号１および第
二ゲート信号３および第二リセット信号９を入力し第二
ピークボールド信号１）を出力する第二ピークホールド
回路２８と第一ピークホールド信号１ｏおよび第二ピー
クボールド信号１）を入力し比較回路出力信号１３を出
力する比較回路１２と、第一外部リセット信号４および
第二外部リセット信号５および比較回路出力信号１３を
入力し第一リセット信号８および第二リセット信号９を
出力するりセント制御回路７とを備える。
ここで、比較回路１２は、第２図に示すように、等しい
抵抗値１９および２０と、基準電圧源２１と、第一ピー
クホールド信号１０と第二ピークホールド信号ＩＩとが
抵抗１９および２０を介してその反転入力に加えられま
た基準電圧源２１の出力がその非反転入力に加えられた
電圧比較器２２とを備える。また、リセット制御回路７
は、第４図に示すように、比較回路出力信号１３を入力
しワンショット出力信号２６を出力するワンショット回
路２３と、第一外部リセット信号４およびワンショット
出力信号２６を入力し第一リセット信号８を出力する第
一のアンドゲート２４と、第二外部リセット信号５およ
びワンショット出力信号２６を入力し第二リセット信号
９を出力する第二のアントゲート２５とを備える。
抵抗値１９および２０と、基準電圧源２１と、第一ピー
クホールド信号１０と第二ピークホールド信号ＩＩとが
抵抗１９および２０を介してその反転入力に加えられま
た基準電圧源２１の出力がその非反転入力に加えられた
電圧比較器２２とを備える。また、リセット制御回路７
は、第４図に示すように、比較回路出力信号１３を入力
しワンショット出力信号２６を出力するワンショット回
路２３と、第一外部リセット信号４およびワンショット
出力信号２６を入力し第一リセット信号８を出力する第
一のアンドゲート２４と、第二外部リセット信号５およ
びワンショット出力信号２６を入力し第二リセット信号
９を出力する第二のアントゲート２５とを備える。
次に、本発明実施例回路の動作を第１図ないし第４図に
基づいて説明する。
基づいて説明する。
まず、第一ピークホールド回路６では、第一ゲート信号
２がアクティブの期間中のアナログ入力信号１のピーク
がホールドされて第一ピークホールド信号１０が出力さ
れ、第一リセット信号８により第一ピークホールド信号
１０がリセットされる。
２がアクティブの期間中のアナログ入力信号１のピーク
がホールドされて第一ピークホールド信号１０が出力さ
れ、第一リセット信号８により第一ピークホールド信号
１０がリセットされる。
第二ピークホールド回路２８の動作も第一ピークホール
ド回路６と同様である。また、電圧比較器２２では、第
一ピークホールド信号１０と第二ピークホールド信号１
）の平均値とが基準電圧２１を超えると比較回路出力信
号１３はロウレベルになる。また、リセット制御回路７
では、そのワンショット回路２３で比較回路出力信号１
３の立下りにより一定時間幅の正パルスがワンショット
出力信号２６として生成されアンドゲート２４および２
５にに加えられるので、この期間中は第一外部リセット
信号４および第二外部リセット信号５はアンドゲート２
４および２５を経由してそれぞれが第一リセット信号８
および第二リセット信号９として送出される。
ド回路６と同様である。また、電圧比較器２２では、第
一ピークホールド信号１０と第二ピークホールド信号１
）の平均値とが基準電圧２１を超えると比較回路出力信
号１３はロウレベルになる。また、リセット制御回路７
では、そのワンショット回路２３で比較回路出力信号１
３の立下りにより一定時間幅の正パルスがワンショット
出力信号２６として生成されアンドゲート２４および２
５にに加えられるので、この期間中は第一外部リセット
信号４および第二外部リセット信号５はアンドゲート２
４および２５を経由してそれぞれが第一リセット信号８
および第二リセット信号９として送出される。
さて、第４図に示すように、ノイズ２７が発生すると、
このピークがホールドされ第一ピークホールド信号１０
と第二ピークホールド信号１）の平均値が第２図の基準
電圧源２１の出力を超えるので比較回路出力信号１３が
ロウレベルとなり、一定パルス幅の正パルスがワンショ
ット出力信号２６に生じ、このパルスがハイレベルの間
第−リセット信号８および第二リセット信号９にパルス
が発生する。
このピークがホールドされ第一ピークホールド信号１０
と第二ピークホールド信号１）の平均値が第２図の基準
電圧源２１の出力を超えるので比較回路出力信号１３が
ロウレベルとなり、一定パルス幅の正パルスがワンショ
ット出力信号２６に生じ、このパルスがハイレベルの間
第−リセット信号８および第二リセット信号９にパルス
が発生する。
ここで、ワンショット出力信号２６のパルス幅はアナロ
グ入力信号１の一周期に等しく設定されている。ノイズ
２７のピークをとらえたためレベルが増大した第一ピー
クホールド信号１０は第一リセット信号８によりリセッ
トされ、ノイズの影響が長く続くことが防止される。
グ入力信号１の一周期に等しく設定されている。ノイズ
２７のピークをとらえたためレベルが増大した第一ピー
クホールド信号１０は第一リセット信号８によりリセッ
トされ、ノイズの影響が長く続くことが防止される。
本発明は以上説明したように、ピークホールド出力信号
の平均値（絶対値）が基準電圧を越えたことを検出して
リセット動作を行わせ、これによりノイズのピーク値が
長時間にわたりホールドされることが防げるので、ノイ
ズにより影響されない磁気ヘッドの位置決めが行える効
果がある。
の平均値（絶対値）が基準電圧を越えたことを検出して
リセット動作を行わせ、これによりノイズのピーク値が
長時間にわたりホールドされることが防げるので、ノイ
ズにより影響されない磁気ヘッドの位置決めが行える効
果がある。
第１図は本発明実施例回路の構成を示すブロック構成図
。 第２図は第１図中の比較回路の構成を示す回路接続図。 第３図は第１図中のリセット制御回路の構成を示す回路
接続図。 第４図は第１図に示す各部信号の波形図。 第５図はサーボ信号の波形図。 ６・・・第一ピークホールド回路、７・・・リセット制
御回路、１２・・・比較回路、１９．２０・・・抵抗、
２１・・・基準電圧源、２２・・・電圧比較器、２３・
・・ワンショット回路、２４．２５・・・アンドゲート
、２８・・・第二ピークホールド回路。 特許出願人 日本電気株式会社１．− 代理人 弁理士 井 出 直 孝／”゛”１実施例の
構成 箆 １ 図 比較回路の構成 リセット制御回路の構成 亮 ３ 回 実施例各部の信号波形 拓 ４ ロ サーボ信号の波形図 尤 ５ 図
。 第２図は第１図中の比較回路の構成を示す回路接続図。 第３図は第１図中のリセット制御回路の構成を示す回路
接続図。 第４図は第１図に示す各部信号の波形図。 第５図はサーボ信号の波形図。 ６・・・第一ピークホールド回路、７・・・リセット制
御回路、１２・・・比較回路、１９．２０・・・抵抗、
２１・・・基準電圧源、２２・・・電圧比較器、２３・
・・ワンショット回路、２４．２５・・・アンドゲート
、２８・・・第二ピークホールド回路。 特許出願人 日本電気株式会社１．− 代理人 弁理士 井 出 直 孝／”゛”１実施例の
構成 箆 １ 図 比較回路の構成 リセット制御回路の構成 亮 ３ 回 実施例各部の信号波形 拓 ４ ロ サーボ信号の波形図 尤 ５ 図
Claims (1)
- （１）ピーク値が交互に出現する第一のアナログ信号と
第二のアナログ信号を含む入力信号を入力するアナログ
信号入力端子と、 この第一のアナログ信号のピーク値を保持する第一の保
持手段と、 上記第二のアナログ手段のピーク値を保持する第二の保
持手段と を備えたピーク検出回路において、 上記第一および第二のアナログ信号のピーク値の平均値
と基準電圧とを比較する比較手段と、この比較手段の出
力に基づき上記第一および第二の保持手段をリセットす
る信号を発生する制御手段と を備えたことを特徴とするピーク検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19452885A JPS6254171A (ja) | 1985-09-03 | 1985-09-03 | ピ−ク検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19452885A JPS6254171A (ja) | 1985-09-03 | 1985-09-03 | ピ−ク検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6254171A true JPS6254171A (ja) | 1987-03-09 |
Family
ID=16326032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19452885A Pending JPS6254171A (ja) | 1985-09-03 | 1985-09-03 | ピ−ク検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6254171A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0480761A2 (en) * | 1990-10-12 | 1992-04-15 | Pioneer Electronic Corporation | Track crossing detector for optical disk |
-
1985
- 1985-09-03 JP JP19452885A patent/JPS6254171A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0480761A2 (en) * | 1990-10-12 | 1992-04-15 | Pioneer Electronic Corporation | Track crossing detector for optical disk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3691543A (en) | Positioning system including servo track configuration and associated demodulator | |
| US4085427A (en) | Transducer positioning system | |
| JPH0241801B2 (ja) | ||
| JPH0132571B2 (ja) | ||
| JPS6254171A (ja) | ピ−ク検出回路 | |
| KR100255504B1 (ko) | 지능형포락선검출기를사용한신호이득조절장치및방법 | |
| JPS6232546B2 (ja) | ||
| JPS6249665B2 (ja) | ||
| JPS6061955A (ja) | 磁気ディスクデ−タ読み出し回路 | |
| JPS6290552A (ja) | ピ−ク検出回路 | |
| JPS62146472A (ja) | ピ−ク検出回路 | |
| US4728899A (en) | Circuit arrangement for the conversion of analog signals into binary signals | |
| SU1674260A1 (ru) | Устройство дл считывани цилиндрических магнитных доменов | |
| JPH01151018A (ja) | 磁気ディスク装置 | |
| JPH0330154A (ja) | 位置決め制御回路 | |
| JPS6254879A (ja) | 位置決め回路 | |
| JPH03113877A (ja) | 磁気記録装置の磁気ヘッド位置決め方式 | |
| JPH03145311A (ja) | ピークホールド回路 | |
| JPH0311027B2 (ja) | ||
| JPS619878A (ja) | 磁気ヘツドのオフトラツク量検出方法 | |
| JPS622361B2 (ja) | ||
| JPH0449505A (ja) | 磁気記憶装置のピーク検出回路 | |
| JPS61276111A (ja) | ヘツド位置検出方式 | |
| JPS6030029B2 (ja) | 位置決め情報の記録位置試験方式 | |
| JPS62164274A (ja) | 記憶情報読出回路 |