JPS6253733U - - Google Patents
Info
- Publication number
- JPS6253733U JPS6253733U JP12751086U JP12751086U JPS6253733U JP S6253733 U JPS6253733 U JP S6253733U JP 12751086 U JP12751086 U JP 12751086U JP 12751086 U JP12751086 U JP 12751086U JP S6253733 U JPS6253733 U JP S6253733U
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- interrupt
- read register
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Description
第１図は従来例の概略説明図、第２図ａ，ｂは
従来例の構成ａと命令データ形式ｂ、第３図は本
考案の原理説明図、第４図ａ，ｂは本考案の実施
例の構成ａと命令データ形式ｂを示し、図中、１
はフリツプフロツプ、２はアドレスレジスタ、３
はカウンタ、４は固定メモリ（ＲＯＭ）、５は命
令読出しレジスタ、６はデコーダ、７は演算回路
、８１〜８３はレジスタ、１０はスタツクメモリ
、１１はタイミング制御回路、１２はＡＮＤ回路
を示す。
従来例の構成ａと命令データ形式ｂ、第３図は本
考案の原理説明図、第４図ａ，ｂは本考案の実施
例の構成ａと命令データ形式ｂを示し、図中、１
はフリツプフロツプ、２はアドレスレジスタ、３
はカウンタ、４は固定メモリ（ＲＯＭ）、５は命
令読出しレジスタ、６はデコーダ、７は演算回路
、８１〜８３はレジスタ、１０はスタツクメモリ
、１１はタイミング制御回路、１２はＡＮＤ回路
を示す。
Claims (1)
- 命令データをアドレスカウンタにより順次デー
タを読出し命令読出しレジスタに一旦格納してお
き、この内容に基づき命令を実行する際、ｎ−１
番地で割込み発生時前記アドレスカウンタのｎ番
地のアドレスを別のメモリにスタツクしておく処
理装置において、ｎ番地の命令データの最初に設
けた割込み信号により前記命令読出しレジスタを
ｎ番地実行中の所定タイミングでクリアする論理
積手段を設け、ｎ番地を非動作として割込み命令
を実行し、その終了後前記スタツクされたｎ番地
のメモリ内容により動作を続行するようにしたこ
とを特徴とする割込み発生処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12751086U JPS6253733U (ja) | 1986-08-21 | 1986-08-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12751086U JPS6253733U (ja) | 1986-08-21 | 1986-08-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6253733U true JPS6253733U (ja) | 1987-04-03 |
Family
ID=31022331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12751086U Pending JPS6253733U (ja) | 1986-08-21 | 1986-08-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6253733U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503551A (ja) * | 1973-05-14 | 1975-01-14 |
-
1986
- 1986-08-21 JP JP12751086U patent/JPS6253733U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503551A (ja) * | 1973-05-14 | 1975-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5933553U (ja) | プロセツサ | |
| JPS6253733U (ja) | ||
| JPH02140700U (ja) | ||
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS6139126A (ja) | 磁気テ−プ記録装置 | |
| JPS58164041U (ja) | デ−タ処理装置暴走検出装置 | |
| JPS58123650U (ja) | 回線走査方式通信制御装置 | |
| JPH0212800U (ja) | ||
| JPS5885239U (ja) | 障害情報の自動収集を行なうデ−タ処理装置 | |
| JPS60158249U (ja) | 情報処理装置 | |
| JPS59122626U (ja) | 読取制御装置 | |
| JPS6399948U (ja) | ||
| JPS60153355U (ja) | マルチｃｐｕシステムの制御装置 | |
| JPH0682348B2 (ja) | 入出力制御方式 | |
| JPS5933544U (ja) | カウンタ−読み込み回路 | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS60141247U (ja) | 日付・時刻の自動印刷機能を有する印刷装置 | |
| JPS63168549U (ja) | ||
| JPS59104247U (ja) | 命令コ−ドフエツチ回路 | |
| JPS58150130U (ja) | リクエスト処理制御装置 | |
| JPS5923856U (ja) | デイスク装置のデ−タ転送制御回路 | |
| JPS6353143U (ja) | ||
| JPS6181351U (ja) | ||
| JPS64141U (ja) | ||
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 |