JPS60158249U - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS60158249U
JPS60158249U JP4292484U JP4292484U JPS60158249U JP S60158249 U JPS60158249 U JP S60158249U JP 4292484 U JP4292484 U JP 4292484U JP 4292484 U JP4292484 U JP 4292484U JP S60158249 U JPS60158249 U JP S60158249U
Authority
JP
Japan
Prior art keywords
register
information processing
stack
value
processing equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4292484U
Other languages
English (en)
Inventor
庸夫 小池
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP4292484U priority Critical patent/JPS60158249U/ja
Publication of JPS60158249U publication Critical patent/JPS60158249U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第1図は従来の情報処理装置におけるスタックポインタ
の構成図を示している。 1・・・・・・スタック制御部、2・・・・・・スタッ
クポインタ、3・・・・・・スタック領域、4−−−−
−−メモリ。 第2図は本考案の情報処理装置におけるスタック管理部
の構成図を示している。 1、2.3.4・・・・・・第1図に同じ、5・・・・
・・スタック下限レジスタ、6・・・・・・スタック上
限レジスタ、7・・・・・・スタックコンパレータ、8
・・・・・・スタックエラー信号、9・−・スタック下
限(SLL)で指されるメモリ、10・・・・・・スタ
ック上限(SUL)で指されるメモリ。 第3図は本考案の情報処理装置の一実施例のブロック図
である。 1・・・・・・割り込み制御部、2・・・・・・インス
トラクションレジスタ、3・・・・・・インストラクシ
ョンデコーダ、4・・・・・・アキュームレータ、5・
・・・・・テンポラリレジスタ、6・・・・・・算術演
算部、7・・・・・・フラグレジスタ、8・・・・・・
汎用レジスタ群、9・・・・・・プログラムカウンタ、
10・・・・・・スタックポインタ、11・・・・・・
スタック下限レジスタ、12・・・・・・スタック上限
レジスタ、13・・・・・・スタックコンパレータ、1
4・・・・・・タイミング制御部、15・・・・・・デ
ータバスバッファ、16・・・・・・データバス、17
・・・・・・インクリメンタ、ディクリメンタ、ラッチ
、18・・・・・・アドレスバッファ、19・・・・・
・アドレスバス、20・・・・・・内部バス。

Claims (1)

    【実用新案登録請求の範囲】
  1. サブルーチン機能やレジスタ開放時にプログラムカウン
    タの値や、レジスタの値をポインタで参照されるメモリ
    ヘ一時的に退避させることのできる情報処理装置におい
    て、上記メモリのアドレスの上限および下限設定用のレ
    ジスタを設け、前記ポインタの値と前記上下限設定用レ
    ジスタの値とを比較することを特徴とする情報処理装置
JP4292484U 1984-03-26 1984-03-26 情報処理装置 Pending JPS60158249U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4292484U JPS60158249U (ja) 1984-03-26 1984-03-26 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4292484U JPS60158249U (ja) 1984-03-26 1984-03-26 情報処理装置

Publications (1)

Publication Number Publication Date
JPS60158249U true JPS60158249U (ja) 1985-10-21

Family

ID=30554113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4292484U Pending JPS60158249U (ja) 1984-03-26 1984-03-26 情報処理装置

Country Status (1)

Country Link
JP (1) JPS60158249U (ja)

Similar Documents

Publication Publication Date Title
JPS60158249U (ja) 情報処理装置
JPS60140144U (ja) 情報処理装置
JPS5836444U (ja) 電子計算機の処理装置
JPS6181351U (ja)
JPS5881654U (ja) 演算処理装置
JPS5851333U (ja) プログラム処理装置
JPS5933544U (ja) カウンタ−読み込み回路
JPS5984627U (ja) 電子計算機に内蔵されたインタ−バルタイマ
JPS5894021U (ja) マイクロコンピユ−タ
JPS5851358U (ja) プログラム暴走検出回路
JPS59122635U (ja) 8ビツトマイクロプロセツサ用プログラムデバツグ装置
JPS59182756U (ja) マイクロコンピユ−タ
JPS6142648U (ja) チヤネル装置
JPS6087050U (ja) デ−タ転送制御装置
JPS60166036U (ja) プリセツトデ−タ書込み装置
JPS58129554U (ja) メモリマツプ式i/oを有するデ−タ処理装置
JPS607080U (ja) マイクロプロセツサアナライザ
JPS6057855U (ja) デュアルcpu方式情報処理装置
JPS59182762U (ja) 情報処理装置
JPS58125300U (ja) 情報処理装置
JPS6039158U (ja) マイクロプログラムコントロ−ラ
JPS621259U (ja)
JPS60150687U (ja) 磁気テ−プ制御装置
JPS5885239U (ja) 障害情報の自動収集を行なうデ−タ処理装置
JPS6095650U (ja) スタツクのオ−バフロ−検出回路