JPS6252593A - 画像メモリ構成方式 - Google Patents
画像メモリ構成方式Info
- Publication number
- JPS6252593A JPS6252593A JP60192758A JP19275885A JPS6252593A JP S6252593 A JPS6252593 A JP S6252593A JP 60192758 A JP60192758 A JP 60192758A JP 19275885 A JP19275885 A JP 19275885A JP S6252593 A JPS6252593 A JP S6252593A
- Authority
- JP
- Japan
- Prior art keywords
- address
- line
- row
- image memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ｎ行ｎ列のブロックを基本単位として集積構成された画
像メモリにおいて、各ブロックの各行毎のメモリアドレ
スを１〜ｎの連続番地に設定すると共に、相隣接する行
における同一メモリアドレスを偶数列だけシフトした位
置に配置することにより縦、横、斜の直線を描（場合の
描線速度の高速化を図ったものである。
像メモリにおいて、各ブロックの各行毎のメモリアドレ
スを１〜ｎの連続番地に設定すると共に、相隣接する行
における同一メモリアドレスを偶数列だけシフトした位
置に配置することにより縦、横、斜の直線を描（場合の
描線速度の高速化を図ったものである。
［産業上の利用分野〕
本発明はグラフィックディスプレイ装置に係り、特に縦
、横、斜の直線を描く場合の描線速度の高速化手段に関
する。
、横、斜の直線を描く場合の描線速度の高速化手段に関
する。
従来のＶ ＲＡ Ｍ （Ｖｉｄｅｏ ＲＡＭ）の構成方
式としては、ｎ個のメモリを用いたＨｌ ｘＨ＋マトリ
ック１ス方式がある。
式としては、ｎ個のメモリを用いたＨｌ ｘＨ＋マトリ
ック１ス方式がある。
第２図は従来例（その１）の画像メモリ構成図であって
、ｎ４ ｘｎ長マトリックス方式のメモリアドレス配置
図を示す。図は１６ドツトのアドレスを１６進法にて４
×４に配置したものである。
、ｎ４ ｘｎ長マトリックス方式のメモリアドレス配置
図を示す。図は１６ドツトのアドレスを１６進法にて４
×４に配置したものである。
この方式によれば、縦、横、斜線どの方向に直線を描い
てもアドレスに同一番地がないため、同一速度で１度の
アクセスで描線可能である。
てもアドレスに同一番地がないため、同一速度で１度の
アクセスで描線可能である。
一般的にｎｘｎドツト単位で画面を構成する場合を考え
る。この場合行方向にｎドツトを有するメモリをｎ列配
置することによりｎＸｎドツトを基本単位としてブロッ
クを構成し、このブロックを集積構成して画像メモリが
構成されているものとする。
る。この場合行方向にｎドツトを有するメモリをｎ列配
置することによりｎＸｎドツトを基本単位としてブロッ
クを構成し、このブロックを集積構成して画像メモリが
構成されているものとする。
第３図は従来の画面のメモリ座標図を示す。図示する画
面位置と同じようにアドレス配置を行えば横方向および
右下がり、左下がりの各直線は各列のメモリの複数アド
レスを同時に指定することがないので１回のアクセスで
描線可能である。しかしながら縦方向は特定列のメモリ
に行毎に１個ずつアドレス番地を指定する必要があるた
め、ｎ回のアクセスが必要となる欠点がある。
面位置と同じようにアドレス配置を行えば横方向および
右下がり、左下がりの各直線は各列のメモリの複数アド
レスを同時に指定することがないので１回のアクセスで
描線可能である。しかしながら縦方向は特定列のメモリ
に行毎に１個ずつアドレス番地を指定する必要があるた
め、ｎ回のアクセスが必要となる欠点がある。
第３図において、縦線を能率よく描線するためには一般
的にｍ行目（但し２≦ｍ≦ｎ−１）のあるメモリアドレ
スＮ（但し２≦Ｎ≦ｎ−１）が、ｍ±１行目ではｍ行目
のメモリアドレスＮの位置に対して±（２ｋ ＋ １）
列（但しＯ≦２ｋ＋１≦ｎ／２）だけシフトした位置に
くるように配置してやれば、同じ列の複数アドレスを同
時に指定することはないので、１回のアクセスで縦線は
描線可能となる。
的にｍ行目（但し２≦ｍ≦ｎ−１）のあるメモリアドレ
スＮ（但し２≦Ｎ≦ｎ−１）が、ｍ±１行目ではｍ行目
のメモリアドレスＮの位置に対して±（２ｋ ＋ １）
列（但しＯ≦２ｋ＋１≦ｎ／２）だけシフトした位置に
くるように配置してやれば、同じ列の複数アドレスを同
時に指定することはないので、１回のアクセスで縦線は
描線可能となる。
第４図は従来例（その２）のメモリ構成図であって、前
記第３図の改良説明におけるｎ＝１６．に＝１の場合を
示す。図において２行目左端から４列目のアドレス１番
地は３行目では（２ｋ＋１）列、すなわち２行目のアド
レス１に対して３列右にシフトした位置に配置されてい
る。
記第３図の改良説明におけるｎ＝１６．に＝１の場合を
示す。図において２行目左端から４列目のアドレス１番
地は３行目では（２ｋ＋１）列、すなわち２行目のアド
レス１に対して３列右にシフトした位置に配置されてい
る。
このように配置すれば、例えば第３図における画面の左
端に縦線を描く場合には、第４図の配置で１行目左端の
アドレス１番地を起点として図示するように各行毎にア
ドレス１番地（＊印）を指定すればよく、その結果第４
図における同じ列に同じ＊印のついたアドレスがないた
め、１回のアクセスで縦線は描線可能となる。
端に縦線を描く場合には、第４図の配置で１行目左端の
アドレス１番地を起点として図示するように各行毎にア
ドレス１番地（＊印）を指定すればよく、その結果第４
図における同じ列に同じ＊印のついたアドレスがないた
め、１回のアクセスで縦線は描線可能となる。
第２図の場合は、どの方向に対しても１回のアクセスで
ｎｌ ドツトずつしか処理出来ないため描線速度に問題
がある。
ｎｌ ドツトずつしか処理出来ないため描線速度に問題
がある。
また、第３図の縦方向０回アクセスの欠点を改良した第
４図の方式の場合には、ｍ行目の数字Ｎとｍ±１行目の
数字Ｎ＋１が±２ｆ（但しＯ≦β≦ｎ／４）離れたとこ
ろにくるので、斜線を描線する場合にはどうしても同じ
列に複数のアドレスができてしまうため、複数回のアク
セスが必要となり斜線の描線速度が遅くなる欠点がある
。
４図の方式の場合には、ｍ行目の数字Ｎとｍ±１行目の
数字Ｎ＋１が±２ｆ（但しＯ≦β≦ｎ／４）離れたとこ
ろにくるので、斜線を描線する場合にはどうしても同じ
列に複数のアドレスができてしまうため、複数回のアク
セスが必要となり斜線の描線速度が遅くなる欠点がある
。
例えば第３図の画面で１行目左端アドレスｌを起点とし
て右下がり斜線を描く場合には２行目アドレス２．３行
目アドレス３となりこのアドレス指定を第４図のメモリ
構成で行うと、１行目左端アドレス１を起点として順次
各行毎に数字にＯ印（右下がり斜線を意味する）を付し
た■、■、■の順に指定が必要となり、この結果同じ列
にＯ印が４個すなわち４回のアクセスが必要である。
て右下がり斜線を描く場合には２行目アドレス２．３行
目アドレス３となりこのアドレス指定を第４図のメモリ
構成で行うと、１行目左端アドレス１を起点として順次
各行毎に数字にＯ印（右下がり斜線を意味する）を付し
た■、■、■の順に指定が必要となり、この結果同じ列
にＯ印が４個すなわち４回のアクセスが必要である。
同様にして第３図の画面で１行目右端アドレス１６を起
点として左下がり斜線を描く場合には、第４図における
アドレス指定は括弧つき数字に示すように各行毎に１行
目から（１６１、α５１．（＋４１の順に指定が必要と
なり、この結果同じ列に括弧つき数字は２個すなわち２
回のアクセスが必要となる。
点として左下がり斜線を描く場合には、第４図における
アドレス指定は括弧つき数字に示すように各行毎に１行
目から（１６１、α５１．（＋４１の順に指定が必要と
なり、この結果同じ列に括弧つき数字は２個すなわち２
回のアクセスが必要となる。
以上のように第４図の方式は特に右下がり斜線のアクセ
ス回数に改良の余地がある。
ス回数に改良の余地がある。
ここで、斜線を描くために必要なアクセス回数の一般的
な求め方について述べる。ｍ行目（但し２≦ｍ≦ｎ−１
）にあるメモリアドレスＮ（但し１≦Ｎ≦ｎ）に対して
（ｍ±１）行目ではそのメモリアドレスＮを士（２ｋ＋
１）列右へずらせた場合に、右下がり斜線の係数Ｋｒ＝
±２（ｋ＋１）〔但しＯ≦ｋ≦（ｎ−２）／４）とし、
左下がり斜線の係数に１＝±２ｋと定めると、ｎとＫｒ
またはｎとＫｌとの最小公倍数ＬｒまたはＬｌを求める
ことにより、 右下がり斜線のアクセス回数＝ ｎ ／ （Ｌｒ／Ｋｒ
）左下がり斜線のアクセス回数−ｎ／ （Ｌｌ／Ｋｌ）
但しＫｒまたはに１＝０のときは対応するアクセス回数
はｎ回となる。
な求め方について述べる。ｍ行目（但し２≦ｍ≦ｎ−１
）にあるメモリアドレスＮ（但し１≦Ｎ≦ｎ）に対して
（ｍ±１）行目ではそのメモリアドレスＮを士（２ｋ＋
１）列右へずらせた場合に、右下がり斜線の係数Ｋｒ＝
±２（ｋ＋１）〔但しＯ≦ｋ≦（ｎ−２）／４）とし、
左下がり斜線の係数に１＝±２ｋと定めると、ｎとＫｒ
またはｎとＫｌとの最小公倍数ＬｒまたはＬｌを求める
ことにより、 右下がり斜線のアクセス回数＝ ｎ ／ （Ｌｒ／Ｋｒ
）左下がり斜線のアクセス回数−ｎ／ （Ｌｌ／Ｋｌ）
但しＫｒまたはに１＝０のときは対応するアクセス回数
はｎ回となる。
本発明は上記従来の欠点に鑑みて創作されたもので、縦
線の描線速度を極力犠牲にせずに、横線は勿論のこと、
左右斜線の描線速度の高速化が可能となる画像メモリ構
成方式の提供を目的とする。
線の描線速度を極力犠牲にせずに、横線は勿論のこと、
左右斜線の描線速度の高速化が可能となる画像メモリ構
成方式の提供を目的とする。
本発明の画像メモリ構成方式は第１図に示すように、０
行目列のブロックを基本単位として集積構成された画像
メモリを具備してなるグラフィックディスプレイ装置に
おいて、前記各ブロックの前記各行毎のアドレスを１〜
ｎの連続番地に設定すると共に、ｍ行目（但し２≦ｍ≦
ｎ−１）にあるメモリアドレスＮ（但し１≦Ｎ≦ｎ）が
（ｍ±１）行目ではそれぞれ前記ｍ行目のメモリアドレ
スＮに対して±２ｋ列（但し１≦ｋ≦ｎ／４）だけシフ
トした位置に配置されることを特徴とする。
行目列のブロックを基本単位として集積構成された画像
メモリを具備してなるグラフィックディスプレイ装置に
おいて、前記各ブロックの前記各行毎のアドレスを１〜
ｎの連続番地に設定すると共に、ｍ行目（但し２≦ｍ≦
ｎ−１）にあるメモリアドレスＮ（但し１≦Ｎ≦ｎ）が
（ｍ±１）行目ではそれぞれ前記ｍ行目のメモリアドレ
スＮに対して±２ｋ列（但し１≦ｋ≦ｎ／４）だけシフ
トした位置に配置されることを特徴とする。
ｍ行目にあるメモリアドレスＮが（ｍ±１）行目ではそ
れぞれ前記ｍ行目のメモリアドレスＮに対して±２ｋ列
（但し１≦ｋ≦ｎ／４）だけシフトした場合、縦線のア
クセス係数をＫｖ−±２ｋと定め、ｎとアクセス係数Ｋ
ｖとの最小公倍数Ｌｖを求めると、縦線のアクセス回数
はｎ／ （Ｌｖ／Ｋｖ）により算出でき縦線を描くに必
要なアクセス数に対応する最も効果のあるｋの値を選ぶ
ことができる。
れぞれ前記ｍ行目のメモリアドレスＮに対して±２ｋ列
（但し１≦ｋ≦ｎ／４）だけシフトした場合、縦線のア
クセス係数をＫｖ−±２ｋと定め、ｎとアクセス係数Ｋ
ｖとの最小公倍数Ｌｖを求めると、縦線のアクセス回数
はｎ／ （Ｌｖ／Ｋｖ）により算出でき縦線を描くに必
要なアクセス数に対応する最も効果のあるｋの値を選ぶ
ことができる。
また左右下がりの斜線に対してはｍ行目のメモリアドレ
スＮに対してｍ±１行目のメモリアドレスＮ±１は、±
２ｋ＋１列右へずれてくるため、第１図から分かるよう
に横線を含めて１回のアクセスで描線可能である。
スＮに対してｍ±１行目のメモリアドレスＮ±１は、±
２ｋ＋１列右へずれてくるため、第１図から分かるよう
に横線を含めて１回のアクセスで描線可能である。
以下本発明の実施例を図面によって詳述する。
なお、構成、動作の説明を理解し易（するために各図を
通じて同一部分には同一符号を付してその重複説明を省
略する。
通じて同一部分には同一符号を付してその重複説明を省
略する。
第１図は本発明実施例の画像メモリ構成図を示す。図は
ｎ＝１６、ｋ＝１の場合のメモリアドレスの配置図を示
している。
ｎ＝１６、ｋ＝１の場合のメモリアドレスの配置図を示
している。
すなわち、１行目の１〜１６の連続番地の配置に対して
、２行目は２ｋ＝２列右にずらして１〜Ｉ６の連続番地
を配置し、以下同様に行毎に二側ずつずらし１６６行目
でを示している。
、２行目は２ｋ＝２列右にずらして１〜Ｉ６の連続番地
を配置し、以下同様に行毎に二側ずつずらし１６６行目
でを示している。
この配置において、各列毎に１６行のドツト構成の独立
するメモリが１６列構成で１６ Ｘ １６ビツトの画像
メモリを構成している。
するメモリが１６列構成で１６ Ｘ １６ビツトの画像
メモリを構成している。
従って、横線を描く場合は各列のメモリ毎に１ドツトし
かアドレス指定しないので一回のアクセスで描線できる
。
かアドレス指定しないので一回のアクセスで描線できる
。
第３図の画面において、１行目左端アドレスｌを起点と
して右下がり斜線を第１図のアドレス構成で描線する場
合には、第４図で説明したように１行目から各行毎に数
字にＯ印（右下がり斜線を意味する）を付した■、■、
■の順にアドレス指定が必要となり、この結果同じ列に
○印が１個すなわち１回のアクセスで描線可能である。
して右下がり斜線を第１図のアドレス構成で描線する場
合には、第４図で説明したように１行目から各行毎に数
字にＯ印（右下がり斜線を意味する）を付した■、■、
■の順にアドレス指定が必要となり、この結果同じ列に
○印が１個すなわち１回のアクセスで描線可能である。
同様にして第３図の画面で１行目右端アドレス１６を起
点として左下がり斜線を第１図のアドレス構成で描線す
る場合には、括弧つき数字に示すように各行毎に１行目
からＱｌ、α５）、（１４）の順にアドレス指定が必要
となり、この結果同じ列に括弧つき数字は１個すなわち
１回のアクセスで描線可能で ゛ある。
点として左下がり斜線を第１図のアドレス構成で描線す
る場合には、括弧つき数字に示すように各行毎に１行目
からＱｌ、α５）、（１４）の順にアドレス指定が必要
となり、この結果同じ列に括弧つき数字は１個すなわち
１回のアクセスで描線可能で ゛ある。
また、第３図の画面で１行目左端アドレス１を起点とし
て縦線を第１図のアドレス構成で描線する場合には、各
行毎にアドレス１番地（＊印）を指定すればよく、その
結果、第１図における同じ列に同じ本印のついたアドレ
スは２個となり、すなわち、２回のアクセスで縦線は描
線できる。
て縦線を第１図のアドレス構成で描線する場合には、各
行毎にアドレス１番地（＊印）を指定すればよく、その
結果、第１図における同じ列に同じ本印のついたアドレ
スは２個となり、すなわち、２回のアクセスで縦線は描
線できる。
一般的に第１図の構成で縦線を描線する場合に必要なア
クセス回数は次のようにして求めることができる。
クセス回数は次のようにして求めることができる。
すなわち、ｍ線のアクセス係数をＫｖ＝±２ｋと定め、
ｎとアクセス係数にνとの最小公倍数Ｌｖを求めると、
縦線のアクセス回数はｎ／ （Ｌｖ／Ｋｖ）により算出
できる。
ｎとアクセス係数にνとの最小公倍数Ｌｖを求めると、
縦線のアクセス回数はｎ／ （Ｌｖ／Ｋｖ）により算出
できる。
実際に、１６ Ｘ １６ドツト構成における第４図と第
１図の方式でｋの値に対応する横線、縦線、右下がり斜
線、左下がり斜線を描線するのに必要なアクセス回数を
表１および表２ｋ示す。
１図の方式でｋの値に対応する横線、縦線、右下がり斜
線、左下がり斜線を描線するのに必要なアクセス回数を
表１および表２ｋ示す。
上記画表より最も効果のあるに＝１の場合を選びアクセ
ス回数の合計の比較値Ｐを求めると、Ｐ＝第第４方方／
第１図方式 ＝ （１＋１＋４＋２ ） ／ （１÷２＋１＋１ ）
＝８１５ すなわち、本発明の第１図の方式が第４図の方式より１
．６倍改善されたことになる。
ス回数の合計の比較値Ｐを求めると、Ｐ＝第第４方方／
第１図方式 ＝ （１＋１＋４＋２ ） ／ （１÷２＋１＋１ ）
＝８１５ すなわち、本発明の第１図の方式が第４図の方式より１
．６倍改善されたことになる。
以上詳細に説明したように本発明の画像メモリ構成方式
によれば、縦線の描線速度を極力犠牲にせずに横線およ
び斜線の描線速度の高速化が可能となる。
によれば、縦線の描線速度を極力犠牲にせずに横線およ
び斜線の描線速度の高速化が可能となる。
第１図は本発明実施例の画像メモリ構成図、第２図は従
来例（その１）の画像メモリ構成図、第３図は従来の画
面座標図、 第４図は従来例（その２）の画像メモリ構成図を示す。 、杢ｉぎ明−一枳会分３４イ奪δ（巳りａｘ回ｇｌ１図 イ１戊Ｓ倒 （ンのＴ）／１シイ肩？メモ、す構桟゛図
ｗｉ２図 第 ３図 μ例Ｃ２ｅｓ２）ｐａ４１ｋＸｆ’）ａ−ｆｌ：ｍ第４
図
来例（その１）の画像メモリ構成図、第３図は従来の画
面座標図、 第４図は従来例（その２）の画像メモリ構成図を示す。 、杢ｉぎ明−一枳会分３４イ奪δ（巳りａｘ回ｇｌ１図 イ１戊Ｓ倒 （ンのＴ）／１シイ肩？メモ、す構桟゛図
ｗｉ２図 第 ３図 μ例Ｃ２ｅｓ２）ｐａ４１ｋＸｆ’）ａ−ｆｌ：ｍ第４
図
Claims (1)
- 【特許請求の範囲】 ｎ行ｎ列のブロックを基本単位として集積構成された画
像メモリを具備してなるグラフィックディスプレイ装置
において、 前記各ブロックの前記各行毎のアドレスを１〜ｎの連続
番地に設定すると共に、 ｍ行目（但し２≦ｍ≦ｎ−１）にあるメモリアドレスＮ
（但し１≦Ｎ≦ｎ）が（ｍ±１）行目ではそれぞれ前記
ｍ行目のメモリアドレスＮに対して±２ｋ列（但し１≦
ｋ≦ｎ／４）だけシフトした位置に配置されることを特
徴とする画像メモリ構成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192758A JPS6252593A (ja) | 1985-08-30 | 1985-08-30 | 画像メモリ構成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192758A JPS6252593A (ja) | 1985-08-30 | 1985-08-30 | 画像メモリ構成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6252593A true JPS6252593A (ja) | 1987-03-07 |
Family
ID=16296559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60192758A Pending JPS6252593A (ja) | 1985-08-30 | 1985-08-30 | 画像メモリ構成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6252593A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122493A (ja) * | 1986-11-11 | 1988-05-26 | 株式会社タチエス | 座席体 |
-
1985
- 1985-08-30 JP JP60192758A patent/JPS6252593A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122493A (ja) * | 1986-11-11 | 1988-05-26 | 株式会社タチエス | 座席体 |
| JPH0744978B2 (ja) * | 1986-11-11 | 1995-05-17 | 株式会社タチエス | 座席体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0492939B1 (en) | Method and apparatus for arranging access of VRAM to provide accelerated writing of vertical lines to an output display | |
| US4688032A (en) | Image display control apparatus | |
| US4670752A (en) | Hard-wired circuit for handling screen windows | |
| JPS5850589A (ja) | 表示処理装置 | |
| JPS6233587B2 (ja) | ||
| JPS6330632B2 (ja) | ||
| EP0106201B1 (en) | Display control circuit for reading display data from a video ram constituted by a dynamic ram, thereby refreshing memory cells of the video ram | |
| JPS6252593A (ja) | 画像メモリ構成方式 | |
| JPS6076790A (ja) | メモリ装置 | |
| KR100297716B1 (ko) | 높은멀티비트자유도의반도체메모리장치 | |
| JPS61254986A (ja) | 文字・グラフイツク表示装置 | |
| JP2677954B2 (ja) | メモリシステム | |
| JPS60227292A (ja) | 高速フレームバッファメモリ装置 | |
| JPS59128586A (ja) | 縦横両方向読み出し可能メモリアレイ | |
| JPS597115B2 (ja) | アドレス作成方法 | |
| JPS6352179A (ja) | デイスプレイ用ｒａｍの配置方法 | |
| JPS5967584A (ja) | 文字表示装置 | |
| JPS6347908Y2 (ja) | ||
| JPS59164594A (ja) | 文字表示回路 | |
| JPH087095A (ja) | 文字図形表示装置 | |
| JP3005220B2 (ja) | 走査型表示制御装置 | |
| JPS63195696A (ja) | 高速描画方法 | |
| JPH0587839B2 (ja) | ||
| JPS6350706Y2 (ja) | ||
| JPS6355071B2 (ja) |