JPS6252333B2 - - Google Patents
Info
- Publication number
- JPS6252333B2 JPS6252333B2 JP57164004A JP16400482A JPS6252333B2 JP S6252333 B2 JPS6252333 B2 JP S6252333B2 JP 57164004 A JP57164004 A JP 57164004A JP 16400482 A JP16400482 A JP 16400482A JP S6252333 B2 JPS6252333 B2 JP S6252333B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- channel
- fsa
- data
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 8
- 230000000717 retained effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、記憶装置におけるストア動作の突き
離し制御時のエラー処理方式に関する。
離し制御時のエラー処理方式に関する。
(2) 従来技術と問題点
第１図に示されるような記憶装置を有するシス
テムにおいては、主ストレージ・ユニツト
（MSU）とストレージおよびチヤンネル制御ユニ
ツト（SCU／CHC）の間でのストア動作が遅く
なるので、ストア動作の突き離し制御を用いるこ
とによりシステムの処理速度の向上および性能の
向上をはかることが一般に行われている。第１図
のシステムにおいては、複数個のチヤンネル
CH0，CH1…CHxが、ストレージおよびチヤンネ
ル制御ユニツト（SCU／CHC）に接続されてお
り、チヤンネルからのデータを主ストレージ・ユ
ニツトにストアする場合に、チヤンネルからのデ
ータは一たんバツフア・ストレージ・ユニツト
（BS）にストアされ、次いでバツフア・ストレー
ジ・ユニツト（BS）から主ストレージ・ユニツ
ト（MUS）にストアされる。ストア動作の突き
離し制御が行われる場合には、例えばチヤンネル
CH0から送られてくるデータがMSUに書込まれ
る途中の適当なタイミング（BSにデータがスト
アされた時など）においてチヤンネルCH0にスト
アの終了の信号を伝え、BSからMSUにデータが
ストアされる前に、SCU／CHCにおいてストア
終了動作を行いチヤンネルCH0をSCUから切り離
し、次の動作に移行する。従つて、BSからMSU
にデータがストアされるまでチヤンネルCH0から
のストア動作を継続させておく必要がなくなりシ
ステムの性能が向上する。
テムにおいては、主ストレージ・ユニツト
（MSU）とストレージおよびチヤンネル制御ユニ
ツト（SCU／CHC）の間でのストア動作が遅く
なるので、ストア動作の突き離し制御を用いるこ
とによりシステムの処理速度の向上および性能の
向上をはかることが一般に行われている。第１図
のシステムにおいては、複数個のチヤンネル
CH0，CH1…CHxが、ストレージおよびチヤンネ
ル制御ユニツト（SCU／CHC）に接続されてお
り、チヤンネルからのデータを主ストレージ・ユ
ニツトにストアする場合に、チヤンネルからのデ
ータは一たんバツフア・ストレージ・ユニツト
（BS）にストアされ、次いでバツフア・ストレー
ジ・ユニツト（BS）から主ストレージ・ユニツ
ト（MUS）にストアされる。ストア動作の突き
離し制御が行われる場合には、例えばチヤンネル
CH0から送られてくるデータがMSUに書込まれ
る途中の適当なタイミング（BSにデータがスト
アされた時など）においてチヤンネルCH0にスト
アの終了の信号を伝え、BSからMSUにデータが
ストアされる前に、SCU／CHCにおいてストア
終了動作を行いチヤンネルCH0をSCUから切り離
し、次の動作に移行する。従つて、BSからMSU
にデータがストアされるまでチヤンネルCH0から
のストア動作を継続させておく必要がなくなりシ
ステムの性能が向上する。
ところで、このようにデータを送つたチヤンネ
ルとSCUが切り離された後に、チヤンネルから
BSにストアされたデータに関してエラーが検出
された場合には、該当するチヤンネルにエラーを
報告することができず、データを修正することが
できない。すなわち、チヤンネルストアの突き離
し後においては、別のチヤンネルのアクセスが開
始されている時にはエラーに対処できない。ま
た、別のチヤンネルからのアクセスがない時で
も、該当チヤンネルの動作がすでに正常に終了し
ている場合には、そのチヤンネルにエラーの発生
を報告することができない。このような問題に対
処するため、従来のストア動作の突き離し制御に
おいては、チヤンネルとSCUが切り離された後
にチヤンネルからストアされたデータに関してエ
ラーが検出されかつ修正ができない場合には、該
当するデータのアドレスがFSA（Failing
Storage Address）としてレジスタに保持され、
そのエラーが割り込みとして受け付けられた時点
で、このFSAのレジスタを読み該当のアドレス
を切り離して、これに関係のない部分の処理が続
行されるように構成される。
ルとSCUが切り離された後に、チヤンネルから
BSにストアされたデータに関してエラーが検出
された場合には、該当するチヤンネルにエラーを
報告することができず、データを修正することが
できない。すなわち、チヤンネルストアの突き離
し後においては、別のチヤンネルのアクセスが開
始されている時にはエラーに対処できない。ま
た、別のチヤンネルからのアクセスがない時で
も、該当チヤンネルの動作がすでに正常に終了し
ている場合には、そのチヤンネルにエラーの発生
を報告することができない。このような問題に対
処するため、従来のストア動作の突き離し制御に
おいては、チヤンネルとSCUが切り離された後
にチヤンネルからストアされたデータに関してエ
ラーが検出されかつ修正ができない場合には、該
当するデータのアドレスがFSA（Failing
Storage Address）としてレジスタに保持され、
そのエラーが割り込みとして受け付けられた時点
で、このFSAのレジスタを読み該当のアドレス
を切り離して、これに関係のない部分の処理が続
行されるように構成される。
しかし、前記の突き離し制御においては、
FSAが読み出される前に同様エラー、例えば、
命令処理ユニツト（IPU）からストアされたデー
タに関するエラーが発生した場合に、FSAを保
持するレジスタに書込まれていたアドレスが破壊
されるためにどのFSAであつたかわからなくな
る。従つて、このような場合にどのアドレスでエ
ラーが発生したかわからなくなるため、全ての動
作を中断せざるを得なくなり、その結果としてシ
ステムのCPU自体がチエツク・ストツプ状態と
なるという問題がある。このような事態は、特に
オンラインシステムにおいて重大な問題となる。
FSAが読み出される前に同様エラー、例えば、
命令処理ユニツト（IPU）からストアされたデー
タに関するエラーが発生した場合に、FSAを保
持するレジスタに書込まれていたアドレスが破壊
されるためにどのFSAであつたかわからなくな
る。従つて、このような場合にどのアドレスでエ
ラーが発生したかわからなくなるため、全ての動
作を中断せざるを得なくなり、その結果としてシ
ステムのCPU自体がチエツク・ストツプ状態と
なるという問題がある。このような事態は、特に
オンラインシステムにおいて重大な問題となる。
(3) 発明の目的
本発明の目的は、前記の従来形の問題点にかん
がみ、ストア動作の突き離し制御において、
FSAのスタツクを設けることによりFSAの処理
以前に発生したすべてのエラーに関するFSAを
保持するようにして、FSAの処理時にFSAスタ
ツクのすべての内容に対する処理を行うことがで
きるようにしたエラー処理方式を提供することに
ある。
がみ、ストア動作の突き離し制御において、
FSAのスタツクを設けることによりFSAの処理
以前に発生したすべてのエラーに関するFSAを
保持するようにして、FSAの処理時にFSAスタ
ツクのすべての内容に対する処理を行うことがで
きるようにしたエラー処理方式を提供することに
ある。
(4) 発明の構成
本発明においては、主ストレージ・ユニツト、
バツフア・ストレージ・ユニツト、ストレージお
よびチヤンネル制御ユニツト、複数のチヤンネル
を備えた記憶装置におけるストア動作の突き離し
制御において、チヤンネルの１つからのデータを
主ストレージ・ユニツトにストアする際に該当の
チヤンネルとストレージおよびチヤンネル制御ユ
ニツトが切り離された後に該当チヤンネルがスト
アしたデータに関するエラーが検出されたときに
エラーが検出されたデータに対応するアドレスを
保持しておくためのFSAスタツクを設け、それ
により、エラー処理が行われるまでに生じたすべ
てのエラーに対応するデータのアドレスをすべて
該FSAスタツクに保持するようにしたことを特
徴とする、ストアの動作の突き離し制御における
エラー処理方式が提供される。
バツフア・ストレージ・ユニツト、ストレージお
よびチヤンネル制御ユニツト、複数のチヤンネル
を備えた記憶装置におけるストア動作の突き離し
制御において、チヤンネルの１つからのデータを
主ストレージ・ユニツトにストアする際に該当の
チヤンネルとストレージおよびチヤンネル制御ユ
ニツトが切り離された後に該当チヤンネルがスト
アしたデータに関するエラーが検出されたときに
エラーが検出されたデータに対応するアドレスを
保持しておくためのFSAスタツクを設け、それ
により、エラー処理が行われるまでに生じたすべ
てのエラーに対応するデータのアドレスをすべて
該FSAスタツクに保持するようにしたことを特
徴とする、ストアの動作の突き離し制御における
エラー処理方式が提供される。
(5) 発明の実施例
本発明の一実施例としてのストア動作の突き離
し制御におけるエラー処理方式を以下に説明す
る。
し制御におけるエラー処理方式を以下に説明す
る。
本発明によるエラー処理方式は、前記の従来形
の場合と同様に第１図に示されるようなシステム
において適用され得る。第２図には、本発明によ
るエラー処理方式におけるFSAスタツクの一構
成例が示される。第２図においては、バツフア・
ストレージ・ユニツトBSに書込まれるデータ
は、入力側レジスタBS・IN・REGを介してBSに
書込まれ、BSからの読み出しデータは、出力側
レジスタBS・OUT・REGを介して読み出され
る。BSへの書込みは読み出しのアドレスは、ア
ドレスレジタADR・REGにより指定されてお
り、BSへの書込みおよび読出し動作中にエラー
が発生した場合には、エラーが生じた時のアドレ
スレジスタADR・REGの内容がFSAスタツク
（FSA・STK）に読込まれて保持される。FSAス
タツクに保持されたアドレスに対するエラー処理
が行われる前に新たなエラーが生じた場合には、
FSAスタツクの次の領域に新たに発生したエラ
ーに対するアドレスが読込まれる。従つて、
FSAの処理が行われる前に発生したエラーに対
応するアドレスがすべてFSAスタツクに保持さ
れ、FSAの処理を行う際にはFSAスタツクの内
容をすべて読み出しそれぞれに対する処理が行わ
れる。
の場合と同様に第１図に示されるようなシステム
において適用され得る。第２図には、本発明によ
るエラー処理方式におけるFSAスタツクの一構
成例が示される。第２図においては、バツフア・
ストレージ・ユニツトBSに書込まれるデータ
は、入力側レジスタBS・IN・REGを介してBSに
書込まれ、BSからの読み出しデータは、出力側
レジスタBS・OUT・REGを介して読み出され
る。BSへの書込みは読み出しのアドレスは、ア
ドレスレジタADR・REGにより指定されてお
り、BSへの書込みおよび読出し動作中にエラー
が発生した場合には、エラーが生じた時のアドレ
スレジスタADR・REGの内容がFSAスタツク
（FSA・STK）に読込まれて保持される。FSAス
タツクに保持されたアドレスに対するエラー処理
が行われる前に新たなエラーが生じた場合には、
FSAスタツクの次の領域に新たに発生したエラ
ーに対するアドレスが読込まれる。従つて、
FSAの処理が行われる前に発生したエラーに対
応するアドレスがすべてFSAスタツクに保持さ
れ、FSAの処理を行う際にはFSAスタツクの内
容をすべて読み出しそれぞれに対する処理が行わ
れる。
従つて、本発明によるエラー処理方式において
は、ストア動作の突き離し制御において発生した
エラーに対して完全な修復が可能となり、システ
ムの動作を継続して実行することができる。
は、ストア動作の突き離し制御において発生した
エラーに対して完全な修復が可能となり、システ
ムの動作を継続して実行することができる。
(6) 発明の効果
本発明によれば、ストア動作の突き離し制御に
おいて、チヤンネルとチヤンネル制御ユニツトが
切離された後に発生したエラーを完全に修復する
ことができるエラー処理装置が提供され得る。
おいて、チヤンネルとチヤンネル制御ユニツトが
切離された後に発生したエラーを完全に修復する
ことができるエラー処理装置が提供され得る。
第１図は、ストア動作の突き離し制御が行われ
る記憶装置の一般的な構成を示す図、第２図は、
本発明によるストア動作の突き離し制御における
エラー処理方式を示す図である。
る記憶装置の一般的な構成を示す図、第２図は、
本発明によるストア動作の突き離し制御における
エラー処理方式を示す図である。
Claims (1)
- １ 主ストレージ・ユニツト、バツフア・ストレ
ージ・ユニツト、ストレージおよびチヤンネル制
御ユニツト、複数のチヤンネルを備えた記憶装置
におけるストア動作の突き離し制御において、該
チヤンネルの１つからのデータを該主ストレー
ジ・ユニツトにストアする際に該当のチヤンネル
と該ストレージおよびチヤンネル制御ユニツトが
切り離された後に該当チヤンネルがストアしたデ
ータに関するエラーが検出されたときに該エラー
が検出されたデータに対応するアドレスを保持す
るようにしたFSAスタツクを設け、それによ
り、エラー処理が行われるまでに生じたすべての
エラーに対応するデータのアドレスをすべて該
FSAスタツクに保持するようにしたことを特徴
とする、ストア動作の突き離し制御におけるエラ
ー処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57164004A JPS5953946A (ja) | 1982-09-22 | 1982-09-22 | ストア動作の突き離し制御におけるエラ−処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57164004A JPS5953946A (ja) | 1982-09-22 | 1982-09-22 | ストア動作の突き離し制御におけるエラ−処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5953946A JPS5953946A (ja) | 1984-03-28 |
| JPS6252333B2 true JPS6252333B2 (ja) | 1987-11-05 |
Family
ID=15784926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57164004A Granted JPS5953946A (ja) | 1982-09-22 | 1982-09-22 | ストア動作の突き離し制御におけるエラ−処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953946A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01295038A (ja) * | 1988-05-20 | 1989-11-28 | Showa Mfg Co Ltd | ばね定数可変式緩衝器 |
| US10811341B2 (en) | 2009-01-05 | 2020-10-20 | Amkor Technology Singapore Holding Pte Ltd. | Semiconductor device with through-mold via |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547122U (ja) * | 1991-11-07 | 1993-06-22 | 精藏 野田 | 間仕切り具 |
-
1982
- 1982-09-22 JP JP57164004A patent/JPS5953946A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01295038A (ja) * | 1988-05-20 | 1989-11-28 | Showa Mfg Co Ltd | ばね定数可変式緩衝器 |
| US10811341B2 (en) | 2009-01-05 | 2020-10-20 | Amkor Technology Singapore Holding Pte Ltd. | Semiconductor device with through-mold via |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5953946A (ja) | 1984-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523275A (en) | Cache/disk subsystem with floating entry | |
| EP0285634B1 (en) | Method to execute two instruction sequences in an order determined in advance | |
| JPS6252333B2 (ja) | ||
| JPS60120450A (ja) | バッファメモリ制御方式 | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JPS58105363A (ja) | 記憶装置 | |
| US5634077A (en) | Information processing system with control methods and apparatus for information storage and interrupt request handling scheme | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPS6240736B2 (ja) | ||
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JPS58211257A (ja) | 磁気デイスク装置の書込み制御方式 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH0273420A (ja) | 半導体ディスク装置 | |
| JPS6288198A (ja) | 記憶装置 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPH0248749A (ja) | バッファ記憶制御装置 | |
| JPS59136832A (ja) | デ−タ転送方式 | |
| JPH02216564A (ja) | 再開処理方式 | |
| JPS6226492B2 (ja) | ||
| JPS6175942A (ja) | デイスクキヤツシユ制御方式 | |
| JPS593557A (ja) | スタツクメモリ制御方式 | |
| JPS6385949A (ja) | キヤツシユメモリストア方式 |