JPS6251488B2 - - Google Patents
Info
- Publication number
- JPS6251488B2 JPS6251488B2 JP57127977A JP12797782A JPS6251488B2 JP S6251488 B2 JPS6251488 B2 JP S6251488B2 JP 57127977 A JP57127977 A JP 57127977A JP 12797782 A JP12797782 A JP 12797782A JP S6251488 B2 JPS6251488 B2 JP S6251488B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrodes
- jig
- paste
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000001035 drying Methods 0.000 claims description 4
- 238000010304 firing Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 229920001971 elastomer Polymers 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 239000003985 ceramic capacitor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002390 adhesive tape Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、チツプ形回路部品の端子電極を形成
させる小規模量産向き方法に関する。
させる小規模量産向き方法に関する。
(b) 技術の背景
第１図はチツプ形積層セラミツクコンデンサの
外観を示す拡大側面図であり、コンデンサ１は図
示しない対向する内部電極を内蔵したコンデンサ
チツプ２の長さ方向端面に、１対の端子電極３と
４を形成し、該対向する内部電極の一方及び他方
にそれぞれ接続された電極３と４は、一般に導電
性ペーストを塗着・焼成して形成されている。
外観を示す拡大側面図であり、コンデンサ１は図
示しない対向する内部電極を内蔵したコンデンサ
チツプ２の長さ方向端面に、１対の端子電極３と
４を形成し、該対向する内部電極の一方及び他方
にそれぞれ接続された電極３と４は、一般に導電
性ペーストを塗着・焼成して形成されている。
そして、このように構成されたチツプ形回路部
品は、外部接続用リード線がなく小形であり、配
線基板に搭載したとき該基板の回路密度を高め、
リード線嵌挿用の透孔を必要としないためハイブ
リツトICの如く高密度であり被加工性の悪い基
板に搭載される回路素子として広く使用されてい
る。
品は、外部接続用リード線がなく小形であり、配
線基板に搭載したとき該基板の回路密度を高め、
リード線嵌挿用の透孔を必要としないためハイブ
リツトICの如く高密度であり被加工性の悪い基
板に搭載される回路素子として広く使用されてい
る。
(c) 従来技術と問題点
しかし、極限的に小形化され前記利点を高める
ようにしたチツプ形回路部品は素子の大きさが数
mm角程度となり、素子の対向端面それぞれに導電
性ペーストを塗着・焼成して端子電極を形成させ
る作業が難しくなる。即ち、端子電極を手作業的
方法で形成するには、素子をピンセツト等で個々
に掴み一方の素子端面に導電性ペーストを塗着し
乾燥させたのち、他方の素子端面に導電性ペース
トを塗着させ双方端面に塗着した導電性ペースト
の焼成が行なわれるため非量産性である。そのた
め、最近は端子電極形成用自動装置が市販される
ようになつたが、該装置は大量生産に適しており
高価であることにより、小規模量産には不向きで
あつた。
ようにしたチツプ形回路部品は素子の大きさが数
mm角程度となり、素子の対向端面それぞれに導電
性ペーストを塗着・焼成して端子電極を形成させ
る作業が難しくなる。即ち、端子電極を手作業的
方法で形成するには、素子をピンセツト等で個々
に掴み一方の素子端面に導電性ペーストを塗着し
乾燥させたのち、他方の素子端面に導電性ペース
トを塗着させ双方端面に塗着した導電性ペースト
の焼成が行なわれるため非量産性である。そのた
め、最近は端子電極形成用自動装置が市販される
ようになつたが、該装置は大量生産に適しており
高価であることにより、小規模量産には不向きで
あつた。
(d) 発明の目的
本発明の目的は、上記問題点を除去した端子電
極の形成方法を提供することである。
極の形成方法を提供することである。
(e) 発明の構成
上記目的は、端子電極が形成されない素子側面
のほぼ中央部を粘着剤にて板状治具の端子電極対
向間隔よりも幅が狭い端面に接着させる工程と、
端子電極用導電性ペーストをガラス等にてなる基
板の表面に所定厚さで塗着させる工程と、該塗着
されたペーストに素子の長さ方向端面を浸漬し該
端面に被焼成ペースト層を被着させる工程と、該
ペースト層を乾燥させる工程と、該素子の該治具
から取り外す工程と、該取り外した素子の乾燥ペ
ースト層を焼成する工程とを順次含むことを特徴
としたチツプ形回路部品の端子電極形成方法によ
り達成される。
のほぼ中央部を粘着剤にて板状治具の端子電極対
向間隔よりも幅が狭い端面に接着させる工程と、
端子電極用導電性ペーストをガラス等にてなる基
板の表面に所定厚さで塗着させる工程と、該塗着
されたペーストに素子の長さ方向端面を浸漬し該
端面に被焼成ペースト層を被着させる工程と、該
ペースト層を乾燥させる工程と、該素子の該治具
から取り外す工程と、該取り外した素子の乾燥ペ
ースト層を焼成する工程とを順次含むことを特徴
としたチツプ形回路部品の端子電極形成方法によ
り達成される。
(f) 発明の実施例
以下、チツプ形積層セラミツクコンデンサに本
発明方法を適用した実施例につき図面を用いて説
明する。
発明方法を適用した実施例につき図面を用いて説
明する。
第２図〜第４図は本発明方法によりチツプ形積
層セラミツクコンデンサを作成する一実施例に使
用した治具類及びそれらの準備状態を説明するた
めの図、第５図は第４図に示す如く導電性ペース
トを均一厚さで基板上に塗着させるために使用し
た治具の一例を示す図、第６図は前記一実施例の
主要工程を順次示した図、第７図〜第１０図は第
６図に示した工程を説明するための図、第１１図
は第２図に示した治具と同等に使用して生産性の
高い治具の一例を示す図である。
層セラミツクコンデンサを作成する一実施例に使
用した治具類及びそれらの準備状態を説明するた
めの図、第５図は第４図に示す如く導電性ペース
トを均一厚さで基板上に塗着させるために使用し
た治具の一例を示す図、第６図は前記一実施例の
主要工程を順次示した図、第７図〜第１０図は第
６図に示した工程を説明するための図、第１１図
は第２図に示した治具と同等に使用して生産性の
高い治具の一例を示す図である。
第２図において、イは長さ方向の側面図、ロは
厚さ方向の側面図であり、板状治具１５は幅方向
へ緩いテーパで形成された長さ方向の一辺（図示
下辺）を覆う粘着テープ１６（例えば一般に市販
されている両面粘着テープ）が接着してあり、該
一辺にテープ１６を接着した厚さｔは、コンデン
サ１１（第１０図）の端子電極対向間隔Ｌ（第１
０図）より小さくしてある。
厚さ方向の側面図であり、板状治具１５は幅方向
へ緩いテーパで形成された長さ方向の一辺（図示
下辺）を覆う粘着テープ１６（例えば一般に市販
されている両面粘着テープ）が接着してあり、該
一辺にテープ１６を接着した厚さｔは、コンデン
サ１１（第１０図）の端子電極対向間隔Ｌ（第１
０図）より小さくしてある。
第３図において、対向電極を内蔵した複数個の
コンデンサ素子１２は、端子電極形成面１７と１
８がそれぞれの直線に揃うように、シリコンゴム
等にてなる平面基板１９の表面に並列させてお
く。
コンデンサ素子１２は、端子電極形成面１７と１
８がそれぞれの直線に揃うように、シリコンゴム
等にてなる平面基板１９の表面に並列させてお
く。
第４図において、ガラス等にてなる平面基板２
０の表面には、端子電極形成用の導電性ペースト
２１が所定の均一厚さＴ、即ち焼成して端子電極
となるペースト層１３及び１４（第１０図）が素
子１２の側面に被着する長さｌと等しい厚さＴに
塗着されている。
０の表面には、端子電極形成用の導電性ペースト
２１が所定の均一厚さＴ、即ち焼成して端子電極
となるペースト層１３及び１４（第１０図）が素
子１２の側面に被着する長さｌと等しい厚さＴに
塗着されている。
ただし、ペースト２１の所定厚さＴは、基板２
０の表面に導電性ペースト塊を乗せ、第５図に示
す治具２２の１対の大径部２３を基板２０の表面
に転がす又は滑べらしてペースト塊を均すと、ペ
ースト塊は磁具大径部２３の直径Ｄと治具小径部
２４の直径ｄとの差の1/2の厚さとなるため、該
直径差の1/2が所定厚さＴになるように、治具２
２の直径Ｄとｄを設定することにより極めて容易
に得られる。
０の表面に導電性ペースト塊を乗せ、第５図に示
す治具２２の１対の大径部２３を基板２０の表面
に転がす又は滑べらしてペースト塊を均すと、ペ
ースト塊は磁具大径部２３の直径Ｄと治具小径部
２４の直径ｄとの差の1/2の厚さとなるため、該
直径差の1/2が所定厚さＴになるように、治具２
２の直径Ｄとｄを設定することにより極めて容易
に得られる。
第６図イの素子を治具に粘着させる工程及び第
７図の側面図イとその断面図ロにおいて、基板２
０の表面に並列する複数個の素子１２の中央部を
横切るように、治具１５の粘着テープ１６を押接
すると、各素子１２は粘着テープ１６を介して治
具１５に並列状態で接着される。その際、基板２
０にゴム弾性を有するシリコンゴムを使用するこ
とにより、素子１２の厚さのばらつき該ゴム弾性
が吸収し、前記押接する力を均等化させることが
できる。
７図の側面図イとその断面図ロにおいて、基板２
０の表面に並列する複数個の素子１２の中央部を
横切るように、治具１５の粘着テープ１６を押接
すると、各素子１２は粘着テープ１６を介して治
具１５に並列状態で接着される。その際、基板２
０にゴム弾性を有するシリコンゴムを使用するこ
とにより、素子１２の厚さのばらつき該ゴム弾性
が吸収し、前記押接する力を均等化させることが
できる。
第６図ロの一方の素子端面に導電性ペーストを
被着する工程及び第８図において、ペースト２１
が塗着された基板２０を水平に保持し、複数個の
素子１２が接着された治具１５を横に寝かして、
各素子１２の端面１７をペースト２１に浸漬す
る。その結果、素子１２には焼成されて一方の端
子電極となるペースト層１３（第９図）が被着さ
れ、その長さｌは端面１７を基板２０の表面に接
するまで押下することにより、ペースト２１の厚
さＴとほぼ等しくなる。
被着する工程及び第８図において、ペースト２１
が塗着された基板２０を水平に保持し、複数個の
素子１２が接着された治具１５を横に寝かして、
各素子１２の端面１７をペースト２１に浸漬す
る。その結果、素子１２には焼成されて一方の端
子電極となるペースト層１３（第９図）が被着さ
れ、その長さｌは端面１７を基板２０の表面に接
するまで押下することにより、ペースト２１の厚
さＴとほぼ等しくなる。
第６図ハの他方の素子端面に導電性ペーストを
被着する工程及び第９図において、治具１５を裏
返して各素子１２の端面１８を基板上のペースト
層２１に浸漬し、端面１８と基板２０の表面とが
接するようにする。その結果、各素子には焼成さ
れて他方の端子電極となるペースト層１４（第１
０図）が長さｌにわたり被着される。
被着する工程及び第９図において、治具１５を裏
返して各素子１２の端面１８を基板上のペースト
層２１に浸漬し、端面１８と基板２０の表面とが
接するようにする。その結果、各素子には焼成さ
れて他方の端子電極となるペースト層１４（第１
０図）が長さｌにわたり被着される。
第６図ニの導電性ペーストを乾燥する工程及び
第１０図において、治具１５に接着された素子１
２はそのまま治具１５とともに、乾燥炉へ挿入し
て80℃〜150℃で適宜時間だけ加熱する。その結
果、ペースト層１３と１４は乾燥され、他の物と
接触してもくつつかないようになる。
第１０図において、治具１５に接着された素子１
２はそのまま治具１５とともに、乾燥炉へ挿入し
て80℃〜150℃で適宜時間だけ加熱する。その結
果、ペースト層１３と１４は乾燥され、他の物と
接触してもくつつかないようになる。
第６図ホの治具から素子を取り外す工程及び第
１０図において、手作業等により各素子１２を治
具１５から取り外したのち、第６図ヘの導電性ペ
ーストを焼付ける工程において、各素子１２を焼
成炉へ挿入し例えば850℃に加熱して、乾燥ペー
スト層１３と１４を焼成し、チツプ形積層セラミ
ツクコンデンサが完成する。
１０図において、手作業等により各素子１２を治
具１５から取り外したのち、第６図ヘの導電性ペ
ーストを焼付ける工程において、各素子１２を焼
成炉へ挿入し例えば850℃に加熱して、乾燥ペー
スト層１３と１４を焼成し、チツプ形積層セラミ
ツクコンデンサが完成する。
第１１図において、厚さ方向の側面図で示す板
状治具３１は、第２図に示した治具１５を幅方向
へ背中合せにした形状であり、粘着テープ（第２
図のテープ１６と同等品）３２と３３は、治具３
１の長さ方向の対向２辺（図示上辺と下辺）を覆
うように接着されている。従つて、治具３１は図
中１点鎖線で示す如く素子３４を対向させて接着
可能であり治具１５と同じ長さにしたとき、治具
１５に接着できる素子数の２倍量の素子３４を同
時に処理することができるようになる。
状治具３１は、第２図に示した治具１５を幅方向
へ背中合せにした形状であり、粘着テープ（第２
図のテープ１６と同等品）３２と３３は、治具３
１の長さ方向の対向２辺（図示上辺と下辺）を覆
うように接着されている。従つて、治具３１は図
中１点鎖線で示す如く素子３４を対向させて接着
可能であり治具１５と同じ長さにしたとき、治具
１５に接着できる素子数の２倍量の素子３４を同
時に処理することができるようになる。
(g) 発明の効果
以上、実施例について説明した如く本発明方法
によれば、回路部品素子の対向端面それぞれに端
子電極を形成するのに際して複数個ずつ処理でき
ること、対向端面それぞれに別工程で塗着させた
端子電極形成用ペースト層を同時乾燥・焼成でき
ること、端子電極の長さが均一化すること、使用
する治具類の構造が簡易であり安価に作成できる
こと等の効果があり、特に小規模量産の手段とし
て極めて有利である。
によれば、回路部品素子の対向端面それぞれに端
子電極を形成するのに際して複数個ずつ処理でき
ること、対向端面それぞれに別工程で塗着させた
端子電極形成用ペースト層を同時乾燥・焼成でき
ること、端子電極の長さが均一化すること、使用
する治具類の構造が簡易であり安価に作成できる
こと等の効果があり、特に小規模量産の手段とし
て極めて有利である。
第１図はチツプ形積層セラミツクコンデンサの
拡大側面図、第２図は本発明の一実施例に使用し
た素子接着用板状治具の長さ方向側面図イと厚さ
方向側面図ロ、第３図は前記実施例において素子
を基板の表面に並列させた平面図イとその側面図
ロ、第４図は前記実施例において導電性ペースト
を基板の表面に均一厚さで塗着した平面図イとそ
の側面図、第５図は前記均一厚さに塗着する治具
の一例を示す斜視図、第６図は前記実施例の主要
工程を順次示した図、第７図〜第１０図は第６図
の主要工程を説明するための図、第１１図は他の
実施例になる板状治具の厚さ方向側面図である。 なお図中において、１はチツプ形積層セラミツ
クコンデンサ、２，１２，３４はコンデンサ素
子、３，４は端子電極、１３，１４は端子電極形
成（被焼成）用ペースト層、１５，３１は板状治
具、１６，３２，３３は粘着テープ（粘着剤）、
１７，１８は素子１２の端子電極形成端面、１９
は素子整列用基板、２０は導電性ペースト用基
板、２１は基板２０の表面に塗着した導電性ペー
ストである。
拡大側面図、第２図は本発明の一実施例に使用し
た素子接着用板状治具の長さ方向側面図イと厚さ
方向側面図ロ、第３図は前記実施例において素子
を基板の表面に並列させた平面図イとその側面図
ロ、第４図は前記実施例において導電性ペースト
を基板の表面に均一厚さで塗着した平面図イとそ
の側面図、第５図は前記均一厚さに塗着する治具
の一例を示す斜視図、第６図は前記実施例の主要
工程を順次示した図、第７図〜第１０図は第６図
の主要工程を説明するための図、第１１図は他の
実施例になる板状治具の厚さ方向側面図である。 なお図中において、１はチツプ形積層セラミツ
クコンデンサ、２，１２，３４はコンデンサ素
子、３，４は端子電極、１３，１４は端子電極形
成（被焼成）用ペースト層、１５，３１は板状治
具、１６，３２，３３は粘着テープ（粘着剤）、
１７，１８は素子１２の端子電極形成端面、１９
は素子整列用基板、２０は導電性ペースト用基
板、２１は基板２０の表面に塗着した導電性ペー
ストである。
Claims (1)
- 【特許請求の範囲】 １ １対の端子電極が素子の長さ方向の対向端面
それぞれを覆つて形成されたチツプ形回路部品に
おいて、端子電極が形成されない素子側面のほぼ
中央部を粘着剤にて板状治具の端子電極対向間隔
よりも幅が狭い端面に接着させる工程と、端子電
極用導電性ペーストをガラス等にてなる基板の表
面に所定厚さで塗着させる工程と、該塗着された
ペーストに素子の長さ方向端面を浸漬し該端面に
被焼成ペースト層を被着させる工程と、該ペース
ト層を乾燥させる工程と、該素子を該治具から取
り外す工程と、該取り外した素子の乾燥ペースト
層を焼成する工程とを順次含むことを特徴とした
チツプ形回路部品の端子電極形成方法。 ２ 複数個の前記端子電極未形成素子を前記側面
の幅方向に適宜量だけ離してゴム弾性を有する基
板の表面に並列させ、複数個の素子それぞれには
前記各工程により端子電極を同時形成させること
を特徴とした前記特許請求の範囲第１項に記載し
たチツプ形回路部品の端子電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12797782A JPS5918626A (ja) | 1982-07-22 | 1982-07-22 | チツプ形回路部品の端子電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12797782A JPS5918626A (ja) | 1982-07-22 | 1982-07-22 | チツプ形回路部品の端子電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5918626A JPS5918626A (ja) | 1984-01-31 |
| JPS6251488B2 true JPS6251488B2 (ja) | 1987-10-30 |
Family
ID=14973374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12797782A Granted JPS5918626A (ja) | 1982-07-22 | 1982-07-22 | チツプ形回路部品の端子電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918626A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01178691U (ja) * | 1988-06-07 | 1989-12-21 | ||
| JPH027196A (ja) * | 1988-06-27 | 1990-01-11 | Nohmi Bosai Ltd | 差動式スポット型感知器及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2583866B2 (ja) * | 1986-12-25 | 1997-02-19 | 松下電器産業株式会社 | 水晶発振子組立方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS528463A (en) * | 1975-07-09 | 1977-01-22 | Nitsuko Ltd | Method of coating paint onto electronic parts |
| JPS5442645A (en) * | 1977-09-09 | 1979-04-04 | Nippon Electric Co | Method of making laminated condenser |
| JPS54103536A (en) * | 1978-02-02 | 1979-08-15 | Murata Manufacturing Co | Method of attaching external electrode for electronic components |
-
1982
- 1982-07-22 JP JP12797782A patent/JPS5918626A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS528463A (en) * | 1975-07-09 | 1977-01-22 | Nitsuko Ltd | Method of coating paint onto electronic parts |
| JPS5442645A (en) * | 1977-09-09 | 1979-04-04 | Nippon Electric Co | Method of making laminated condenser |
| JPS54103536A (en) * | 1978-02-02 | 1979-08-15 | Murata Manufacturing Co | Method of attaching external electrode for electronic components |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01178691U (ja) * | 1988-06-07 | 1989-12-21 | ||
| JPH027196A (ja) * | 1988-06-27 | 1990-01-11 | Nohmi Bosai Ltd | 差動式スポット型感知器及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5918626A (ja) | 1984-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4852227A (en) | Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge | |
| US8914956B2 (en) | Manufacturing method for monolithic ceramic electronic component | |
| JPH04291712A (ja) | 電子部品チップ用ホルダおよび電子部品チップの取扱方法 | |
| JPS58209133A (ja) | 電気接続方法及びそれを利用する個人カ−ド | |
| US4017968A (en) | Method of making plated through hole printed circuit board | |
| US3992761A (en) | Method of making multi-layer capacitors | |
| CA1049108A (en) | Method for making multi-layer capacitors | |
| JPS6251488B2 (ja) | ||
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| JPS5914693A (ja) | プリント基板装置の製造方法 | |
| JP3289561B2 (ja) | 電子部品およびその製造方法 | |
| JPH03248410A (ja) | セラミック部品の外部電極の製造方法 | |
| JPH0727622Y2 (ja) | チップ状セラミック電子部品 | |
| JP2505197B2 (ja) | 積層セラミツクコンデンサの外部電極形成方法 | |
| JPS63224210A (ja) | チツプコンデンサの端面研磨方法 | |
| JP3092455B2 (ja) | 電子部品のメッキ下地電極形成方法 | |
| JPH08264369A (ja) | 積層セラミック型電子部品 | |
| JP3152045B2 (ja) | 電子部品の外部電極形成方法 | |
| JPH02113516A (ja) | チップ状電子部品の端面塗布方法 | |
| JPH0822930A (ja) | セラミック電子部品の製造方法 | |
| JPS6320816A (ja) | 電子部品の製造方法 | |
| JPS61296706A (ja) | セラミツク電子部品の製造方法 | |
| JPH0611019B2 (ja) | 円筒形磁器コンデンサの製造方法 | |
| JP2000252159A (ja) | 積層セラミックコンデンサ | |
| JPH0461214A (ja) | 積層型セラミックコンデンサ |