JPH08264369A - 積層セラミック型電子部品 - Google Patents
積層セラミック型電子部品Info
- Publication number
- JPH08264369A JPH08264369A JP7086020A JP8602095A JPH08264369A JP H08264369 A JPH08264369 A JP H08264369A JP 7086020 A JP7086020 A JP 7086020A JP 8602095 A JP8602095 A JP 8602095A JP H08264369 A JPH08264369 A JP H08264369A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- external electrode
- electrode
- ceramic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 積層セラミック型電子部品を回路基板上に半
田付けで固定し装着した時、クラックのない、信頼性の
高い、かつ生産性の良い積層セラミック型電子部品を提
供するものである。 【構成】 セラミック層９と内部電極２又は内部導体が
所定の間隔を置いて交互に重ねられたセラミック体１の
端面及びこれに続く端面の周縁部１０に、ガラスペース
トにより形成された外部電極第１層６を形成し、その外
部電極第１層６の上の端面部分のみに銀ペ−スト又は銀
−パラジウムペーストにより外部電極第２層７を形成
し、この外部電極第２層７の上にニッケル層と半田層か
らなる端子電極４が形成された構造の積層セラミック型
電子部品。
田付けで固定し装着した時、クラックのない、信頼性の
高い、かつ生産性の良い積層セラミック型電子部品を提
供するものである。 【構成】 セラミック層９と内部電極２又は内部導体が
所定の間隔を置いて交互に重ねられたセラミック体１の
端面及びこれに続く端面の周縁部１０に、ガラスペース
トにより形成された外部電極第１層６を形成し、その外
部電極第１層６の上の端面部分のみに銀ペ−スト又は銀
−パラジウムペーストにより外部電極第２層７を形成
し、この外部電極第２層７の上にニッケル層と半田層か
らなる端子電極４が形成された構造の積層セラミック型
電子部品。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器に使用される
積層セラミック型電子部品に関し、特に、積層セラミッ
クコンデンサや積層セラミックインダクタ等の積層セラ
ミック型電子部品の外部電極に関する。
積層セラミック型電子部品に関し、特に、積層セラミッ
クコンデンサや積層セラミックインダクタ等の積層セラ
ミック型電子部品の外部電極に関する。
【０００２】
【従来の技術】この種の積層セラミック型電子部品に
は、積層セラミックコンデンサや積層インダクタ、セラ
ミック抵抗体、半導体セラミック素子等がある。従来の
技術について、積層セラミックコンデンサの例を用い
て、以下に説明する。図３は、従来の積層セラミックコ
ンデンサを示し、図３（ａ）は斜視図であり、図３
（ｂ）は断面図である。
は、積層セラミックコンデンサや積層インダクタ、セラ
ミック抵抗体、半導体セラミック素子等がある。従来の
技術について、積層セラミックコンデンサの例を用い
て、以下に説明する。図３は、従来の積層セラミックコ
ンデンサを示し、図３（ａ）は斜視図であり、図３
（ｂ）は断面図である。
【０００３】従来の積層セラミックコンデンサは、誘電
性のセラミック体１の内部に、異なる極性の内部電極２
が所定の間隔を置いて交互に重ねられ、各々の極性の内
部電極は、それぞれセラミック体１の各端面に引き出さ
れ、外部電極３と接続するように形成されている。外部
電極３の上に外部と接続するための端子電極４１が形成
されている。
性のセラミック体１の内部に、異なる極性の内部電極２
が所定の間隔を置いて交互に重ねられ、各々の極性の内
部電極は、それぞれセラミック体１の各端面に引き出さ
れ、外部電極３と接続するように形成されている。外部
電極３の上に外部と接続するための端子電極４１が形成
されている。
【０００４】外部電極３用の電極材は、セラミック体１
のセラミック層９との密着性を高めるために、銀または
銀−パラジウム等の導電性金属に、鉛−ケイ素系等のガ
ラスフリットを含有している。この外部電極３用電極材
をセラミック体１の端面および該端面に接する周縁部に
塗布、焼付け処理する。次に、外部電極３の表面に露出
する非導電性のガラスフリット層を機械的、化学的に取
り除く。
のセラミック層９との密着性を高めるために、銀または
銀−パラジウム等の導電性金属に、鉛−ケイ素系等のガ
ラスフリットを含有している。この外部電極３用電極材
をセラミック体１の端面および該端面に接する周縁部に
塗布、焼付け処理する。次に、外部電極３の表面に露出
する非導電性のガラスフリット層を機械的、化学的に取
り除く。
【０００５】ガラスフリット層を取り除いた外部電極３
の全面に１〜２μｍ厚以上のニッケル層と２μｍ厚以上
の半田層からなる端子電極４１を形成する。この端子電
極４１の半田層は、実装基板に積層セラミックコンデン
サを半田付けする時、密着強度を上げたり、半田の濡れ
性を良好にするために設けられており、又、ニッケル層
は、外部電極用電極材が実装時や半田層の形成時に半田
食われ現象を起こさないように設けられている。
の全面に１〜２μｍ厚以上のニッケル層と２μｍ厚以上
の半田層からなる端子電極４１を形成する。この端子電
極４１の半田層は、実装基板に積層セラミックコンデン
サを半田付けする時、密着強度を上げたり、半田の濡れ
性を良好にするために設けられており、又、ニッケル層
は、外部電極用電極材が実装時や半田層の形成時に半田
食われ現象を起こさないように設けられている。
【０００６】
【発明が解決しようとする課題】ところで、積層セラミ
ックコンデンサを回路基板に装着し、半田付けで固定す
る際、半田付けの熱による各端子電極用材料層の熱伸縮
応力や引っ張り応力等の応力が生じる。そのため、積層
セラミックコンデンサの外部電極周縁部の端部８にクラ
ック５が集中して発生するという問題があった。
ックコンデンサを回路基板に装着し、半田付けで固定す
る際、半田付けの熱による各端子電極用材料層の熱伸縮
応力や引っ張り応力等の応力が生じる。そのため、積層
セラミックコンデンサの外部電極周縁部の端部８にクラ
ック５が集中して発生するという問題があった。
【０００７】一方、クラック５をなくすために、種々の
方策がとられている。すなわち、外部電極周縁部に半田
が付かないように、外部電極周縁部を残して、その内側
のガラスフリットを取り除いて、端子電極層をメッキ法
等により設けていた。あるいは、積層セラミックコンデ
ンサの端面と接する外部電極周縁部をエポキシ樹脂等で
被覆したり、絶縁テープ等でマスキングし、その内側の
端面に端子電極を形成し、その後にマスキングを取り除
く方策がとられている。以上の方法により、積層セラミ
ックコンデンサの外部電極周縁部にニッケル層や半田層
が付かないようにし、応力の集中を防ぎ、クラックの発
生をなくしていた。しかし、これらの方法は作業内容が
複雑で、生産効率が低下するという問題があった。
方策がとられている。すなわち、外部電極周縁部に半田
が付かないように、外部電極周縁部を残して、その内側
のガラスフリットを取り除いて、端子電極層をメッキ法
等により設けていた。あるいは、積層セラミックコンデ
ンサの端面と接する外部電極周縁部をエポキシ樹脂等で
被覆したり、絶縁テープ等でマスキングし、その内側の
端面に端子電極を形成し、その後にマスキングを取り除
く方策がとられている。以上の方法により、積層セラミ
ックコンデンサの外部電極周縁部にニッケル層や半田層
が付かないようにし、応力の集中を防ぎ、クラックの発
生をなくしていた。しかし、これらの方法は作業内容が
複雑で、生産効率が低下するという問題があった。
【０００８】本発明の課題は、以上の問題点を解消し
た、積層セラミック型電子部品を回路基板上に装着し
て、半田付けした時、クラックが発生しない、信頼性の
高い、かつ生産性の良い積層セラミック型電子部品を提
供するものである。
た、積層セラミック型電子部品を回路基板上に装着し
て、半田付けした時、クラックが発生しない、信頼性の
高い、かつ生産性の良い積層セラミック型電子部品を提
供するものである。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、セラミック層と内部電極層とを交互に積
層して積層体を形成し、前記積層体の対向する端面に、
それぞれ前記内部電極層を引出し接続する外部電極を設
けた積層セラミック型電子部品において、前記端面およ
び該端面に接する周縁部に外部電極電極第１層としてガ
ラスペーストを用いて形成し、その上の前記周縁部を除
いた部分のみに外部電極第２層として銀または銀−パラ
ジウムペーストを用いた外部電極を形成した構成の積層
セラミック型電子部品を供する。
に、本発明は、セラミック層と内部電極層とを交互に積
層して積層体を形成し、前記積層体の対向する端面に、
それぞれ前記内部電極層を引出し接続する外部電極を設
けた積層セラミック型電子部品において、前記端面およ
び該端面に接する周縁部に外部電極電極第１層としてガ
ラスペーストを用いて形成し、その上の前記周縁部を除
いた部分のみに外部電極第２層として銀または銀−パラ
ジウムペーストを用いた外部電極を形成した構成の積層
セラミック型電子部品を供する。
【００１０】また、上記積層セラミック型電子部品にお
いて、前記外部電極第２層上にニッケル層と該ニッケル
層の上に半田層を形成して、外部接続用の端子電極を構
成した積層セラミック型電子部品を供する。
いて、前記外部電極第２層上にニッケル層と該ニッケル
層の上に半田層を形成して、外部接続用の端子電極を構
成した積層セラミック型電子部品を供する。
【００１１】
【作用】本発明の上記外部電極を構成することにより、
端子電極層を形成した際に、セラミック体の端面と接す
る周縁部に形成された第１電極層は、主成分がガラスで
あるため、そのガラス成分により端子電極層が形成され
難く、外部電極第２層として周縁部を除く端面のみに形
成された部分だけに形成されることになる。これによ
り、回路基板実装時の半田付け等による熱伸縮応力やニ
ッケル層の引っ張り応力等がセラミック体と接する外部
電極周縁部の先端に応力集中せず、応力が緩和されてク
ラック発生の心配がなくなり、信頼性が向上する。か
つ、外部電極表面の薄いガラスフリット層を外部電極周
縁部以外の部分のみを取り除く等の複雑で精密な作業の
必要もなく、又、セラミック体と接する外部電極周縁部
部分にマスキングしたり、これを取り除いたり、樹脂の
コーティング等の複雑な工程がないため、生産性が向上
する。
端子電極層を形成した際に、セラミック体の端面と接す
る周縁部に形成された第１電極層は、主成分がガラスで
あるため、そのガラス成分により端子電極層が形成され
難く、外部電極第２層として周縁部を除く端面のみに形
成された部分だけに形成されることになる。これによ
り、回路基板実装時の半田付け等による熱伸縮応力やニ
ッケル層の引っ張り応力等がセラミック体と接する外部
電極周縁部の先端に応力集中せず、応力が緩和されてク
ラック発生の心配がなくなり、信頼性が向上する。か
つ、外部電極表面の薄いガラスフリット層を外部電極周
縁部以外の部分のみを取り除く等の複雑で精密な作業の
必要もなく、又、セラミック体と接する外部電極周縁部
部分にマスキングしたり、これを取り除いたり、樹脂の
コーティング等の複雑な工程がないため、生産性が向上
する。
【００１２】
【実施例】本発明の実施例について、代表例として、積
層セラミックコンデンサを取り上げ、図面を用いて説明
する。
層セラミックコンデンサを取り上げ、図面を用いて説明
する。
【００１３】図１は、本発明の積層セラミックコンデン
サを説明するための図である。図１（ａ）は斜視図であ
り、図１（ｂ）はその断面図である。図２は、誘電性セ
ラミック層９と内部電極層から構成された積層体（セラ
ミック体１）の斜視図である。
サを説明するための図である。図１（ａ）は斜視図であ
り、図１（ｂ）はその断面図である。図２は、誘電性セ
ラミック層９と内部電極層から構成された積層体（セラ
ミック体１）の斜視図である。
【００１４】図１（ａ）、図１（ｂ）に示すように、セ
ラミック体１の内部に内部電極２が所定の間隔を置いて
交互に重ねられ、内部電極は、各極性毎にそれぞれセラ
ミック体の側面（端面２ａ，２ｂ、図２参照）に引き出
され、端面に形成される各外部電極第１層６に接続され
る。また、外部電極第１層６の上に外部電極第２層７が
形成されており、その上に端子電極４が形成されてい
る。
ラミック体１の内部に内部電極２が所定の間隔を置いて
交互に重ねられ、内部電極は、各極性毎にそれぞれセラ
ミック体の側面（端面２ａ，２ｂ、図２参照）に引き出
され、端面に形成される各外部電極第１層６に接続され
る。また、外部電極第１層６の上に外部電極第２層７が
形成されており、その上に端子電極４が形成されてい
る。
【００１５】外部電極第１層６はガラスペーストで形成
され、セラミック体１の内部電極２と接続する両端面と
該両端面に接する周縁部に５００〜６００℃で熱処理さ
れて形成されている。更にその上に、セラミック体１の
両端面のみに銀ペーストを塗布し、６００〜８００℃に
焼付けて外部電極第２層７を形成する。ここで、ガラス
ペーストは、セラミック体１と外部電極第２層７の密着
強度を高める役目を持ち、しかも、内部電極２と外部電
極第２層７とは、外部電極第２層７を焼付けした際、外
部電極第１層が再度軟化して外部電極第２層の導電物質
が浸透するため電気的に接続される。最後に、外部電極
第２層７の上にニッケルメッキ法によりニッケル層を施
した後、半田層を施して端子電極４を形成する。従っ
て、端子電極４は外部電極第２層７の両端面だけに形成
され、周縁部には形成されない。
され、セラミック体１の内部電極２と接続する両端面と
該両端面に接する周縁部に５００〜６００℃で熱処理さ
れて形成されている。更にその上に、セラミック体１の
両端面のみに銀ペーストを塗布し、６００〜８００℃に
焼付けて外部電極第２層７を形成する。ここで、ガラス
ペーストは、セラミック体１と外部電極第２層７の密着
強度を高める役目を持ち、しかも、内部電極２と外部電
極第２層７とは、外部電極第２層７を焼付けした際、外
部電極第１層が再度軟化して外部電極第２層の導電物質
が浸透するため電気的に接続される。最後に、外部電極
第２層７の上にニッケルメッキ法によりニッケル層を施
した後、半田層を施して端子電極４を形成する。従っ
て、端子電極４は外部電極第２層７の両端面だけに形成
され、周縁部には形成されない。
【００１６】次に、図２に示すように、セラミック層９
と内部電極２から構成された大きな積層体から個々の積
層体（セラミック体１）を切断して、積層セラミックコ
ンデンサを形成する製造方法について説明する。セラミ
ック体１は、セラミック粉末に鉛系プロブスカイト構造
をもつ粉末を使い、内部電極２に銀−パラジウム系を用
いた。内部電極を形成したセラミックシートを複数枚交
互に積層して、１００〜１５０ｋｇ／ｃｍ2圧力で熱プ
レスにより圧着し、一体化した。一体化したプレス体を
カッターで切断し、生チップとする。この生チップを焼
成し、焼成上がりのチップ、即ちセラミック体１を得
る。次に、前述したように、セラミック体１の端面２ａ
と２ｂと、それらの周縁部に外部電極及び端子電極を形
成して積層セラミックコンデンサを得る。
と内部電極２から構成された大きな積層体から個々の積
層体（セラミック体１）を切断して、積層セラミックコ
ンデンサを形成する製造方法について説明する。セラミ
ック体１は、セラミック粉末に鉛系プロブスカイト構造
をもつ粉末を使い、内部電極２に銀−パラジウム系を用
いた。内部電極を形成したセラミックシートを複数枚交
互に積層して、１００〜１５０ｋｇ／ｃｍ2圧力で熱プ
レスにより圧着し、一体化した。一体化したプレス体を
カッターで切断し、生チップとする。この生チップを焼
成し、焼成上がりのチップ、即ちセラミック体１を得
る。次に、前述したように、セラミック体１の端面２ａ
と２ｂと、それらの周縁部に外部電極及び端子電極を形
成して積層セラミックコンデンサを得る。
【００１７】表１に、本発明の実施例及び比較例として
の従来品について、各々５０個の試料を採り、リフロー
方式及びフロー方式による基板への半田固定した場合の
クラック発生による不良率と、温度サイクル試験による
電気容量の変化による不良率を示した。
の従来品について、各々５０個の試料を採り、リフロー
方式及びフロー方式による基板への半田固定した場合の
クラック発生による不良率と、温度サイクル試験による
電気容量の変化による不良率を示した。
【００１８】
【００１９】クラック発生率に関するリフロー方式の試
験は、予備半田した厚さ１.５ｍｍのアルミナ基板に試
料の積層セラミックコンデンサを載置し、仮接着してか
ら予熱１５０℃−９０秒加え、半田付け温度２３５℃−
３０秒、自然冷却の工程を通して行った。
験は、予備半田した厚さ１.５ｍｍのアルミナ基板に試
料の積層セラミックコンデンサを載置し、仮接着してか
ら予熱１５０℃−９０秒加え、半田付け温度２３５℃−
３０秒、自然冷却の工程を通して行った。
【００２０】フロー方式の試験は、予備半田しない厚さ
１.５ｍｍのアルミナ基板に積層セラミックコンデンサ
を載置し、仮接着してから、予熱１５０℃−９０秒加
え、２４０℃−５秒半田浴槽に基板ごと漬けて半田付け
し、その後、自然冷却した。
１.５ｍｍのアルミナ基板に積層セラミックコンデンサ
を載置し、仮接着してから、予熱１５０℃−９０秒加
え、２４０℃−５秒半田浴槽に基板ごと漬けて半田付け
し、その後、自然冷却した。
【００２１】クラックの有無は、各試験後、基板から積
層セラミックコンデンサを外し、樹脂で埋め断面を研磨
し、顕微鏡で観察した。
層セラミックコンデンサを外し、樹脂で埋め断面を研磨
し、顕微鏡で観察した。
【００２２】温度サイクル試験は、リフロー方式で半田
した後、特性規格に合格したものを−５５℃〜＋１２５
℃間を１サイクル１時間で１０回加えて行った。
した後、特性規格に合格したものを−５５℃〜＋１２５
℃間を１サイクル１時間で１０回加えて行った。
【００２３】ここで、クラックの発生率は、積層セラミ
ックコンデンサを１個につき４コーナー観察し、計２０
０コーナー（５０個×４コーナー）を基準に不良の発生
率を算出した。試料の大きさは、幅１.６ｍｍ、長さ３.
２ｍｍ、厚さ１.０ｍｍである。
ックコンデンサを１個につき４コーナー観察し、計２０
０コーナー（５０個×４コーナー）を基準に不良の発生
率を算出した。試料の大きさは、幅１.６ｍｍ、長さ３.
２ｍｍ、厚さ１.０ｍｍである。
【００２４】従来品でリフロー方式とフロー方式を比較
すると、フロー方式のほうが、端子電極４に半田が多く
付くので、クラックの発生率が著しく高くなったと考え
られる。また、温度サイクル試験では、従来品の場合、
既に内部電極に小さなクラックが発生していたため、温
度サイクルにより更にクラックが増大し、電気容量の変
化による不良が生じたと考える。
すると、フロー方式のほうが、端子電極４に半田が多く
付くので、クラックの発生率が著しく高くなったと考え
られる。また、温度サイクル試験では、従来品の場合、
既に内部電極に小さなクラックが発生していたため、温
度サイクルにより更にクラックが増大し、電気容量の変
化による不良が生じたと考える。
【００２５】以上のように、本発明による積層セラミッ
クコンデンサのクラック発生率は、０％であった。本発
明品の場合、外部電極第２層７と端子電極４が、積層セ
ラミックコンデンサの端面にのみ形成されているため、
半田が該端面にのみ付き、半田付け等の熱による伸縮応
力やニッケル膜の引っ張り応力に対して、周縁部への応
力集中が避けられるので、クラックの発生が防止でき
た。なお、本実施例の説明では、積層セラミックコンデ
ンサの例で説明したが、同様な構造の外部電極を持つ積
層セラミックインダクタや半導体セラミック素子におい
ても、実施例と同様の効果が得られた。
クコンデンサのクラック発生率は、０％であった。本発
明品の場合、外部電極第２層７と端子電極４が、積層セ
ラミックコンデンサの端面にのみ形成されているため、
半田が該端面にのみ付き、半田付け等の熱による伸縮応
力やニッケル膜の引っ張り応力に対して、周縁部への応
力集中が避けられるので、クラックの発生が防止でき
た。なお、本実施例の説明では、積層セラミックコンデ
ンサの例で説明したが、同様な構造の外部電極を持つ積
層セラミックインダクタや半導体セラミック素子におい
ても、実施例と同様の効果が得られた。
【００２６】
【発明の効果】以上、述べたように、本発明によれば、
積層セラミック型電子部品の外部電極第１層をガラスペ
ーストで形成し、その上に、端面部のみ外部電極第２層
として、銀、あるいは銀−パラジウムを形成し、更に、
前記外部電極第２層の上に端子電極としてニッケル層と
半田層を順次形成することにより、回路基板に実装し半
田付けする際クラック等の破損の心配がないので、信頼
性が高く、製造に際して簡単な工程で作れ、歩留がよい
ので、高い生産効率の積層セラミック型電子部品を提供
することができる。
積層セラミック型電子部品の外部電極第１層をガラスペ
ーストで形成し、その上に、端面部のみ外部電極第２層
として、銀、あるいは銀−パラジウムを形成し、更に、
前記外部電極第２層の上に端子電極としてニッケル層と
半田層を順次形成することにより、回路基板に実装し半
田付けする際クラック等の破損の心配がないので、信頼
性が高く、製造に際して簡単な工程で作れ、歩留がよい
ので、高い生産効率の積層セラミック型電子部品を提供
することができる。
【図１】本発明の積層セラミックコンデンサを示し、図
１（ａ）は斜視図、図１（ｂ）は断面図。
１（ａ）は斜視図、図１（ｂ）は断面図。
【図２】セラミック体層内部電極から構成された積層体
（セラミック体）の斜視図。
（セラミック体）の斜視図。
【図３】従来の積層セラミックコンデンサを示し、図３
（ａ）は斜視図、図３（ｂ）は断面図。
（ａ）は斜視図、図３（ｂ）は断面図。
１ セラミック体 ２ 内部電極 ２ａ，２ｂ セラミック体の端面 ３ 外部電極 ４，４１ 端子電極 ５ クラック ６ （ガラスペーストにより形成された）外部電極第
１層 ７ （銀ペーストまたは銀−パラジウムにより形成さ
れた）外部電極第２層 ８ 外部電極の周縁部の端部 ９ セラミック層 １０ 周縁部
１層 ７ （銀ペーストまたは銀−パラジウムにより形成さ
れた）外部電極第２層 ８ 外部電極の周縁部の端部 ９ セラミック層 １０ 周縁部
Claims (2)
- 【請求項１】 セラミック層と内部電極層とを交互に積
層して積層体を形成し、前記積層体の対向する端面に、
それぞれ前記内部電極層を引出し接続する外部電極を設
けた積層セラミック型電子部品において、前記端面およ
び該端面に接する周縁部に外部電極第１層としてガラス
ペーストを用いて形成し、その上の前記周縁部を除いた
部分のみに外部電極第２層として銀または銀−パラジウ
ムペーストを用いた外部電極を形成したことを特徴とす
る積層セラミック型電子部品。 - 【請求項２】 請求項１記載の積層セラミック型電子部
品において、前記外部電極第２層の上に、ニッケル層と
該ニッケル層の上に半田層を形成して、外部接続用の端
子電極を設けたことを特徴とする積層セラミック型電子
部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086020A JPH08264369A (ja) | 1995-03-17 | 1995-03-17 | 積層セラミック型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086020A JPH08264369A (ja) | 1995-03-17 | 1995-03-17 | 積層セラミック型電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264369A true JPH08264369A (ja) | 1996-10-11 |
Family
ID=13874991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7086020A Pending JPH08264369A (ja) | 1995-03-17 | 1995-03-17 | 積層セラミック型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264369A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091588A (ja) * | 2006-09-30 | 2008-04-17 | Nippon Chemicon Corp | 端子付きコンデンサの製造方法 |
| JP2008251617A (ja) * | 2007-03-29 | 2008-10-16 | Tdk Corp | 電子部品の製造方法 |
| KR101119582B1 (ko) * | 2009-07-01 | 2012-02-22 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 |
| JP2017204390A (ja) * | 2016-05-12 | 2017-11-16 | 株式会社村田製作所 | 導電性ペーストおよび電子部品の製造方法 |
-
1995
- 1995-03-17 JP JP7086020A patent/JPH08264369A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091588A (ja) * | 2006-09-30 | 2008-04-17 | Nippon Chemicon Corp | 端子付きコンデンサの製造方法 |
| JP2008251617A (ja) * | 2007-03-29 | 2008-10-16 | Tdk Corp | 電子部品の製造方法 |
| JP4661815B2 (ja) * | 2007-03-29 | 2011-03-30 | Ｔｄｋ株式会社 | 電子部品の製造方法 |
| KR101119582B1 (ko) * | 2009-07-01 | 2012-02-22 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 |
| JP2017204390A (ja) * | 2016-05-12 | 2017-11-16 | 株式会社村田製作所 | 導電性ペーストおよび電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| KR101679937B1 (ko) | 세라믹기판 및 그 제조방법 | |
| US20160276104A1 (en) | Electronic component and method for producing the same | |
| TW432401B (en) | Method of producing thermistor chips | |
| KR20040031680A (ko) | 전자 장치 및 그 제조 방법 | |
| JP3307133B2 (ja) | セラミック電子部品 | |
| JP2004259991A (ja) | 積層セラミック部品 | |
| JP2000306764A (ja) | セラミック電子部品及びその製造方法 | |
| JP4427960B2 (ja) | 薄膜積層電子部品の製造方法 | |
| JPH08264369A (ja) | 積層セラミック型電子部品 | |
| JPH0897072A (ja) | 積層セラミックチップ型電子部品 | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JP3227242B2 (ja) | 積層セラミックコンデンサ並びにその製造方法 | |
| JP2001210886A (ja) | 積層型圧電アクチュエータ | |
| JPH07201636A (ja) | 積層電子部品及びその製造方法 | |
| JPH1140460A (ja) | 積層セラミック電子部品 | |
| JPH1117308A (ja) | 電子部品の実装構造 | |
| JPH0217619A (ja) | チップ状電子部品 | |
| WO2022270299A1 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP2006041319A (ja) | 表面実装型多連コンデンサ及びその実装構造 | |
| TW435003B (en) | Manufacturing method of LC filter | |
| JPH08203773A (ja) | チップ型積層セラミックコンデンサの製造方法 | |
| JPH04206910A (ja) | 積層コイルの製造方法 | |
| JPH09134844A (ja) | チップ形積層セラミックコンデンサの製造方法 | |
| JPH0888138A (ja) | セラミック電子部品 |