JPS6251012B2 - - Google Patents
Info
- Publication number
- JPS6251012B2 JPS6251012B2 JP54053028A JP5302879A JPS6251012B2 JP S6251012 B2 JPS6251012 B2 JP S6251012B2 JP 54053028 A JP54053028 A JP 54053028A JP 5302879 A JP5302879 A JP 5302879A JP S6251012 B2 JPS6251012 B2 JP S6251012B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- multiplexed signal
- pulse
- staff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004904 shortening Methods 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は独立同期方式PCM回線切換装置にお
いて受信側のクロツク同期確立時間を短縮するス
タツフ制御回路に関するものである。
いて受信側のクロツク同期確立時間を短縮するス
タツフ制御回路に関するものである。
独立同期方式の無線PCM装置においては、搬
送波端局からのl(lは正の整数)本の信号は同
期がとれていない。しかしながら、位相変調をす
る場合にはm(mは正の整数)本のPCMパルス
列つまり無線変調周波数は周波数同期、位相同期
がとれている必要があるために、パルススタツフ
イング方式によりm本の信号列の同期をとる。
送波端局からのl(lは正の整数)本の信号は同
期がとれていない。しかしながら、位相変調をす
る場合にはm(mは正の整数)本のPCMパルス
列つまり無線変調周波数は周波数同期、位相同期
がとれている必要があるために、パルススタツフ
イング方式によりm本の信号列の同期をとる。
すなわち、送信の入力側にて多重化信号の周波
数を監視していて無線の変数周波数と等価になる
ように、多重化信号のパルス列に無線区間にて任
意にビツトを挿入している。
数を監視していて無線の変数周波数と等価になる
ように、多重化信号のパルス列に無線区間にて任
意にビツトを挿入している。
ここで、入力多重化信号l本の周波数差に対し
て無線区間にて挿入できる最大周波数を(α+
β)Hz、多重化信号の周波数が標準のときに無線
にて挿入する周波数をαHzとすると、平均スタツ
フレイトρはρ=α/(α+β)で表わすことが
できる。この平均スタツフレイトρは、スタツフ
イングによつて生じるスタツフジツタと、更にあ
まり大きくすると無線周波数が大きくなり、変調
スペクトラムが拡がるという点から、10〜20%位
に選ばれるのが普通である。送信側のクロツク再
生は電圧制御発振器(VCO)を使用せずにフイ
ルタのみでクロツク抽出を行う場合が多く見られ
るが、この場合、搬送波端局の周波数を監視して
いる回路は多重化信号がないとき“スタツフ情報
あり”または“スタツフ情報無し”のどちらかに
固定されてしまう。従つて、受信側でみると、多
重化信号の標準周波数をfo(Hz)とすると、“ス
タツフ情報あり”で固定されたときにはfo−β
(Hz)、“スタツフ情報なし”で固定されたときに
はfo+α(Hz)の周波数の多重化信号が入力され
て来たのと等価になる。平均スタツフレイト10〜
20%の場合には受信側クロツク同期範囲はfo±r
(Hz)(ただしα≦r)となることが多い。すなわ
ち、多重化信号がなくその信号の周波数を監視し
ている回路が“スタツフ情報なし”で固定される
と、受信側のクロツクはfo+α(Hz)で同期して
待機状態となつている。
て無線区間にて挿入できる最大周波数を(α+
β)Hz、多重化信号の周波数が標準のときに無線
にて挿入する周波数をαHzとすると、平均スタツ
フレイトρはρ=α/(α+β)で表わすことが
できる。この平均スタツフレイトρは、スタツフ
イングによつて生じるスタツフジツタと、更にあ
まり大きくすると無線周波数が大きくなり、変調
スペクトラムが拡がるという点から、10〜20%位
に選ばれるのが普通である。送信側のクロツク再
生は電圧制御発振器(VCO)を使用せずにフイ
ルタのみでクロツク抽出を行う場合が多く見られ
るが、この場合、搬送波端局の周波数を監視して
いる回路は多重化信号がないとき“スタツフ情報
あり”または“スタツフ情報無し”のどちらかに
固定されてしまう。従つて、受信側でみると、多
重化信号の標準周波数をfo(Hz)とすると、“ス
タツフ情報あり”で固定されたときにはfo−β
(Hz)、“スタツフ情報なし”で固定されたときに
はfo+α(Hz)の周波数の多重化信号が入力され
て来たのと等価になる。平均スタツフレイト10〜
20%の場合には受信側クロツク同期範囲はfo±r
(Hz)(ただしα≦r)となることが多い。すなわ
ち、多重化信号がなくその信号の周波数を監視し
ている回路が“スタツフ情報なし”で固定される
と、受信側のクロツクはfo+α(Hz)で同期して
待機状態となつている。
ここで、標準周波数foの多重化信号がPCM無
線装置に入つてくると受信側クロツクはfo+αか
ら標準周波数foに同期するが、このときのクロツ
ク同期確立時間はfo+αとfo差の2乗α2に比例
する。従つて、無線にて挿入する周波数αが大き
ければ大きいほどクロツク同期確立の時間は長く
なる欠点がある。
線装置に入つてくると受信側クロツクはfo+αか
ら標準周波数foに同期するが、このときのクロツ
ク同期確立時間はfo+αとfo差の2乗α2に比例
する。従つて、無線にて挿入する周波数αが大き
ければ大きいほどクロツク同期確立の時間は長く
なる欠点がある。
即ち、独立同期方式PCM装置において送信側
クロツク再生を電圧制御発振器(VCO)を使用
せずにフイルタによりクロツク抽出をしている場
合、入力周波数が無いときにスタツフ制御回路の
出力信号がfo+αの状態で止まつていると、多重
化信号が無線装置に入つて来てから受信側のクロ
ツク同期が確立するまでに時間がかかる欠点があ
る。
クロツク再生を電圧制御発振器(VCO)を使用
せずにフイルタによりクロツク抽出をしている場
合、入力周波数が無いときにスタツフ制御回路の
出力信号がfo+αの状態で止まつていると、多重
化信号が無線装置に入つて来てから受信側のクロ
ツク同期が確立するまでに時間がかかる欠点があ
る。
本発明は従来の上記欠点を解決するためになさ
れたものであり、従つて本発明の目的は、送信側
の入力信号周波数を監視しているスタツフ制御回
路を制御することにより、受信側の電圧制御発振
器(VCO)の発振周波数を標準発振周波数付近
で発振させておき、クロツク同期確立時間の短縮
を計ることができる新規なスタツフ制御回路を提
供することにある。
れたものであり、従つて本発明の目的は、送信側
の入力信号周波数を監視しているスタツフ制御回
路を制御することにより、受信側の電圧制御発振
器(VCO)の発振周波数を標準発振周波数付近
で発振させておき、クロツク同期確立時間の短縮
を計ることができる新規なスタツフ制御回路を提
供することにある。
本発明によれば、送信側のクロツク再生をフイ
ルタによるクロツク抽出にて行う独立同期方式の
PCM装置において、入力多重化信号無しの情報
で、スタツフ情報信号ありに固定することによ
り、受信側電圧制御発振器が自走周波数になるよ
うに制御する手段を有することを特徴とするスタ
ツフ制御回路、が与えられる。
ルタによるクロツク抽出にて行う独立同期方式の
PCM装置において、入力多重化信号無しの情報
で、スタツフ情報信号ありに固定することによ
り、受信側電圧制御発振器が自走周波数になるよ
うに制御する手段を有することを特徴とするスタ
ツフ制御回路、が与えられる。
次に本発明をその最も好ましい一実施例につい
て図面を参照しながら詳細に説明しよう。
て図面を参照しながら詳細に説明しよう。
第1図は本発明に係るスタツフ制御回路の一実
施例を示すブロツク構成図である。第1図の参照
番号1を含む部分が本発明の要部であつて、多重
化信号の周波数を監視している回路で送信側の速
度変換回路の構成部分である。
施例を示すブロツク構成図である。第1図の参照
番号1を含む部分が本発明の要部であつて、多重
化信号の周波数を監視している回路で送信側の速
度変換回路の構成部分である。
2は多重化信号をバツフアメモリに書き込むた
めのクロツクパルスを発生するn進リングカウン
タであり、その入力クロツクパルスは多重化信号
の中からクロツク成分を抽出しクロツクパルスと
して無線回線の監視ビツトを付加する前の論理回
路を動作させるためのものである(以下このクロ
ツクパルスをfLと呼ぶ)。3は多重化信号を一時
記憶するためのバツフアメモリである。4はバツ
フアメモリ3に書き込まれた信号を読み出すため
のクロツクパルスを発生するn進リングカウンタ
である。5はバツフアメモリ3が空になる前にス
タツフ制御信号にて無線側のクロツクパルスfH
を1パルス止めることによりバツフアメモリ3が
空になるのを防ぐゲート回路である。ここで、
fHは無線回線監視用ビツトを付加した後のクロ
ツクパルスであり、周波数はfL<fHとなる。
めのクロツクパルスを発生するn進リングカウン
タであり、その入力クロツクパルスは多重化信号
の中からクロツク成分を抽出しクロツクパルスと
して無線回線の監視ビツトを付加する前の論理回
路を動作させるためのものである(以下このクロ
ツクパルスをfLと呼ぶ)。3は多重化信号を一時
記憶するためのバツフアメモリである。4はバツ
フアメモリ3に書き込まれた信号を読み出すため
のクロツクパルスを発生するn進リングカウンタ
である。5はバツフアメモリ3が空になる前にス
タツフ制御信号にて無線側のクロツクパルスfH
を1パルス止めることによりバツフアメモリ3が
空になるのを防ぐゲート回路である。ここで、
fHは無線回線監視用ビツトを付加した後のクロ
ツクパルスであり、周波数はfL<fHとなる。
1は例えばD形フリツプフロツプにより構成さ
れ、その入力D端子にはfL/nの周波数の書き
込みパルスPW(第2図a)が入力され、入力C
端子には(fH−α)/nの周波数の読み出しパ
ルスPR(第2図b)が入力される(fH:無線周
波数)。送信側では書き込みパルスPWよりも読み
出しパルスPRの方が周波数が高いために、読み
出しパルスPRは、しだいに書き込みパルスPWに
追いつき、やがてそのままでは書き込みパルスP
Wを追い抜いてしまうが、第2図a〜cに見られ
る如く、読み出しパルスPRが書き込みパルスPW
に時刻t1で追いついた時に、フリツプフロツプ1
の出力Q端子からはスタツフ情報ビツト信号SI
“スタツフ請求”が出力され、スタツフビツト挿
入可能な位置にくるとゲート回路5にスタツフ制
御信号SCが入力し、クロツクパルスを1個とめ
ることにより、読み出しパルスPRが書き込みパ
ルスPWを追い越してしまうのを禁止している。
従つて、読み出しパルスの周波数が等価的に遅く
なつたことになりこの時刻をt2とすると、第2図
t2のときに読み出しパルスPRが後にもどること
になる。第2図a,b,cは正常に動作している
場合のタイムチヤートである。すなわち、等価的
にfLとfH−αの周波数は同じものとなる。
れ、その入力D端子にはfL/nの周波数の書き
込みパルスPW(第2図a)が入力され、入力C
端子には(fH−α)/nの周波数の読み出しパ
ルスPR(第2図b)が入力される(fH:無線周
波数)。送信側では書き込みパルスPWよりも読み
出しパルスPRの方が周波数が高いために、読み
出しパルスPRは、しだいに書き込みパルスPWに
追いつき、やがてそのままでは書き込みパルスP
Wを追い抜いてしまうが、第2図a〜cに見られ
る如く、読み出しパルスPRが書き込みパルスPW
に時刻t1で追いついた時に、フリツプフロツプ1
の出力Q端子からはスタツフ情報ビツト信号SI
“スタツフ請求”が出力され、スタツフビツト挿
入可能な位置にくるとゲート回路5にスタツフ制
御信号SCが入力し、クロツクパルスを1個とめ
ることにより、読み出しパルスPRが書き込みパ
ルスPWを追い越してしまうのを禁止している。
従つて、読み出しパルスの周波数が等価的に遅く
なつたことになりこの時刻をt2とすると、第2図
t2のときに読み出しパルスPRが後にもどること
になる。第2図a,b,cは正常に動作している
場合のタイムチヤートである。すなわち、等価的
にfLとfH−αの周波数は同じものとなる。
第2図dは入力多重化信号なしの情報を利用し
てフリツプフロツプ1を制御したときの出力Q端
子の出力である。即ちフリツプフロツプ1の回路
は、入力多重化信号がないという情報で出力Q端
子を制御して入力多重化信号の周波数を等価的に
fo−β(Hz)と受信側に判断させる。このとき、
受信側のクロツク同期はfo+α(Hz)では同期す
るが、fo−β(Hz)では同期できない。また、受
信側電圧制御発振器(VCO)は入力周波数に対
して同期できないときには自走周波数で発振する
ことになる。従つて、入力多重化信号がない時に
は受信側電圧制御発振器(VCO)は自走周波数
(fo付近)で発振しているために、多重化信号が
入つて来たときの受信クロツク同期確立時間は非
常に短いものとなる。
てフリツプフロツプ1を制御したときの出力Q端
子の出力である。即ちフリツプフロツプ1の回路
は、入力多重化信号がないという情報で出力Q端
子を制御して入力多重化信号の周波数を等価的に
fo−β(Hz)と受信側に判断させる。このとき、
受信側のクロツク同期はfo+α(Hz)では同期す
るが、fo−β(Hz)では同期できない。また、受
信側電圧制御発振器(VCO)は入力周波数に対
して同期できないときには自走周波数で発振する
ことになる。従つて、入力多重化信号がない時に
は受信側電圧制御発振器(VCO)は自走周波数
(fo付近)で発振しているために、多重化信号が
入つて来たときの受信クロツク同期確立時間は非
常に短いものとなる。
独立同期方式のPCM回線装置では入力多重化
信号の数は2列以上であるために、予備回線監視
用パイロツト信号の数が多い。この場合、予備回
線の回線監視は無線で挿入したビツトだけで行う
方法もある。つまり、パイロツトは使用しない。
このような場合、N対1システムの予備回線には
常時多重化信号が流れていないため、受信側の電
圧制御発振器(VCO)は標準周波数から離れた
ところでロツクすることがあると、回線切替時
に、予備回線の受信側の電圧制御発振器
(VCO)のクロツク同期確立に時間がかかり回線
切替時間そのものが長くなつてしまう。
信号の数は2列以上であるために、予備回線監視
用パイロツト信号の数が多い。この場合、予備回
線の回線監視は無線で挿入したビツトだけで行う
方法もある。つまり、パイロツトは使用しない。
このような場合、N対1システムの予備回線には
常時多重化信号が流れていないため、受信側の電
圧制御発振器(VCO)は標準周波数から離れた
ところでロツクすることがあると、回線切替時
に、予備回線の受信側の電圧制御発振器
(VCO)のクロツク同期確立に時間がかかり回線
切替時間そのものが長くなつてしまう。
この場合受信側の電圧制御発振器(VCO)の
ノイズバンドを広げることにより、クロツク同期
確立時間は改善されるが、あまり広くするとクロ
ツクのS/Nが悪くなつてしまう。
ノイズバンドを広げることにより、クロツク同期
確立時間は改善されるが、あまり広くするとクロ
ツクのS/Nが悪くなつてしまう。
本発明は以上の如く構成され、作用するもので
あり、本発明によれば、非常に簡単な構成でクロ
ツク同期確立時間が短くなり、回線切替時間も短
くできる効果がある。
あり、本発明によれば、非常に簡単な構成でクロ
ツク同期確立時間が短くなり、回線切替時間も短
くできる効果がある。
第1図は本発明の一実施例を示すブロツク構成
図、第2図a〜dは第1図に示した一実施例の動
作タイムチヤートである。 1…フリツプフロツプ、2,4…n進リングカ
ウンタ、3…バツフアメモリ、5…ゲート回路。
図、第2図a〜dは第1図に示した一実施例の動
作タイムチヤートである。 1…フリツプフロツプ、2,4…n進リングカ
ウンタ、3…バツフアメモリ、5…ゲート回路。
Claims (1)
- 1 送信側のクロツク再生をフイルタによるクロ
ツク抽出にて行う独立同期方式のPCM無線装置
の送信側において、入力多重化信号の周波数を監
視するスタツフ制御回路を入力多重化信号無しの
情報で制御することによりスタツフ情報を制御
し、受信側電圧制御発振器の周波数が自走周波数
となるようにして電圧制御発振器の同期引き込み
時間を短くするようにしたことを特徴とするスタ
ツフ制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5302879A JPS55145454A (en) | 1979-04-28 | 1979-04-28 | Stuff control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5302879A JPS55145454A (en) | 1979-04-28 | 1979-04-28 | Stuff control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55145454A JPS55145454A (en) | 1980-11-13 |
JPS6251012B2 true JPS6251012B2 (ja) | 1987-10-28 |
Family
ID=12931428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5302879A Granted JPS55145454A (en) | 1979-04-28 | 1979-04-28 | Stuff control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55145454A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01161104U (ja) * | 1988-04-30 | 1989-11-09 |
-
1979
- 1979-04-28 JP JP5302879A patent/JPS55145454A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01161104U (ja) * | 1988-04-30 | 1989-11-09 |
Also Published As
Publication number | Publication date |
---|---|
JPS55145454A (en) | 1980-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4973860A (en) | Circuit for synchronizing an asynchronous input signal to a high frequency clock | |
US3982195A (en) | Method and apparatus for decoding diphase signals | |
JP3084151B2 (ja) | 情報処理システム | |
JPH0642663B2 (ja) | ディジタル通信方式の中間中継局 | |
JPS594900B2 (ja) | クロック再生回路 | |
GB1481849A (en) | Digital code transmission systems | |
JPS6214546A (ja) | 準同期バツフア制御方式 | |
JPS5812776B2 (ja) | デイジタルシンゴウノソクドヘンカンカイロ | |
US4804928A (en) | Phase-frequency compare circuit for phase lock loop | |
JPS6251012B2 (ja) | ||
US4489421A (en) | Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks | |
US3761625A (en) | Digital method and means for frequency shift keying | |
US3692941A (en) | Data exchange and coupling apparatus | |
JPS62102648A (ja) | Qam信号からの搬送波再生用捕捉引込回路 | |
JPS5923496B2 (ja) | タイミング抽出方式 | |
CA1254270A (en) | Phase-locked loop | |
JP2743846B2 (ja) | 位相同期回路 | |
JPS5819056A (ja) | クロツク再生回路 | |
JP3122801B2 (ja) | ポインタ処理回路 | |
SU1053317A2 (ru) | Устройство дл асинхронного сопр жени каналов св зи | |
JPS58198937A (ja) | デイジタルデ−タ伝送の同期補正方式 | |
JPS59835Y2 (ja) | ディジタル通信系の通信方式の変換装置 | |
JPH0834462B2 (ja) | フレームアライナ装置 | |
JP2522259B2 (ja) | デイジタル型位相同期方法 | |
JPS6350896B2 (ja) |