SU1053317A2 - Устройство дл асинхронного сопр жени каналов св зи - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ АСИНХРОННОГО СОПРЯЖЕНИЯ КАНАЛОВ СВЯЗИ по авт. св. 748896, о т л и ч а ю щ е е С Я тем, что, с целью уменьшени  низкочастотных флуктуации выходного сигнала в широком диапазоне нестабильности частоты абонентов, на передающей стороне введены перераспределитель тактов передачи, блок временного выравнивани  тактор и первый блок временного преобразовани  сигналов, причем выходы перераспределител  тактов передачи подключены соответственно к первому входу первого блока временного преобразовани  сигна, лов, к второму входу блока управле-. НИН и через блок временного выравнивани  тактов - к входу считывани  блока пам ти, выход которого подключен к второму входу первого блока временного преобразовани  сигналов, к третьему входу которого подключен второй выход блока управлени , а выходы первого блока временного преобразовани  сигналов  вл ютс  соответственно входами основного и дополнительного каналов св зи, а на приемной стороне введены второй блок временного преобразовани  сигналов и перераспределитель тактов приема, причём выходы второго блока временного преобразовани  сигналов подключены соответственно к входу дешифратора команд и к входу записи блока пам ти, а выходы перераспределител  тактов приема подключены к соответствующим входам второго блока временного преобразовани  сигналов, дешифратора команд и блока пам ти, входы второго блока временного преобразо .вани  сигналов подключены к выходам основного и дополнительного каналов св зи, а входы ререраспределителей тактов передачи и приема  вл ютс  соответственно входами основной и дополнительной последовательностей СП тактовых импульсов. ы со |

Description

Изобретение относитс  к технике электросв зи и может быть использова но в многоканальных системах с временным разделением каналов. По основному авт.св. № 748896 известно устройство дл  асинхронного сопр жени  каналов св зи, содержащее на передающей стороне последовательно соединенные блок фазовой автоподстройки частоты (ФАПЧ) блок пам ти , фаговый дискриминатор и блок управлени , причем на вход блока (ФАП и на второй вход блока пам ти подан абонентский сигнал, на третий вход блока пам ти поданы считывающие импульсы , а четвертый вход блока пам  ти соединен с первым выходом блока управлени , второй выход блока пам  ти подключен к основному каналу св  зи, а второй выход блока управлени  - к .дополнительномуканалу св зи , и на приемной стороне последовательно соединенные дешифратор команд блок пам ти и фазовый дискриминатор при этом вход дешифратора команд соединен с дополнительным каиалом св зи, второй вход блока пам ти сое динен с основным каналом св зи, на третий вход блока пам ти поданы импульсы записи, к четвертому входу подключен выход блока формировани  частоты считывани , а выход блока пам ти  вл етс  выходом устройства, :а также последовательно соединенные синтезатор сигналов низких частот и блок управлени  скоростью считывани  выход которого подключен к входу бло ка формировани  частоты считывани , причем второй вход блока управлени  скоростью считывани  соединен с первым выходом блока пам ти, третий вход соединен с выходом фазового дискриминатора, выход блока формировани  частоты считывани  подключен к четвертому входу блока пам ти, а на вход синтезатора сигналов низких частот поданы управл ющие сигналы l Однако в известном устройстве расширение диапазона нестабильности частоты абонентов приводит к увеличению фазовых флуктуации выходного сигнала,, Цель изобретени  - уменьшение низкочастотных флуктуации выходного сигнала в широком диапазоне нестабильности частоты абонентов. Эта цель достигаетс  тем, что в устройство дл  асинхронного сопр жени  каналов св зи, содержащее на передающей стороне последовательно соединенные блок (ФАПЧ), блок пам ти , фазовый дискриминатор и блок управлени , причем на вход блока (ФАПЧ) и на второй вход блока пам ти подан абонентский сигнал, на третий вход блока пам ти поданы считывающие импульсы, а четвертый вход блока пам ти соединен с первым выходом блока управлени , второй выход блока пам ти подключен к основному каналу св зи, а второй выход блока управлени  - к дополнительному каналу св зи , и на приемной стороне последовательно соединенные дешифратор команд , блок пам ти и фазовый дискриминатор , при этом вход дешифратора команд соединен с дополнительным каналом св зи, второй вход блока пам ти соединен с основ-ным каналом св зи , на третий вход блока пам ти поданы и 5пyльcы записи, к четвертому входу подключен выход блока формировани  частоты считывани , а выход блока пам ти  вл етс  выходом устройства , а также последовательно соединенные синтезатор сигналов низких частот и блок управлени  скоростью считывани , выход которого подключен к входу блока формировани  частоты считывани , причем второй вход блока управлени  скоростью считывани  соединен с первым выходом блока пам ти, третий вход соединен с выходом фазового дискриминатора, выход блока формировани  частоты считывани  подключен к четвертому входу блока пам ти, а на вход синтезатора сигнешов низких частот поданы управл ющие импульсы, на передающей стороне введены перераспределитель . тактов передачи, блок временного выравнивани  тактов и первый блок временного преобразовани  сигналов , причем выходы перераспредели-; тел  тактов передачи подключены соответственно к первому входу первого блока временного преобразовани  сигналов, к второму входу блока управлени  и через блок временного выравнивани  тактов - к входу считывани  блока пам ти, выход которого подключен к второму входу первого блока временного преобразовани  сиг налов, к третьему входу которого подключен второй выход блока управлени , а выходы первого блока временного преобразовани  сигналов  вл ютс  соответственно входами основного и дополнительного каналов св зи, а на приемной стороне вв.едены второй блок временного преобразовани  сигналов и перераспределитель тактов приема, причем выходы второго блока временного преобразовани  сигналов подключены соответственно к входу дешифратора команд и к входу записи блока пам ти, а выходы перераспределител  тактов приема подключены к соответствующим входам второго блока временного преобразовани  сигналов, дешифратора команд и блока пам ти, входы второго блока временного преобразовани  сигналов подклюены к выходам основного и дополниельного каналов св зи, а входы перераспределителей тактов передачи и приема  вл ютс  соответственно входами основной и дополнительной последовательности тактовых импульсов .

На фиг.1 приведена структурна  электрическа  схема предлагаемого устройства; на фиг.2 - графики изменени  фазы частоты считывани  в известном и предлагаемом устройстве.

Устройство дл  асинхронного с|опр жени  каналов св зи содержит блок (ФАПЧ) 1, блок 2 пам ти, фазовый дискриминатор 3, блок 4 управлени ,

.дешифратор 5 команд, блок 6 пам ти (приемной стороны), фазовый дискриминатор 7, синтезатор 8 сигналов низких частот, блок 9 управлени  . скоростью считывани , блок 10 формировани , частоты считывани , блокИ временного выравнивани  тактов, первый блок 12 временного преобразовани  сигналов, перераспределитель 13 тактов передачи, второй блок 14 временного преобр.азовани  сигналов и перераспределитель 15 тактов приема .

Период следовани  активных команд стаффинга уменьшаетс  за счет перераспределени  тактов основного и дополнительного каналов св зи без изменени  номинальной скорости в групповом синхронном потоке.

На фиг.2 показано изменение фазы тактовой частоты абонентского сигнала на передаче относительно,татовой частоты основного канала св зи (фиг. 26) , а на фиг.22 - соответственно изменение фазы частоты считывани  из блока пам ти на прием

В известном устройстве.

: Дл - формировани  частоты считывани  в блок 10 формировани  частоты

считывани  поступает из синтезатора 8 сигналрв низких частот соответствующа  положению блока 6 пам ти частотна  добавка, образу  таким образом дл  каждого разр да блока 6 пам ти соответствующую градацию частоты считывани . На фиг. показано изменение фаз двух частотных градаций, соответствующих двум со седним разр дам пам ти.

Частота считывани  (фиг. 2&) формируетс  с помощью двух частотных градаций следующим образом.

В течение.времени О-Т частота считывани  соответствует первой частотной градации (фиг. 2а). В момент Т| происходит фазовый сдвиг на 21 между тактами записи и считывани , а в течение времени Tj считывани  информации происходит из другог разр да пам ти частотой, соответбтвующей второй частотной градации (фиг. 25). В момент времени Т проиходит поступление активной команды стаффинга (тактова  частота на передаче (фиг. 21 ) достигает фазового сдвига, равного 21} ), котора  переводит блок 6 пам ти в положение считывани  с частотной градацией (фиг. 2а ). В дальнейшем процесс протекает в той же последовательности . Если сформированную таким образом частоту считывани  (ФИГ..2& ) сравнить с частотой абонента на передаче (фиг. 21), то оказываетс ,

0 что частота считывани  (фиг. 2& ) повтор ет частоту сигнала (фиг.2 ) с посто нным фазовым сдвигом (отрезок А ), и фазовыми флуктуаци ми (отрезок д максимальней размах

5 которых достигает в данном случае +30% от длительности единичного тактового интервала..

При перераспределении тактов основного и дополнительного каналов в предлагаемом устройстве происходит

0 увеличение номинЗшьной частоты основного канала св зи, что равносильно повороту оси (фиг. 2 ) и приводит к уменьшению периода поступлени  активных команд стаффинга (моменты

5 времени , ц , i.(, ,,.,,

Сформированна  при помощи тех же частотных градаций, что и в первом случае, частота считывани  имеет ид (фиг. 26 ). При сравнении фиг.28,

0 е видно, что при увеличении частоты активных команд стаффинга и сохранении тех же частотных градаций резко . снижаетс  максимальный размах фазовых флуктуации (отрезок д) и составл ет

5 + 17%,

Устройство работает следующим образом .

На передаче синхронные тактовые последовательности основного ( )

0 и дополнительного ( ) каналов поступают .от группового оборудовани  на вход перераспределител  13 тактов .передачи, который измен ет (увеличивает ) частоту основного канала путем выделени  h -го такта дополнительно5 го Канала и введени  в основной канал , а также осу1цествл ет исключение этого такта из дополнительного канала .

Преобразованные тактовые последо0 вательности основного (Тосн ) Д° полнительного (Тдо„ ) каналов с выхода блока 13 поступают на вход блока 11 временного выравнивани  тактов и блок 4 управлени  соответственно.

5 Блок 11 временного выравнивани  тактов из неравномерной последовательности TOCH формирует равномерную тактовую последовательность равной частоты, котора  через блок 2 пам ти

0 поступает на фазовый дискриминатор 3 и одновременно производит считывание информации из блока 2 пам ти. Так как частота канала TQCM выбираетс  больше частоты вводимого асинхронного сигнала с учетом его неста5 бильности, то в моменты времени, определ е1уП:«е фазовым дискриминаторо 3, на блок управлени  выдаетс  сигнал , по которому последний формируе команду Убавить и передает ее по дополнительному каналу, после че го по основному каналу передаетс  балластна  посылка,, не несуща  инфо мацив. Информаци  с выхода блока 2 пам  ти, считанна  с частотой Tflfu , и с выхода бло1):а у правлени , считанна  частотой Тдоп/ поступают на первый блок временного преобразовани  сигн лов, который по сигналам от перераспределител  13 тактов передачи производит исключение ti го бита из основного канала и передачу его по дополнительному каналу, восстанавли вает таким образом информацию основ ного канала в тактах г а дополн тельног.о - в тактах Тдол На приемной стороне синхронные тактовые последовательности основного Т(,„ и дополнительного Тдоц каналов поступают на перераспредёлитель 15 тактов приема, в которо производитс , исключение ti -го такта из дополнительного канала и введение его в основной канал, при этом выдаетс  сигнал на второй блок 14 временного преобразовани  сигналов, по которому последний исключает Я-и бит информации из дополнительно го канала,, поступаквдей на вход дешифратора 5 команд, и производит вставку бита в информацию Основного канала, поступающую на вход блока 6 пам ти. Запись информации в блок 6 пам ти и дешифратор 5 команд осуществл етс  преобразованными тактами основного и дополнительного каналов с выхода перераспределител  15 тактов приема. Дешифратор 5 команд при обнаруже Убавить НИИ команды запрещает запись информации в блок б пам ти, который через фазовый дискриминатор 7 выщает сигнал на блок 9 управлени скоростью считывани , который пропускает соответствующую низкочастотную добавку, сформированную синтезатором 8 сигналов низких частот, на блок 10 формировани  частоты считывани . При выборе достаточного превышени  частоты Тдсн над частотой. Tj,p в устройстве может потребоватьс  всего две градации частоты на приеме дл  получени  флуктуации, не превышающих требуемую величину, и следовательно, одно значение низкочастотной добавки , подаваемой на вход блока 10 формировани  частоты считывани  со энав зависимости от знака расхождени  фаз, вырабатываемого фазовым дискриминатором 7. График изменени  фазы выходного сигнала показан на фиг. 2е . Перераспределитель 13 тактов может быть выполнен в виде счетчика числа П и схем И, ИЛИ, ЗАПРЕТ. При этом каждый И -и такт запрещаетс  в тактовой последовательности Тдоп и добавл етс  в последовательность , Блок Д1 -временного выравнивани  тактов может быть выполнен по классической схеме устройства фазовой подстройки частоты, включающей в себ  управл .емый делитель и фазовый . детектор. Блок 12 временного преобразовани  Сигналов может, быть выполнен в виде триггера прив зки и сх&л И, ИЛИ, коммутирующих информацию основного и дополнительного ка«алов. Одно1|менные блоки в приемной части могут быть выполнены аналогично. Предлагаемое устройство, срхра- н   все преимущества основного изобретени , а именно высокую эффективность использовани  канала св зи за счет исключени  второго дополнительного канала св зи позвол ет снизить величину размаха фазовых флуктуации выходного сигнала в широкОм диапазоне нестабильности частоты абонента с одновременным уменьшением числа частотных градаций, при этом уменьшаетс  объем запоминающего устройства и следовательно, уменьшаетс  врем  вхождени  в синхронизм , снижаетс  задержка информации, не происходит усложнени  группового сигнала аппаратуры временного уплотнени . Как показали испытани , величина фазовых флуктуации выходного сигнала не превышает 5% дл  шести асинхронных переприемов и не зависит от текущей нестабильности частоты абонента .

Claims (1)

1. УСТРОЙСТВО ДЛЯ АСИНХРОННОГО СОПРЯЖЕНИЯ КАНАЛОВ СВЯЗИ по авт.

   св. № 748896, отличаю щ ё е с я тем, что, с целью уменьшения низкочастотных флуктуаций выходного сигнала в широком диапазоне нестабильности частоты абонентов, на передающей стороне введены перераспределитель . тактов передачи, блок временного выравнивания тактор и первый блок временного преобразования сигналов, причем выходы перераспределителя тактов передачи подключены соответственно к первому входу первого блока временного преобразования сигналов, к второму входу блока управления й через блок временного выравнивания тактов - к входу считывания блока памяти, выход которого подключен к второму входу первого блока временного преобразования сигналов, к третьему входу которого подключен второй выход блока управления, а выхода первого блока временного преобразования сигналов являются соответственно входами основного и дополнительного каналов связи, а на приемной стороне введены второй блок временного преобразования сигналов и перераспределитель тактов приема, причём выходы второго блока временного преобразования сигналов подключены соответственно к входу дешифратора команд и к входу записи блока памяти, а выходы перераспределителя §| тактов приема подключены к соответствующим входам второго блока времен- ΓΛ ного преобразования сигналов, дешифратора команд и блока памяти, входа второго блока временного преобразования сигналов подключены к выходам основного и дополнительного, каналов связи, а входы церераспределителей тактов передачи и прйема являются соответственно входами основной и дополнительной последовательностей тактовых импульсов.

   СП >