JP2743846B2

JP2743846B2 - 位相同期回路

Info

Publication number: JP2743846B2
Application number: JP6239626A
Authority: JP
Inventors: 誠一宮崎
Original assignee: 誠一宮崎
Priority date: 1994-09-08
Filing date: 1994-09-08
Publication date: 1998-04-22
Anticipated expiration: 2013-04-22
Also published as: JPH0879285A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、伝送系の同期に使用す
る位相同期回路に関し、とくにバス上を、複数のクロッ
ク情報によって動作するフレームが伝送される伝送系に
おいて、クロック同期に使用する、位相同期回路に関す
る。

【０００２】

【従来の技術】ここで伝送系とは、距離の長短を問わ
ず、電気／光などの伝送媒体を問わず、また有線と無線
とを問わず、情報を伝達する系を言う。したがってバス
とは、複数の送受信局が共有する伝送線路だけでなく、
複数の送受信局が共用する空間などを含む。

【０００３】伝送系においては、同期方式が伝送品質、
伝送効率およびコストなどに大きな影響を与える。とく
に複数の送受信機がバスを介して伝送を行う伝送系にお
いては、与えられた伝送仕様に対応して、適切な同期方
式を選択することが重要である。

【０００４】一般に同期は、各伝送ビットを識別するク
ロック同期（ビット同期とも呼ぶ）と、フレームの開始
／終了を識別するフレーム同期とから成る。クロック同
期を取るためのクロック情報は、必ずしも独立したクロ
ック信号でなくてもよい。データ信号などにクロック情
報が含まれている場合には、データ信号などに含まれて
いるクロック情報を抽出して利用することができる。

【０００５】クロック同期の取り方には、各フレーム毎
に同期を更新する方式（以下更新同期と呼ぶ）と、継続
的に同期を取り続ける方式（以下継続同期と呼ぶ）とが
ある。

【０００６】更新同期における一般的なフレーム構成を
図７に示す。各フレームの開始時に、送信局からクロッ
ク同期信号ＰＡを送信し、受信局はこのクロック同期信
号ＰＡによってクロック同期を確立する。次いで送信局
からフレーム開始同期信号ＳＹＳを送り、受信局はこの
フレーム開始同期信号ＳＹＳによってフレーム同期を確
立する。しかる後に送信局からデータ信号ＤＴを送り、
これを受信局が受信する。フレームの終了は、送信局か
らフレーム終了同期信号ＳＹＦを送り、受信局がこれを
検知する。

【０００７】フレーム構成は図７に示す他、各種のバリ
エーションがあるが、何れにしても同期情報を送るオー
バーヘッドのために、実効のデータ伝送効率が低下す
る。

【０００８】更新同期の変形であり最も簡単な同期方式
に、調歩同期方式（別名非同期式）がある。これを図８
に示す。スタートビットＳＴとストップビットＳＰの２
ビットで、クロック同期とフレーム同期の両方を取るこ
とができる。スタートビットＳＴとストップビットＳＰ
とに挟まれてデータＤＴが送られる。簡単でしかも伝送
効率が高いという特徴を有する。その代り同期の信頼性
が低く伝送品質が劣るという欠点を有する。この調歩同
期方式と類似な同期方式も各種使用されている。

【０００９】継続同期においては、マスター局（特定の
送信局が兼ねる場合も多い）からクロック同期信号（ま
たはクロック情報を含む信号）を継続的に（ただし連続
とは限らない）送信し、一般の送受信局は、そのクロッ
ク同期信号（またはクロック情報を含む信号）に同期し
て送受信を行う。伝送系のスタートアップ時（一般には
パワオン時）に１回だけクロック同期を確立すれば良
い。以降はクロック同期が継続され、各フレーム毎にク
ロック同期を確立する必要がないから、伝送効率が高
い。多数のフレームが継続的に逐次伝送されるサイクリ
ック伝送などに適した方式である。

【００１０】しかし継続同期を有効に適用するためには
多くの制約がある。たとえば双方向バスにおいては、バ
ス上には上り信号と下り信号とがあり、両者は別のクロ
ック情報で動作しなければならない。１回線のバスで上
り信号と下り信号とを共用するときは、上り信号と下り
信号とが切り換わる毎に、クロック同期を取り直して同
期を確立することになる。一般にこの切り換わりは頻繁
であり、伝送系のスタートアップ時に１回だけクロック
同期を確立すれば良いという特徴は、失われてしまう。

【００１１】クロック同期においては、伝送品質を高く
する目的で、位相同期回路（ＰＬＬ回路）が使用される
ことが多い。伝送においては、伝送途中に発生する伝送
波形の歪みに起因して、受信した信号にジッタ（時間的
なバラツキ）が発生する。受信側でこのバラツキを補償
して、バラツキの無いきれいなクロックを抽出するため
に、位相同期回路が使用される。従来は位相同期回路は
アナログ回路であったため、位相同期回路が同期を確立
するための時間（引き込み時間）が非常に長いという欠
点があった。

【００１２】最近では位相同期回路にデイジタル回路が
採用され、同期を確立のための時間は著しく短縮されて
いる。しかしそれでも、クロック同期を確立するために
は数十ビットを必要とするものが多く、短いものでも１
０ビット程度は必要とする。図７に示したクロック同期
信号ＰＡは、位相同期回路を使用しているために必要な
ことが多い。

【００１３】位相同期回路を使用すると、更新同期方式
や、上り信号と下り信号が頻繁に交代する継続同期等に
おいては、同期確立のための時間（引き込み時間）を必
要とするから、伝送効率の低下が大きい。とくにフレー
ムのデータ長が短いときは、伝送効率の低下が著しい。

【００１４】以上から１回線のバス上に、たとえば上り
情報と下り情報のように、複数のクロック情報に同期す
るフレームを伝送する伝送系においては、伝送品質、伝
送効率および簡単さ（したがってコスト）を同時に満足
する同期方式は存在しなかった。調歩同期方式またはこ
れと類似の方式は、簡単さと伝送効率の点では優れてい
るが、伝送品質の点で劣る。伝送品質を高めるために位
相同期回路を使用すれば、伝送効率の低下が問題にな
る。

【００１５】

【発明が解決しようとする課題】以上の従来技術に対し
て、本発明の目的は、１回線のバス上に複数のクロック
情報で動作するフレームを伝送する伝送系に使用するこ
とができ、伝送効率を低下させること無く、伝送品質を
高くする位相同期回路を提供することである。

【００１６】さらにまた、前記の課題を満足し、かつ簡
単安価な位相同期回路を提供することにある。

【００１７】

【課題を解決するための手段】上述した課題を解決する
ための本発明の特徴は、バス上を、複数のクロック情報
によって動作するフレームが伝送される伝送系であっ
て、同期すべき特定のクロック情報を含む信号が伝送さ
れている期間の一部または全期間、位相同期回路を動作
させ、その他の期間は、自走期間中の位相偏差が許容誤
差範囲に収るような周波数で自走させる位相同期方式に
おいて、発振器に水晶またはセラミック等の発振子を使
用し、位相比較器にＤ形フリップフロップを使用し、位
相比較器の出力によって前記発振器の発振周波数を２値
ないし多値に変化させる位相同期回路にある。

【００１８】または、発振器に水晶またはセラミック等
の発振子を使用し、位相比較器にＤ形フリップフロップ
を使用する前記の位相同期方式であって、位相比較器の
出力をローパス・フィルタによって平滑化して、電圧制
御発振器の制御電圧として使用するようにしてもよい。

【００１９】

【００２０】

【実施例１】以下本発明を実施例１によって説明する。
この実施例１は、センター局と複数のローカル局との間
で親子式の伝送を行うサイクリック伝送系を、本発明の
実施対象とした例である。クロック同期は継続同期であ
る。また１回線のバスで親子式の双方向の伝送を行うの
で、異なったクロックで動作する、下りフレームと上り
フレームとが、交互に伝送される。

【００２１】図９は、本発明の実施対象の伝送系の構成
を示す。なお図９の伝送系は、以降に示す実施例２ない
し実施例４の実施対象でもある。１０１は１回線のバス
であり、１０２はセンター局（Ｃ）、１０３ないし１０
６はローカル局である。センター局（Ｃ）１０２はバス
１０１の１端に接続されており、下りフレームのマスタ
ー局を兼ねている。ローカル局（ＬＥ）１０６は、バス
１０１の他端に接続されており、上りフレームのマスタ
ー局を兼ねている。ローカル局（ＬＭ）１０３ないし１
０５は、バス１０１の中間に接続されている。図ではロ
ーカル局（ＬＭ）は３局であるが、ローカル局（ＬＭ）
の局数は３台に限定されない。

【００２２】図１０は伝送系のフレーム・フォーマット
である。Ｆは下りフレームで、センター局１０２からロ
ーカル局１０３ないし１０６に、下りフレーム同期信号
ＳＹＦおよびデータ信号ＤＦ０ないしＤＦ３が送信され
る。ＤＦ０、ＤＦ１、ＤＦ２、ＤＦ３は、ローカル局１
０３、１０４、１０５、１０６がそれぞれ受信するデー
タが送信されるタイムスロットである。

【００２３】各ローカル局１０３ないし１０６は、セン
ター局１０２から送信される下りフレーム同期信号ＳＹ
Ｆおよびデータ信号ＤＦ０からＤＦ３の各信号によって
クロック同期をとる。またフレーム同期信号ＳＹＦによ
ってフレーム同期を取り、それによって、送信されてき
た自分宛てのデータ信号ＤＦ０ないしＤＦ３のタイムス
ロットを判定し、そのデータを読み込む。

【００２４】Ｂは上りフレームで、ローカル局（ＬＥ）
１０６から上りフレーム同期信号ＳＹＢが送信される。
各ローカル局１０３から１０５は、上りフレーム同期信
号ＳＹＢによってクロック同期およびフレーム同期を取
る。それに基づいてローカル局１０３ないし１０６は、
自分が送信すべきタイムスロットＤＢ０ないしＤＢ３を
判定し、データ信号を送信する。センター局１０２は、
上りフレーム同期信号ＳＹＢによってクロック同期およ
びフレーム同期を取り、データ信号ＤＢ０ないしＤＢ３
を読み込む。

【００２５】フレーム同期情報信号ＳＹＦ、ＳＹＢ、デ
ータ信号ＤＦ０ないしＤＦ３、ＤＢ０ないしＤＢ３は、
各１ビットの長さであってもよいが、一般には各（等し
いとは限らない）複数ビット長さで構成される。また、
これらの信号にはクロック情報を含んでおり、受信側は
このクロック情報からクロックを抽出してクロック同期
を取ることができる。

【００２６】図１は本実施例における位相同期回路のブ
ロック図である。１は電圧制御発振器等の周波数可変発
振器、２は位相比較器、３はアンドゲートである。ＲＣ
Ｖは、受信された信号または、受信された信号から抽出
したクロック信号である。この信号はジッタを含んでお
り、位相同期回路によって、ジッタの無いきれいなクロ
ック信号ＣＬＫになって出力される。

【００２７】信号ＲＣＶはアンドゲート３に入力され、
その出力は位相比較器２に入力される。アンドゲート３
のもう一方の入力は制御信号ＣＮＴである。制御信号Ｃ
ＮＴがＨ（ハイ）のときは、信号ＲＣＶはアンドゲート
３を通過する。制御信号ＣＮＴがＬ（ロー）のときは、
信号ＲＣＶはアンドゲート３によってゲートされ、アン
ドゲート３の出力には現れない。したがって、制御信号
ＣＮＴがＨのときは図１の回路は位相同期回路として動
作する。制御信号ＣＮＴがＬのときは図１の回路は位相
同期回路として動作せず、信号ＲＣＶに同期すること無
く、ある周波数で自走する。

【００２８】図２は、図１に示した位相同期回路の詳細
回路例である。１１は水晶発振子、１２はインバータ、
１３および１４は抵抗、１５および１６はコンデンサで
あり、これらで発振回路を構成している。水晶発振子１
１は、セラミック発振子などの、安定した発振周波数を
有する他の発振素子に置き換えてもよい。２０はインバ
ータで、発振回路のバッファリングの役割を果たし、イ
ンバータ２０の出力が、発振回路の発振出力、すなわち
位相同期され、ジッタが無くなったクロック信号ＣＬＫ
である。

【００２９】２１はＤ形フリップフロップであり、位相
同期回路の位相比較器である。このフリップフロップは
Ｄ形フリップフロップと同じ効果を有する回路であれば
本発明に含まれ、Ｄ形フリップフロップの素子を使用す
る必要はない。

【００３０】２２はアンドゲートであって、バスからの
入力信号ＲＣＶがアンドゲート２２の１端に入力されて
いる。アンドゲート２２の他端は制御信号ＣＮＴが入力
されている。アンドゲート２２の出力はＤ形フリップフ
ロップ２１のＣ入力に接続されている。ＣＮＴ入力がＨ
（ハイ）のときは、ＲＣＶ入力はそのままアンドゲート
２２から出力される。ＣＮＴ入力がＬ（ロー）のとき
は、ＲＣＶ入力はアンドゲート２２で遮られ出力されな
い。

【００３１】Ｄ形フリップフロップ２１の入力Ｄにはイ
ンバータ２０の出力が接続されている。Ｄ形フリップフ
ロップの入力Ｄと入力Ｃとの位相が比較され、比較の結
果がＱ出力から出力される。Ｃ入力の位相がＤ入力の位
相よりも進んでいるときはＱ出力はＬであり、Ｃ入力の
位相がＤ入力の位相よりも遅れているときは、Ｑ出力は
Ｈとなる。すなわち位相比較の結果はオンオフの２値出
力である。

【００３２】１７はコンデンサ、１８はトランジスタ、
１９は抵抗である。トランジスタ１８と抵抗１９とでス
イッチを作っており、抵抗１９の入力がＨであるかＬで
あるかによってオン／オフとなる。このスイッチは他の
方式のスイッチであってもよい。

【００３３】トランジスタ１８がオンのときは、コンデ
ンサ１７が動作し、トランジスタ１８がオフのときは、
コンデンサ１７は動作しない。このコンデンサ１７の実
効容量は、コンデンサ１６の容量に加算される。その結
果発振回路の発振周波数はトランジスタ１８のオン／オ
フによって変化し、トランジスタ１８がオンのときはオ
フのときよりも発振周波数が低くなる。すなわち発振器
は２値の周波数で発振する。

【００３４】Ｄ形フリップフロップ２１のＱ出力は、抵
抗１９に入力されている。Ｄ形フリップフロップ２１の
Ｑ出力がＨのときの発振器の発振周波数とＬのときの発
振周波数は、信号ＲＣＶが含んでいるクロック情報の周
波数を挟む値に設定されている。したがって、アンドゲ
ート２２のＣＮＴ入力がＨのときは、図２の回路は全体
として位相同期回路として動作する。すなわち信号ＲＣ
Ｖが含んでいるクロック情報に位相同期したクロック信
号ＣＬＫが得られる。

【００３５】アンドゲート２２のＣＮＴ入力がＬのとき
は位相比較が機能しないので、Ｄ形フリップフロップ２
１のＱ出力がＨまたはＬに固定される。したがって前記
２値の何れかの周波数で発振器が自走する。

【００３６】発振子１１が水晶発振子の場合には、Ｄ形
フリップフロップ２１のＱ出力がＨのときの発振器の発
振周波数とＬのときの発振周波数の差は極めて小さい値
である。発振周波数の差は発振周波数のたとえば１／１
００００程度である。したがって、この位相同期回路
は、動作を開始した初期の位相偏差が大きいときに、位
相偏差がほぼゼロになり同期を確立するまでの時間（引
き込み時間）は非常に長い。

【００３７】逆に位相同期が取れているとき（位相偏差
がほぼゼロの状態になっているとき）に、位相比較を停
止して自走した場合には、長時間にわたって位相偏差が
小さい状態を保つことができる。たとえば位相偏差の許
容誤差が５％であるとし、発振周波数の差が上記の値す
なわち１／１００００であるとすれば、自走を開始して
から５００ビットの間は位相偏差は許容誤差内にある。

【００３８】一般の位相同期回路の位相比較入力信号
は、クロック信号でないと動作しない。したがって、ク
ロック情報を含むがクロック波形ではない信号は、その
信号波形をクロック波形に変換整形してから、位相同期
回路の位相比較信号として使用することが必要である。

【００３９】上記の説明では、位相同期回路の入力ＲＣ
Ｖは、バスからの入力信号、すなわちフレーム同期信号
またはデータ信号であり、整形されたクロック波形の信
号ではない。図２に示したようにＤ形フリップフロップ
を位相比較回路として使用すると、Ｃ入力に関しては、
整形されたクロック波形信号である必要が無く、クロッ
ク情報を含んだ非整形のパルス信号であればよい。すな
わちフレーム同期信号やデータ信号を直接Ｄ形フリップ
フロップのＣ入力に入力しても、位相同期回路として動
作する。クロック情報を含む非整形信号をクロック波形
信号に変換整形する回路を省略することができる。

【００４０】しかも図２の位相同期回路は、すでに説明
したように、位相比較をかなり長期間行わなくても同期
を維持できるという特徴を持っている。したがってフレ
ーム同期信号やデータ信号は、クロック情報を各ビット
毎に含んでいる必要はない。ある程度のクロック情報を
含むことが保証されていれば良いという、優れた性質を
持っている。

【００４１】この実施例においては、下りフレームと上
りフレームは異なったクロック情報で動作する。したが
って位相同期回路は下りフレーム用と上りフレーム用の
２組が必要である。

【００４２】図９に示した本発明の実施対象は継続同期
である。したがってパワオン時に一度引き込みを行えば
以降は同期状態を継続する。したがって、この位相同期
回路の引き込み時間が非常に長いということは、欠点に
はならない。

【００４３】以下の説明は、位相同期回路がパワオン時
の引き込みが終了し既に同期状態を継続しているいるも
のとして、行う。この実施例１だけでなく以降に示す実
施例２ないし４についても同様である。

【００４４】図３は、位相同期回路のアンドゲート２２
の一方の入力である制御信号ＣＮＴのタイムチャートの
１例である。このタイムチャートは、ローカル局（Ｌ
Ｍ）１０３から１０５のものであり、センター局１０２
とローカル局（ＬＥ）１０６のタイムチャートは、これ
と若干異なっている。図３のＦおよびＢは伝送系のフレ
ームフォーマットであって、図１０に示したものと同じ
である。

【００４５】ＣＮＴＦは下りフレーム用の位相同期回路
における制御信号である。下りフレームＦ開始前の状態
では、制御信号ＣＮＴＦはＨであり位相同期回路は動作
状態にある。フレーム同期信号ＳＹＦによってクロック
同期が取られる。制御信号ＣＮＴＦがＨのときは、フレ
ーム同期信号ＳＹＦをサーチしており、フレーム同期信
号ＳＹＦが検出される。以降データ信号ＤＦ０ないしＤ
Ｆ３によってもクロック同期が取られる。また下りフレ
ームの終了時点３１が判定され、その時点で制御信号Ｃ
ＮＴＦをＬとする。位相同期回路は自走に入る。この状
態ではフレーム同期信号ＳＹＦのサーチも行わない。

【００４６】ＣＮＴＢは上りフレームの制御信号であ
る。下りフレームＦ開始前の状態では、制御信号ＣＮＴ
Ｂ信号はＬであり位相同期回路は自走している。この状
態ではフレーム同期信号ＳＹＢのサーチは行わない。時
点３１が判定されたとき制御信号ＣＮＴＢはＨとなり、
位相同期回路が動作する。同時にフレーム同期信号ＳＹ
Ｂのサーチも行う。フレーム同期信号ＳＹＢによりクロ
ック同期が取られる。またフレーム同期信号ＳＹＢ終了
の時点３２が判定される。これにより制御信号ＣＮＴＢ
はＬとなり位相同期回路は自走し、フレーム同期情報信
号ＳＹＢのサーチも中止する。さらに上りフレームの終
了時点３３が判定され、その時点で制御信号ＣＮＴＦは
Ｈとなり、下りフレームの位相同期回路は動作状態に入
る。以降これをくり返す。

【００４７】この実施例では、下りフレームは常にセン
ター局１０２から送信され、ローカル局１０３から１０
６はこのフレームを受信する。したがって、データ信号
を含むフレーム全体をクロック情報として使用すること
ができる。制御信号ＣＮＴＦは、下りフレームの全期間
Ｈとなっている。

【００４８】ただし、各ローカル局１０３から１０６
は、フレーム同期信号ＳＹＦが送信されている期間だけ
クロック同期を取れば、クロック同期を継続することが
可能である。したがって、制御信号ＣＮＴＦは、図３の
点線に示すように、時点３５から時点３１までの期間を
Ｌにしてもよい。すなわち位相同期回路は、クロック情
報が送られてくる全期間動作状態である必要はない。ク
ロック同期を継続するのに十分な期間だけ、位相同期回
路が動作していればよい。

【００４９】上りフレームは、ローカル局（ＬＥ）１０
６から、フレーム同期信号ＳＹＢが送信されている期間
が、クロック情報が送信されている期間である。センタ
ー局１０２およびローカル局（ＬＭ）１０３から１０５
は、この期間にクロック同期を取る。したがって制御信
号ＣＮＴＢは、上りフレーム中のフレーム同期信号ＳＹ
Ｂが送信されている期間Ｈとなる。この間にローカル局
（ＬＭ）１０３から１０５はクロック同期を継続し、そ
のクロック情報によって、自分が割り当てられているタ
イムスロットでデータ信号ＤＢ０ないしＤＢ２を送信す
る。

【００５０】ローカル局（ＬＥ）１０６は、自分がマス
ター局を兼ねているから、自分のデータ信号送信には、
位相同期回路を使用してクロック同期を取る必要はな
い。自分が割り当てられているタイムスロットで、デー
タ信号ＤＢ３を送信する。

【００５１】センター局１０２は、フレーム同期信号Ｓ
ＹＢが送信されている期間にクロック同期を継続し、フ
レーム同期信号を検出し、それによってデータ信号ＤＢ
０からＤＢ３を受信する。

【００５２】上りフレームにおいては、ローカル局（Ｌ
Ｅ）１０６は、データ信号をＤＢ３の期間送信している
から、センター局１０２およびローカル局（ＬＭ）１０
３から１０５は、図３において、時点３６から時点３３
までの期間も制御信号ＣＮＴＢをＨにして、位相同期回
路を動作させるようにしてもよい。

【００５３】センター局１０２は、ローカル局（ＬＭ）
１０３ないし１０５から送信されてくるデータ信号ＤＢ
０ないしＤＢ２も受信する。データ信号ＤＢ０ないしＤ
Ｂ２は、ローカル局（ＬＥ）１０６から送信されるフレ
ーム同期信号ＳＹＢに同期してローカル局（ＬＭ）１０
３ないし１０５が送信するから、結果的にフレーム同期
信号ＳＹＢと同じクロックのクロック情報を含んでい
る。したがって、センター局１０２は、上りフレームＢ
の全期間制御信号ＣＮＴＢをＨにして、位相同期回路を
動作させるようにしてもよい。

【００５４】以上いずれの場合においても、制御信号Ｃ
ＮＴ（ＣＮＴＦおよびＣＮＴＢ）がＬとなっている期間
は、位相同期回路が自走する。クロック同期を継続する
ためには、自走期間中の位相偏差が許容誤差範囲内に収
る必要がある。図２の発振器は、前記したように発振周
波数の変化範囲がたとえば１／１００００である。位相
偏差の許容誤差がたとえば５％のとき、下り上りを含め
た全サイクリック周期が５００ビット時間以内であれ
ば、上記の条件は満足される。

【００５５】

【実施例２】次に実施例２について説明する。実施例２
は、実施例１と構成も動作もほぼ同様である。実施例２
の回路構成を図４に示す。実施例１と同じ部分は実施例
１と同じ番号で示してあり、説明も省略する。

【００５６】実施例１に対して次の部分が追加されてい
る。４１はコンデンサ、４２はトランジスタ、４３は抵
抗であり、実施例１におけるコンデンサ１７、トランジ
スタ１８、抵抗１９と同様に動作する。４４はインバー
タであり、その入力は制御信号ＣＮＴに接続され出力は
抵抗４３に接続されている。したがって、制御信号ＣＮ
ＴがＬのときコンデンサ４１は動作し、制御信号ＣＮＴ
がＨのときはコンデンサ４１は動作しない。４５はアン
ドゲートである。Ｄ形フリップフロップ２１のＱ出力
は、このアンドゲート４５を介して抵抗１９に接続され
ている。アンドゲート４５の他の入力は制御信号ＣＮＴ
に接続されている。

【００５７】以上の結果として、制御信号ＣＮＴがＨの
ときは、実施例１と同じ動作となる。制御信号ＣＮＴが
Ｌのときは、コンデンサ４１は動作し、コンデンサ１７
は動作しない。コンデンサ４５の容量はコンデンサ１７
の容量の大略１／２である。したがって制御信号ＣＮＴ
がＬのときの発振周波数、すなわち位相同期回路の自走
周波数は、位相同期回路動作時の発振周波数のほぼ中間
となる。したがって、自走時の位相偏差は実施例１に比
べて更に小さく押さえることができる。位相同期回路の
発振周波数は、制御信号ＣＮＴがＬの期間を含めると、
３値動作になっている。

【００５８】

【実施例３】実施例３も実施例１または実施例２とほぼ
同様である。実施例３の回路構成を図５に示す。図５に
おいても、図２および図４と同じものは同じ番号で示し
てあり、説明も省略する。５１は遅延素子で、一定時間
の遅延を発生する。５２はＤ形フリップフロップであ
る。Ｄ形フリップフロップ２１は実施例１と同様に接続
され動作する。

【００５９】信号ＣＬＫは、遅延素子５１を経由してＤ
形フリップフロップ５２のＤ入力に入力されている。Ｄ
形フリップフロップ５２のＱ出力は抵抗４３に接続され
ている。Ｃ入力はアンドゲート２２の出力が接続されて
いる。遅延素子５１による遅延がある点を除いては、そ
の動作はＤ形フリップフロップ２１と同じである。すな
わちＤ形フリップフロップ５２は位相同期回路の位相比
較器として動作する。ただし比較する位相は遅延素子５
１の遅延時間だけ異なっている。

【００６０】コンデンサ１７および４１の容量は、共に
実施例１のときのコンデンサ１７の値の大略１／２であ
る。制御信号ＣＮＴがＨのときは次のように動作する。
信号ＲＣＶが２つの位相比較器に対して、共に位相が進
んでいるときと、中間にあるときと、共に遅れていると
きとで、発振器の発振周波数が３値に変化する位相同期
回路として動作する。

【００６１】制御信号ＣＮＴがＬのときは、Ｄ形フリッ
プフロップ２１および５２のＱ出力は、それぞれＨまた
はＬとなり、位相同期回路は自走する。自走周波数は、
制御信号ＣＮＴがＬとなる直前の発振周波数であるか
ら、これも３値である。位相同期回路が動作中も、自走
時も、実施例１では発振周波数は２値である。実施例３
では発振周波数は３値に動作するから、位相同期の精
度、自走中の位相偏差、何れも実施例１よりも改善され
る。

【００６２】実施例３は、Ｄ形フリップフロップなどの
組数を増加させることにより、発振器の発振周波数が３
値以上の多値に変化する位相同期回路に、容易にモデイ
ファイすることができる。またこれらは、実施例２の方
式と組み合わせることも容易である。いずれも更に良好
に動作することが期待される。

【００６３】

【実施例４】実施例４の位相同期回路を図６に示す。図
６においても図１と同じ部分は同じ番号を付してあり、
説明を省略する。６１および６５はコンデンサ、６２は
可変容量ダイオード、６３および６４は抵抗である。位
相比較器であるＤ形フリップフロップ２１のＱ出力は、
抵抗６３、６４とコンデンサ６５で作られるローパス・
フィルタを経由して、可変容量ダイオード６２のカソー
ド側に接続されている。

【００６４】Ｄ形フリップフロップ２１のＱ出力は、位
相比較の結果の２値（オンオフ）出力であるが、ローパ
ス・フィルタ（抵抗６３、６４とコンデンサ６５）によ
って平滑化される。ローパス・フィルタの出力電圧、す
なわち可変容量ダイオード６２のカソード側電圧は、ロ
ーパス・フィルタによる遅れは存在するが、位相比較器
（Ｄ形フリップフロップ２１）のＤ入力とＣ入力との位
相偏差に比例的に変化するアナログ値となる。

【００６５】したがって可変容量ダイオード６２の容量
は、連続的に変化するアナログ値となる。コンデンサ６
１によって、可変容量ダイオード６２に印加される直流
分がカットされ、可変容量ダイオード５２の交流分だけ
が、発振回路に伝えられる。したがって可変容量ダイオ
ード６２の容量は、図２におけるコンデンサ１６と同じ
に働く。可変容量ダイオード６２の容量は、可変容量ダ
イオードに印加される電圧によって変化する。以上か
ら、発振器はアナログ電圧によって制御される電圧制御
発振器として動作する。

【００６６】Ｄ形フリップフロップ２１の出力電圧は２
値に変化するが、ローパス・フィルタの時定数が十分大
きいならば、ローパス・フィルタの出力電圧の変化速度
は十分に遅くすることができる。すなわち電圧制御発振
器の発振周波数の変化速度を十分に遅くすることができ
る。したがって、位相比較回路が自走する時間に見合っ
ただけ、ローパス・フィルタの時定数を大きくすれば、
自走期間中の位相偏差を許容範囲に収めることが可能で
ある。

【００６７】ローパス・フィルタの時定数が大きけれ
ば、位相同期回路のパワオン時における引き込み時間も
長くなる。しかし既に述べたように、本発明の位相同期
回路は、引き込み時間が長いことは差し支えない。

【００６８】実施例１の回路は、たとえば水晶発振子の
ように、発振子の発振周波数の可変範囲が小さく、発振
周波数精度が高い発振子を使用する発振器に適した回路
である。これに対して、この実施例４の回路は、発振回
路の周波数変化範囲が大きくても、使用可能である。た
とえば電圧制御発振器用に作成されたセラミック発振子
のように、周波数変化範囲が大きい発振子を使用するの
に適した回路である。

【００６９】また、発振回路は図６に示すような発振子
を使用した発振回路に限定されない。一般に使用されて
いる電圧制御発振器を適用することができる。一般に使
用されている電圧制御発振器は、周波数可変範囲が広い
ものが多い。しかし位相比較器の自走期間中の位相偏差
を小さくするために時定数の大きいローパス・フィルタ
を使用しているから、周波数可変範囲が広いことは障害
にならない。

【００７０】以上の各実施例は、位相比較器にＤ形フリ
ップフロップを使用するものとして説明してきた。本発
明の位相比較器にＤ形フリップフロップを使用すること
は、さきに述べたように、回路を簡単化し安価にする上
で極めて有効である。しかし本発明の位相比較器は、Ｄ
形フリップフロップに限定されるものではない。たとえ
ば実施例４において、Ｄ形フリップフロップの代りに、
一般に使用されている比較出力がアナログの位相比較器
を使用しても、ローパス・フィルタの時定数を適切な値
に設定することによって、本発明を実施することができ
る。

【００７１】また以上の各実施例は、双方向バスを使用
した親子式のサイクリック伝送を例にして説明した。し
かし本発明の実施対象は、これに限定されるものではな
い。たとえば、親子式ではなく任意間の伝送を含むサイ
クリック伝送にも容易に適用することができる。また更
に、複数（３以上を含む）のクロックの何れかによって
動作するフレームが同一のバス上に混在して伝送される
伝送系に、広く適用することが可能である。継続同期の
伝送系だけでなく、更新同期の伝送系に対しても、本発
明を適用することができる。たとえば更新同期の伝送系
においても、ある送信局から非連続的に送信されるフレ
ームが、同一のクロックに同期して送信され、かつフレ
ーム間の時間間隔の最大値が保証される伝送系であれ
ば、本発明を適用することができる。

【００７２】

【発明の効果】以上説明したように、バス上を、複数の
クロック同期情報によって動作するフレームが伝送され
る伝送系において、本発明による位相同期回路を使用す
ることによって、伝送品質が高く、かつ伝送効率が高い
伝送系を実現することができる。とくに、Ｄ形フリップ
フロップを使用した位相比較器を使用し、さらにはＤ形
フリップフロップに水晶またはセラミック発振子による
発振器を組み合わせることにより、簡単かつ安価な位相
同期回路を提供することができる。その効果は非常に大
きい。

【図面の簡単な説明】

【図１】本発明による位相同期回路のブロック図を示
す。

【図２】本発明による位相同期回路の回路図を示す。

【図３】本発明の適用対象の伝送フレームを示す。

【図４】本発明による位相同期回路の別の回路図を示
す。

【図５】本発明による位相同期回路の更に別の回路図を
示す。

【図６】本発明による位相同期回路の更に別の回路図を
示す。

【図７】更新同期方式の一般的な伝送フレームのフォー
マットを示す。

【図８】調歩同期方式の伝送フレームのフォーマットを
示す。

【図９】本発明の適用対象のブロック図を示す。

【図１０】本発明の適用対象の伝送フレームのフォーマ
ットを示す。

【符号の説明】

１電圧制御発振器２位相比較器３アンドゲート１１水晶またはセラミック発振子１２、２０インバータ１３、１４、１９抵抗１５、１６、１７コンデンサ１８トランジスタ２１Ｄ形フリップフロップ２２アンドゲート

Claims

(57)【特許請求の範囲】

【請求項１】バス上を、複数のクロック情報によって
動作するフレームが伝送される伝送系であって、同期すべき特定のクロック情報を含む信号が伝送されて
いる期間の一部または全期間、位相同期回路を動作さ
せ、その他の期間は、自走期間中の位相偏差が許容誤差範囲
に収るような周波数で自走させる位相同期方式におい
て、発振器に水晶またはセラミック等の発振子を使用し、位
相比較器にＤ形フリップフロップを使用し、位相比較器の出力によって前記発振器の発振周波数を２
値ないし多値に変化させることを特徴とする位相同期回
路。
【請求項２】前記位相比較器の出力をローパス・フィ
ルタによって平滑化して、電圧制御発振器の制御電圧と
して使用することを特徴とする請求項１記載の位相同期
回路。