JPS6249781A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS6249781A JPS6249781A JP60188397A JP18839785A JPS6249781A JP S6249781 A JPS6249781 A JP S6249781A JP 60188397 A JP60188397 A JP 60188397A JP 18839785 A JP18839785 A JP 18839785A JP S6249781 A JPS6249781 A JP S6249781A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pattern
- image
- clock signal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は画像情報処理装置に関し、特に入力した画像信
号と所定周期のパターン信号を比較してパルス幅変調し
た２値化画像信号を出力する画像情報処理装置に関する
。
号と所定周期のパターン信号を比較してパルス幅変調し
た２値化画像信号を出力する画像情報処理装置に関する
。
［従来の技術］
レーザビームプリンタ等により中間調画像を形成する方
法として、入力ディジタル画像信号をアナログ画像信号
に変換し、該アナログ画像信号を三角波信号のような周
期的アナログパターン信号と比較することによりパルス
幅変調した２値化画像信号を発生させる手法が本件出願
人により提案されている。第４図はこの手法による一具
体例を示したものである０図において、８ビツトの入力
デイジタルビデオ信号ＶＤｏ〜ＶＤフはビデオクロツり
信号１／２ ＣＬＫでラッチ回路１にラッチされ、同期
がとられる。ビデオクロック信号１／２ ＧＬＫはマス
タークロック信号ＣＬＫをＪ−にフリップフロップ５で
２分周したクロック信号である。また、ラッチされたビ
デオ信号はＤ／Ａコンバータ２でアナログビデオ信号Ｖ
Ａに変換され、該アナログビデオ信号ＶＡは抵抗３で電
圧レベルに変換された後に、コンパレータ４の一方の入
力端子に入力される。一方、マスタークロック信号ＧＬ
Ｋは分周器６によってｎ分周が行われてクロック信号１
／ｎ ＣＬＫとなり、更にＪ−にフリップフロップ８で
２分周され、デユーティ比５０％のパターンクロック信
号ＰＣＬＫとなる。従ってパターンクロック信号ＰＣＬ
Ｋはビデオクロック信号１／２ ＧＬＫに対してｎ倍の
周期をもつことになる。更に、パターンクロック信号Ｐ
ＣＬＫはバッファ９を通して可変抵抗１０とコンデンサ
１１で構成される積分回路に入力され、ノくターンクロ
ック信号Ｐｉｌｌ：ＬＫと同一周期の三角波信号（アナ
ログパターン信号） ＳＡＷとなる。該三角波信号ＳＡ
Ｗは更にコンデンサ１２と可変抵抗１３とでそのバイア
ス分を調整され、更に保護抵抗１４とバッファアンプ１
５を通して前述のコンノでレータ４のもう一方の入力端
子に入力される。コンノくレータ４ではアナログビデオ
信号ＶＡと三角波信号ＳＡＷが比較され、該アナログビ
デオ信号ＶＡはその濃度に応じてパルス幅変調される。
法として、入力ディジタル画像信号をアナログ画像信号
に変換し、該アナログ画像信号を三角波信号のような周
期的アナログパターン信号と比較することによりパルス
幅変調した２値化画像信号を発生させる手法が本件出願
人により提案されている。第４図はこの手法による一具
体例を示したものである０図において、８ビツトの入力
デイジタルビデオ信号ＶＤｏ〜ＶＤフはビデオクロツり
信号１／２ ＣＬＫでラッチ回路１にラッチされ、同期
がとられる。ビデオクロック信号１／２ ＧＬＫはマス
タークロック信号ＣＬＫをＪ−にフリップフロップ５で
２分周したクロック信号である。また、ラッチされたビ
デオ信号はＤ／Ａコンバータ２でアナログビデオ信号Ｖ
Ａに変換され、該アナログビデオ信号ＶＡは抵抗３で電
圧レベルに変換された後に、コンパレータ４の一方の入
力端子に入力される。一方、マスタークロック信号ＧＬ
Ｋは分周器６によってｎ分周が行われてクロック信号１
／ｎ ＣＬＫとなり、更にＪ−にフリップフロップ８で
２分周され、デユーティ比５０％のパターンクロック信
号ＰＣＬＫとなる。従ってパターンクロック信号ＰＣＬ
Ｋはビデオクロック信号１／２ ＧＬＫに対してｎ倍の
周期をもつことになる。更に、パターンクロック信号Ｐ
ＣＬＫはバッファ９を通して可変抵抗１０とコンデンサ
１１で構成される積分回路に入力され、ノくターンクロ
ック信号Ｐｉｌｌ：ＬＫと同一周期の三角波信号（アナ
ログパターン信号） ＳＡＷとなる。該三角波信号ＳＡ
Ｗは更にコンデンサ１２と可変抵抗１３とでそのバイア
ス分を調整され、更に保護抵抗１４とバッファアンプ１
５を通して前述のコンノでレータ４のもう一方の入力端
子に入力される。コンノくレータ４ではアナログビデオ
信号ＶＡと三角波信号ＳＡＷが比較され、該アナログビ
デオ信号ＶＡはその濃度に応じてパルス幅変調される。
ここで、高い階調性を得るためにはアナログビデオ信号
ＶＡのレベルと三角波信号ＳＡＷのレベルは第５図に示
すような関係にあることが望ましい、即ち、アナログビ
デオ信号ＶＡの最高レベルＶＡ＋ｗａｘ （例えば黒
レベル）と三角波信号ＳＡＷのピークレベルが一致し、
かつアナログビデオ信号ＶＡの最低レベルＶＡｗｉｎ（
例えば白レベル）と三角波信号ＳＡＷのボトムレベルが
一致する関係である。こうすることで常に最大の分解能
とフルスケールの線形性が保たれるからである。そこで
、第５図の関係を満足させるために三角波信号発生回路
の可変抵抗器１０で振幅を調整し、また可変抵抗器１３
でバイアス分を調整していた。
ＶＡのレベルと三角波信号ＳＡＷのレベルは第５図に示
すような関係にあることが望ましい、即ち、アナログビ
デオ信号ＶＡの最高レベルＶＡ＋ｗａｘ （例えば黒
レベル）と三角波信号ＳＡＷのピークレベルが一致し、
かつアナログビデオ信号ＶＡの最低レベルＶＡｗｉｎ（
例えば白レベル）と三角波信号ＳＡＷのボトムレベルが
一致する関係である。こうすることで常に最大の分解能
とフルスケールの線形性が保たれるからである。そこで
、第５図の関係を満足させるために三角波信号発生回路
の可変抵抗器１０で振幅を調整し、また可変抵抗器１３
でバイアス分を調整していた。
ところで、かかる装置により再生する画像には様々な画
調がある。例えば文字画像では中間調再生よりもむしろ
白から黒又は黒から白に変化する画素の忠実な再生が重
視され、また写真画像では中間調の再生が重視されるわ
けである。従って。
調がある。例えば文字画像では中間調再生よりもむしろ
白から黒又は黒から白に変化する画素の忠実な再生が重
視され、また写真画像では中間調の再生が重視されるわ
けである。従って。
第４図の装置ではいずれの画調の再現性を重視するかに
よりパターンクロック信号ＰＣＬＫの周期を切り換えら
れるようになっている。即ち、分周器６は周期切換信号
ＳＥＬによってその分周比を例えば１〜１／ｎに変更可
能である。こうして文字画像再生においては分周比を例
えばｌとして入力ディジタルビデオ信号の１画素分を１
つの三角波信号ＳＡＷよりパルス幅変調し、白から黒又
は黒から白に変化する画素を忠実に再生し、また写真画
像再生においては分周比を例えばｎとして入力ディジタ
ルビデオ信号のｎ画素分を１つの三角波信号ＳＡＷより
パルス幅変調し、滑らかな階調画像を再生している。し
かしながら、上述した装置ではその分周比を切り換える
ことにより三角波信号ＳＡＷの周波数、振幅及びバイア
スが変ってしまうから、もはやそのままでは第５図の関
係を満足することができなくなる。従って第４図の装置
ではこのために可変抵抗器１０．１３の調整を住血さな
ければならなかった。まして１画像に文字と写真が混在
するような場合には常にその何れかの画質を犠牲にしな
くてはならなかった。
よりパターンクロック信号ＰＣＬＫの周期を切り換えら
れるようになっている。即ち、分周器６は周期切換信号
ＳＥＬによってその分周比を例えば１〜１／ｎに変更可
能である。こうして文字画像再生においては分周比を例
えばｌとして入力ディジタルビデオ信号の１画素分を１
つの三角波信号ＳＡＷよりパルス幅変調し、白から黒又
は黒から白に変化する画素を忠実に再生し、また写真画
像再生においては分周比を例えばｎとして入力ディジタ
ルビデオ信号のｎ画素分を１つの三角波信号ＳＡＷより
パルス幅変調し、滑らかな階調画像を再生している。し
かしながら、上述した装置ではその分周比を切り換える
ことにより三角波信号ＳＡＷの周波数、振幅及びバイア
スが変ってしまうから、もはやそのままでは第５図の関
係を満足することができなくなる。従って第４図の装置
ではこのために可変抵抗器１０．１３の調整を住血さな
ければならなかった。まして１画像に文字と写真が混在
するような場合には常にその何れかの画質を犠牲にしな
くてはならなかった。
［発明が解決しようとする問題点］
本発明は上述した従来技術の欠点に鑑みてなされたもの
であって、その目的とする所は、画調に応じた最適のパ
ルス幅変調を行える画像情報処理装置を提供することに
ある。
であって、その目的とする所は、画調に応じた最適のパ
ルス幅変調を行える画像情報処理装置を提供することに
ある。
本発明の他の目的は、１画像内に文字画像と写真画像が
混在しても、それぞれの画調に応じた最適のパルス幅変
調を行える画像情報処理装置を提供することにある。
混在しても、それぞれの画調に応じた最適のパルス幅変
調を行える画像情報処理装置を提供することにある。
［問題点を解決するための手段］
この問題点を解決する一手段として、例えば第１図に示
す実施例の画像情報処理装置は、入力した８ビツトのデ
ジタル画像信号ＶＤＯ”ＶＯ２のＤ／Ａ変換出力ＶＡと
所定周期のパターン（三角波）信号ＳＡＷをコンパレー
タ４で比較してパルス幅変調した２値化画像信号Ｐｗを
出力する画像情報処理装置であって、前記三角波信号５
Ａ１１１の振幅とバイアスを変えずにその周期を変える
パターン信号発生手段６〜１５を備える。
す実施例の画像情報処理装置は、入力した８ビツトのデ
ジタル画像信号ＶＤＯ”ＶＯ２のＤ／Ａ変換出力ＶＡと
所定周期のパターン（三角波）信号ＳＡＷをコンパレー
タ４で比較してパルス幅変調した２値化画像信号Ｐｗを
出力する画像情報処理装置であって、前記三角波信号５
Ａ１１１の振幅とバイアスを変えずにその周期を変える
パターン信号発生手段６〜１５を備える。
［作用］
かかる第１図の構成において、例えば周期切換信号ＳＥ
Ｌがｎと指定されると分周器６からはクロック信号１／
ｎ ＣＬＫが出力され、Ｊ−にフリップフロップ８によ
りデユーティ比５０％のパターンクロック信号ＰＣＬＫ
が形成される。該パターンクロック信号ＰＣＬＫは抵抗
１０−１〜１０−４に同時供給され、アナログスイッチ
１６によりこれらの抵抗の何れかがコンデンサ１１と接
続されたときに所定時定数の積分回路を構成する。この
場合に、接続される抵抗は各指定周期に従って第５図の
振幅の条件を満足する抵抗値が決められている。更にこ
の積分回路から出力される積分信号はコンデンサ１２で
一度直流成分を除去された後、後段の分圧回路によりバ
イアス分が決定される。アナログスイッチ１７は抵抗１
３−１〜１３−５によって構成される分圧回路の内、何
れの指定周期においても常に第５図のバイアスの条件を
満足するように抵抗１３−１〜１３−５の何れか１つの
接点に接続される。
Ｌがｎと指定されると分周器６からはクロック信号１／
ｎ ＣＬＫが出力され、Ｊ−にフリップフロップ８によ
りデユーティ比５０％のパターンクロック信号ＰＣＬＫ
が形成される。該パターンクロック信号ＰＣＬＫは抵抗
１０−１〜１０−４に同時供給され、アナログスイッチ
１６によりこれらの抵抗の何れかがコンデンサ１１と接
続されたときに所定時定数の積分回路を構成する。この
場合に、接続される抵抗は各指定周期に従って第５図の
振幅の条件を満足する抵抗値が決められている。更にこ
の積分回路から出力される積分信号はコンデンサ１２で
一度直流成分を除去された後、後段の分圧回路によりバ
イアス分が決定される。アナログスイッチ１７は抵抗１
３−１〜１３−５によって構成される分圧回路の内、何
れの指定周期においても常に第５図のバイアスの条件を
満足するように抵抗１３−１〜１３−５の何れか１つの
接点に接続される。
［第１実施例］
第１図及び第２図は本発明の第１実施例に係り、第１図
はアナログ方式の画像情報処理装置を示す回路図である
。尚、第４図と同一の構成には同一番号を付してその説
明を省略する。第１図において、１６及び１７はアナロ
グスイッチであり、セレクト端子Ｓｌ、Ｓ２の状態によ
って内部の電子スイッチのうちいずれか１つが°閉”の
状態になる０本実施例では図示せぬプロセッサからの周
期切換信号ＳＥＬが分周器６とアナログスイッチ１６及
び１７に接続されている。尚、プロセッサは入力される
画像データの画調（画像の特性あるいは性質を示す）に
従って周期切換信号ＳＥＬを発生する。今、周期切換信
号ＳＥＬがｎと指定されると、分周器６からはクロック
信号１／ｎ ＣＬＫが出力され、Ｊ−にフリップフロッ
プ８にょリデューテイ比５０％のパターンクロック信号
ｐＨｌ；ＬＫが形成される。該パターンクロック信号Ｐ
ＣＬＫはバッファ９を通して抵抗１０−１−１０−４に
同時供給される。これらの抵抗はその何れかがコンデン
サ１１と接続されたときに所定時定数の積分回路を構成
するようになっており、各指定周期に従って第５図の振
幅の条件を満足する抵抗値が決められている。従ってア
ナログスイッチ１６と分周期６とを連動させることによ
り何れの指定周期においてもそれに合った抵抗値をコン
デンサ１１と接続することにより、常に第５図の振幅の
条件を満足させられる。この積分信号はコンデンサ１２
で一度直流成分を除去された後、後段の分圧回路により
バイアス分が決定される。アナログスイッチ１７は抵抗
１３−１〜１３−５によって構成される分圧回路の何れ
か１つの接点に接続される。同様にしてアナログスイッ
チ１７は分周器６及びアナログスイッチ１６と連動して
おり、何れの指定周期においても常に第５図のバイアス
の条件を満足するように抵抗１３−１〜１３−５の何れ
か１つの接点に接続される。こうして、前述した振幅と
同時にバイアスの条件も満足されるわけである。
はアナログ方式の画像情報処理装置を示す回路図である
。尚、第４図と同一の構成には同一番号を付してその説
明を省略する。第１図において、１６及び１７はアナロ
グスイッチであり、セレクト端子Ｓｌ、Ｓ２の状態によ
って内部の電子スイッチのうちいずれか１つが°閉”の
状態になる０本実施例では図示せぬプロセッサからの周
期切換信号ＳＥＬが分周器６とアナログスイッチ１６及
び１７に接続されている。尚、プロセッサは入力される
画像データの画調（画像の特性あるいは性質を示す）に
従って周期切換信号ＳＥＬを発生する。今、周期切換信
号ＳＥＬがｎと指定されると、分周器６からはクロック
信号１／ｎ ＣＬＫが出力され、Ｊ−にフリップフロッ
プ８にょリデューテイ比５０％のパターンクロック信号
ｐＨｌ；ＬＫが形成される。該パターンクロック信号Ｐ
ＣＬＫはバッファ９を通して抵抗１０−１−１０−４に
同時供給される。これらの抵抗はその何れかがコンデン
サ１１と接続されたときに所定時定数の積分回路を構成
するようになっており、各指定周期に従って第５図の振
幅の条件を満足する抵抗値が決められている。従ってア
ナログスイッチ１６と分周期６とを連動させることによ
り何れの指定周期においてもそれに合った抵抗値をコン
デンサ１１と接続することにより、常に第５図の振幅の
条件を満足させられる。この積分信号はコンデンサ１２
で一度直流成分を除去された後、後段の分圧回路により
バイアス分が決定される。アナログスイッチ１７は抵抗
１３−１〜１３−５によって構成される分圧回路の何れ
か１つの接点に接続される。同様にしてアナログスイッ
チ１７は分周器６及びアナログスイッチ１６と連動して
おり、何れの指定周期においても常に第５図のバイアス
の条件を満足するように抵抗１３−１〜１３−５の何れ
か１つの接点に接続される。こうして、前述した振幅と
同時にバイアスの条件も満足されるわけである。
第２図（ａ）、（ｂ）はそれぞれ指定周期が異なる場合
の三角波信号ＳＡＷとアナログ画像信号レベルＶＡｍａ
ｘ 、ＶＡｍｉｎとの関係を示した図であり、何れの場
合においても三角波信号ＳＡＷの振幅及びバイアスにつ
いて第５図の条件が満足されている。
の三角波信号ＳＡＷとアナログ画像信号レベルＶＡｍａ
ｘ 、ＶＡｍｉｎとの関係を示した図であり、何れの場
合においても三角波信号ＳＡＷの振幅及びバイアスにつ
いて第５図の条件が満足されている。
［第２実施例］
第３図は他の実施例であって、第１図の機能をデジタル
素子で構成した場合の画像情報処理装置を示すブロック
構成図である。尚、第１図と同一の構成には同一番号を
付してその説明を省略する。第３図において、６′は２
種類の分周クロック信号１／ｎ ＣＬＫとに／ｎ ＣＬ
、Ｋを出力する分周器であり、クロック信号に／ｎ （
ＬＫは常にクロック信号１／ｎ ＣＬＫのに倍の周波数
をもつ関係にある。２０はアップダウンカウンタであり
、例えばデユーティ比５０％のパターンクロック信号ρ
ＣＬＫの前半でカウントアツプし、後半でカウントダウ
ンするように接続されている。しかもアップダウンカウ
ンタ２０のカウントクロックはクロック信号１／ｎＣＬ
Ｋのに倍の周波数をもつクロック信号に／ｎ ＣＬＫで
あるから、周期ＳＥＬがいかように指定された場合でも
、常にパターンクロック信号ＰＣ：ＬＫの前半でに個カ
ウントアツプし、後半でに個カウントダウンする関係に
ある。４′はデジタルコンパレータであり、入力端子Ａ
の８ビツトデジタルビデオデータｖＤと入力端子Ｂのア
ップダウンカウンタ出力ＤＳＡＩｉＩを比較してＡ＞Ｈ
のときにＨＩレベルのパルス幅変調画像信号Ｐｗを出力
する。かようにして第１図の構成は第３図のデジタル素
子で置き換えられ、第５図の振幅及びバイアスの条件が
満足されるわけである。
素子で構成した場合の画像情報処理装置を示すブロック
構成図である。尚、第１図と同一の構成には同一番号を
付してその説明を省略する。第３図において、６′は２
種類の分周クロック信号１／ｎ ＣＬＫとに／ｎ ＣＬ
、Ｋを出力する分周器であり、クロック信号に／ｎ （
ＬＫは常にクロック信号１／ｎ ＣＬＫのに倍の周波数
をもつ関係にある。２０はアップダウンカウンタであり
、例えばデユーティ比５０％のパターンクロック信号ρ
ＣＬＫの前半でカウントアツプし、後半でカウントダウ
ンするように接続されている。しかもアップダウンカウ
ンタ２０のカウントクロックはクロック信号１／ｎＣＬ
Ｋのに倍の周波数をもつクロック信号に／ｎ ＣＬＫで
あるから、周期ＳＥＬがいかように指定された場合でも
、常にパターンクロック信号ＰＣ：ＬＫの前半でに個カ
ウントアツプし、後半でに個カウントダウンする関係に
ある。４′はデジタルコンパレータであり、入力端子Ａ
の８ビツトデジタルビデオデータｖＤと入力端子Ｂのア
ップダウンカウンタ出力ＤＳＡＩｉＩを比較してＡ＞Ｈ
のときにＨＩレベルのパルス幅変調画像信号Ｐｗを出力
する。かようにして第１図の構成は第３図のデジタル素
子で置き換えられ、第５図の振幅及びバイアスの条件が
満足されるわけである。
［効果］
以上述べた如く本発明によれば、入力した画像信号の画
調に応じて指定され、従来のようにめんどうな調整をす
ることなく容易にその画調に応じた最適のパルス幅変調
を行える画像情報処理装置を提供することができる。
調に応じて指定され、従来のようにめんどうな調整をす
ることなく容易にその画調に応じた最適のパルス幅変調
を行える画像情報処理装置を提供することができる。
また本発明によれば、１画像内に文字画像と写真画像が
混在してもそれぞれの画調に応じた最適のパルス幅変調
を行える画像情報処理装置を提供することができる。
混在してもそれぞれの画調に応じた最適のパルス幅変調
を行える画像情報処理装置を提供することができる。
第１図は実施例のアナログ方式の画像情報処理装置を示
す回路図、 第２図Ｃａ）、（ｂ）は第１図の各三角波信号とアナロ
グ画像信号レベルとの関係を示す図、第３図は他の実施
例のデジタル方式の画像情報処理装置を示すブロック構
成図、 第４図はパルス幅変調回路の一具体例を示す回路図。 第５図は第４図の三角波信号とアナログ画像信号レベル
との関係を示す図である。 図中、１・・・ラッチ回路、２・・・Ｄ／Ａコン／人−
夕、４，４′・・・コンノくレータ、５，８・・・Ｊ−
にフリップフロップ、６．６′・・・分周器、１６．１
７・・・アナログスイッチ、２０・・・アップダウンカ
ウンタである。 特許出願人 キャノン株式会社 第２図 （Ｏ） （ｂ） （ｔＪｔＪｌ−１）
す回路図、 第２図Ｃａ）、（ｂ）は第１図の各三角波信号とアナロ
グ画像信号レベルとの関係を示す図、第３図は他の実施
例のデジタル方式の画像情報処理装置を示すブロック構
成図、 第４図はパルス幅変調回路の一具体例を示す回路図。 第５図は第４図の三角波信号とアナログ画像信号レベル
との関係を示す図である。 図中、１・・・ラッチ回路、２・・・Ｄ／Ａコン／人−
夕、４，４′・・・コンノくレータ、５，８・・・Ｊ−
にフリップフロップ、６．６′・・・分周器、１６．１
７・・・アナログスイッチ、２０・・・アップダウンカ
ウンタである。 特許出願人 キャノン株式会社 第２図 （Ｏ） （ｂ） （ｔＪｔＪｌ−１）
Claims (1)
- 入力した画像信号と所定周期のパターン信号を比較して
パルス幅変調した２値化画像信号を出力する画像情報処
理装置において、前記パターン信号の振幅とバイアスを
変えずにその周期を変えるパターン信号発生手段を備え
ることを特徴とする画像情報処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60188397A JPH07105887B2 (ja) | 1985-08-29 | 1985-08-29 | 画像処理装置 |
| DE19863687023 DE3687023T2 (de) | 1985-08-29 | 1986-08-29 | Bildverarbeitungsvorrichtung. |
| EP19860306709 EP0212990B1 (en) | 1985-08-29 | 1986-08-29 | Image processing apparatus |
| DE19863687105 DE3687105T2 (de) | 1985-08-29 | 1986-08-29 | Bildverarbeitungsvorrichtung. |
| EP19860306708 EP0216536B1 (en) | 1985-08-29 | 1986-08-29 | Image processing apparatus |
| US07/237,614 US4870499A (en) | 1985-08-29 | 1988-08-24 | Image processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60188397A JPH07105887B2 (ja) | 1985-08-29 | 1985-08-29 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6249781A true JPS6249781A (ja) | 1987-03-04 |
| JPH07105887B2 JPH07105887B2 (ja) | 1995-11-13 |
Family
ID=16222924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60188397A Expired - Lifetime JPH07105887B2 (ja) | 1985-08-29 | 1985-08-29 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105887B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5450212A (en) * | 1991-04-16 | 1995-09-12 | Ricoh Company, Ltd. | Image forming apparatus and method |
| US5784495A (en) * | 1994-06-30 | 1998-07-21 | Fuji Xerox Co., Ltd. | Image processing device for producing a variable period pulse-width modulated binary image signal |
| WO1999063539A1 (en) * | 1998-06-02 | 1999-12-09 | Seagate Technology, Inc. | Efficient linearization of saturation channels |
| US6178144B1 (en) | 1998-06-02 | 2001-01-23 | Seagate Technology Llc | Magneto-optical recording system employing linear recording and playback channels |
| US6542443B1 (en) | 1999-06-02 | 2003-04-01 | Seagate Technology Llc | Efficient linearization of saturation channels |
| US6687205B1 (en) | 1998-06-09 | 2004-02-03 | Seagate Technology Llc | Parallel coded spread spectrum communication for data storage |
-
1985
- 1985-08-29 JP JP60188397A patent/JPH07105887B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5450212A (en) * | 1991-04-16 | 1995-09-12 | Ricoh Company, Ltd. | Image forming apparatus and method |
| US5784495A (en) * | 1994-06-30 | 1998-07-21 | Fuji Xerox Co., Ltd. | Image processing device for producing a variable period pulse-width modulated binary image signal |
| WO1999063539A1 (en) * | 1998-06-02 | 1999-12-09 | Seagate Technology, Inc. | Efficient linearization of saturation channels |
| US6178144B1 (en) | 1998-06-02 | 2001-01-23 | Seagate Technology Llc | Magneto-optical recording system employing linear recording and playback channels |
| US6208594B1 (en) | 1998-06-02 | 2001-03-27 | Seagate Technology Llc | Efficient linearization of saturation channels |
| US6687205B1 (en) | 1998-06-09 | 2004-02-03 | Seagate Technology Llc | Parallel coded spread spectrum communication for data storage |
| US6542443B1 (en) | 1999-06-02 | 2003-04-01 | Seagate Technology Llc | Efficient linearization of saturation channels |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105887B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870499A (en) | Image processing apparatus | |
| EP0212990B1 (en) | Image processing apparatus | |
| JPS6291077A (ja) | 画像情報処理装置の調整方法 | |
| JPH0628375B2 (ja) | 画像処理装置 | |
| JPS6249781A (ja) | 画像処理装置 | |
| JPS6358584A (ja) | 画像処理装置 | |
| US5272544A (en) | Digital/analog converter and image processing apparatus using the same | |
| JP2702110B2 (ja) | 画像処理装置 | |
| JPH03108872A (ja) | 画像処理装置 | |
| JP2513629B2 (ja) | 画像処理装置 | |
| JPS6249780A (ja) | 画像処理装置 | |
| JPS62181564A (ja) | 画像情報処理装置 | |
| JPS62181575A (ja) | 画像処理装置 | |
| JPH01200781A (ja) | 画像処理装置 | |
| JPS5926689Y2 (ja) | ２値判別装置 | |
| JP2974318B2 (ja) | 画像処理装置 | |
| JPS62188558A (ja) | 画像処理装置 | |
| JPS55102966A (en) | Half-tone reproduction circuit for facsimile or the like | |
| JPS62188559A (ja) | 画像処理装置 | |
| JPS62140550A (ja) | 画像処理装置 | |
| JP3002251B2 (ja) | 画像処理装置 | |
| JPS5912314A (ja) | スイツチング記録装置 | |
| JPS62183260A (ja) | 画像処理装置 | |
| JP2730084B2 (ja) | イメージスキャナにおける撮像信号処理回路 | |
| JP2513630B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |