JPS6247780A - 論理フイルタの拡張方式 - Google Patents
論理フイルタの拡張方式Info
- Publication number
- JPS6247780A JPS6247780A JP18819685A JP18819685A JPS6247780A JP S6247780 A JPS6247780 A JP S6247780A JP 18819685 A JP18819685 A JP 18819685A JP 18819685 A JP18819685 A JP 18819685A JP S6247780 A JPS6247780 A JP S6247780A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- matching
- window
- data
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
論理フィルタの拡張方式であって、3×3論理フィルタ
回路と、マツチング回路とで構成され、n×nのウィン
ドウの演算を行うに際し、マツチング回路で(n+4)
/3X (n+4)/3のウィンドウ内にてマツチング
を行い、拡大したウィンドウの論理フィルタ演算を可能
とする。
回路と、マツチング回路とで構成され、n×nのウィン
ドウの演算を行うに際し、マツチング回路で(n+4)
/3X (n+4)/3のウィンドウ内にてマツチング
を行い、拡大したウィンドウの論理フィルタ演算を可能
とする。
本発明は、入力される画像データから論理的なフィルタ
を行う論理フィルタの拡張方式に係り、特にウィンドウ
を3×3からnxnに拡大する論理フィルタの拡張方式
に関するものである。
を行う論理フィルタの拡張方式に係り、特にウィンドウ
を3×3からnxnに拡大する論理フィルタの拡張方式
に関するものである。
情報処理の分野で画像処理が盛んに行われており、この
画像処理に論理フィルタ回路が用いられている。この論
理フィルタは、一般に3×3のウィンドウの論理フィル
タ回路と、5×5のウィンドウの論理フィルタ回路が用
いられている。
画像処理に論理フィルタ回路が用いられている。この論
理フィルタは、一般に3×3のウィンドウの論理フィル
タ回路と、5×5のウィンドウの論理フィルタ回路が用
いられている。
ところが、画像データが大型化するにつれて、大きなウ
ィンドウが必要となり、従来から多く用いられている例
えば、3×3ウインドウを用いてnxnにウィンドウを
拡大して論理フィルタ演算の行える論理フィルタ拡張方
式が要望されている。
ィンドウが必要となり、従来から多く用いられている例
えば、3×3ウインドウを用いてnxnにウィンドウを
拡大して論理フィルタ演算の行える論理フィルタ拡張方
式が要望されている。
入力される画像データのフィルタを行うのに、3×3或
いは、5×5のウィンドウを用いて行うことは、一般に
公知として利用されている。ところが、処理すべき画像
データが大型化するにつれて、大きいウィンドウによる
論理演算が必要となっている。
いは、5×5のウィンドウを用いて行うことは、一般に
公知として利用されている。ところが、処理すべき画像
データが大型化するにつれて、大きいウィンドウによる
論理演算が必要となっている。
この大きいウィンドウを実現するのに従来の方式を適用
することは回路構成が複雑となり、不適当であると云う
問題がある。
することは回路構成が複雑となり、不適当であると云う
問題がある。
従来の方式で、大きいウィンドウを用いて行う論理演算
は、此れを実現するために回路規模が大型化し、然も論
理条件を設定するのに困難すると云う不都合を生じる。
は、此れを実現するために回路規模が大型化し、然も論
理条件を設定するのに困難すると云う不都合を生じる。
本発明はこのような点に鑑みて創作されたもので、3×
3のウィンドウを用いて、小さい規模の回路構成でウィ
ンドウの拡大の図れる論理フィルタの拡張方式を提供す
ることを目的としている。
3のウィンドウを用いて、小さい規模の回路構成でウィ
ンドウの拡大の図れる論理フィルタの拡張方式を提供す
ることを目的としている。
論理フィルタ演算回路を、画像データを入力する3×3
論理フィルタ回路と、3×3論理フィルタ回路の出力と
マッチング・データとのマツチングを(n+4)/3X
(n+4)/3のウィンドウで行うマツチング回路と
で構成する。
論理フィルタ回路と、3×3論理フィルタ回路の出力と
マッチング・データとのマツチングを(n+4)/3X
(n+4)/3のウィンドウで行うマツチング回路と
で構成する。
n×n (但しnは5以上)のウィンドウの論理フィル
タ演算を行うに際し、マツチング回路が(n + 4
) / 3 X (n + 4 ) / 3のウィンド
ウ内でマツチングをし、マツチングされた際にパターン
の入れ換えを行い、nxnのウィンドウの論理フィルタ
の拡張が可能となる。
タ演算を行うに際し、マツチング回路が(n + 4
) / 3 X (n + 4 ) / 3のウィンド
ウ内でマツチングをし、マツチングされた際にパターン
の入れ換えを行い、nxnのウィンドウの論理フィルタ
の拡張が可能となる。
第1図は本発明の実施例のブロック図であって、入力画
像データ(1ビツト)は、3×3論理フィルタ回路1に
入力され、3×3論理フィルタ回路によって演算が行わ
れ、第2図に示すように3×3ウインドウの近傍データ
を出力する。この出力された近傍データは、マツチング
回路2に入力される。このマツチング回路2 (後述す
る)に特徴があり、記憶回路3に格納されたマッチング
・データとマツチングがとられる。
像データ(1ビツト)は、3×3論理フィルタ回路1に
入力され、3×3論理フィルタ回路によって演算が行わ
れ、第2図に示すように3×3ウインドウの近傍データ
を出力する。この出力された近傍データは、マツチング
回路2に入力される。このマツチング回路2 (後述す
る)に特徴があり、記憶回路3に格納されたマッチング
・データとマツチングがとられる。
マツチングがとれると、その旨をパターン変換回路4に
伝える。パターン変換回路4は、ディレィ回路5の出力
するタイミングに置換えパターンと置換えを行う。
伝える。パターン変換回路4は、ディレィ回路5の出力
するタイミングに置換えパターンと置換えを行う。
以下、上記したマツチング回路2に付いて詳述する。一
般に、入力される画像データは、第3図に示すように3
×3論理フィルタ回路1の出力する近傍データFijと
対応するウィンドウWi3の各差の総和をとる必要があ
る。
般に、入力される画像データは、第3図に示すように3
×3論理フィルタ回路1の出力する近傍データFijと
対応するウィンドウWi3の各差の総和をとる必要があ
る。
即ち、
演算結果 G ij=Σl Fij−Wij 1(1)
である。
である。
本発明の特徴の一つは、上記演算に使用するウィンドウ
n×nにある。以下、実際のウィンドウとマツチングに
使用するウィンドウに付いて説明する。第4図に示すよ
うな実際のウィンドウが、4X4,7X7.l0XI0
,13X13であると、マツチングに使用するウィンド
ウは、それぞれ2×2゜3X3.4X4,5X5を使用
する。即ち、(n+4)/3の整数の桁のウィンドウで
ある。
n×nにある。以下、実際のウィンドウとマツチングに
使用するウィンドウに付いて説明する。第4図に示すよ
うな実際のウィンドウが、4X4,7X7.l0XI0
,13X13であると、マツチングに使用するウィンド
ウは、それぞれ2×2゜3X3.4X4,5X5を使用
する。即ち、(n+4)/3の整数の桁のウィンドウで
ある。
従って、マッチング・データもそれに対応するように作
成することは云うまでもない。尚マツチングを行う場合
には、第4図に示す斜線部分のみ行う。
成することは云うまでもない。尚マツチングを行う場合
には、第4図に示す斜線部分のみ行う。
上記した(1)式の1Fij−Wijl 12)の演
算を行う具体的回路を第5図に示す。但し、A、 Bは
4ビット符号付きデータとしている。
算を行う具体的回路を第5図に示す。但し、A、 Bは
4ビット符号付きデータとしている。
更に、マツチング回路2は、(2)式の演算を行って、
マッチング・データとのマツチングを第6図に示す演算
エレメント20によって行う。第6図に示す一点鎖線に
囲まれた部分は、第5図の(2)式の演算を行う演算回
路であり、加算器20−1はIA−B 1+c= E
(3)の演算を行う。このCは、前段のIA−Bl+
C=Eである。
マッチング・データとのマツチングを第6図に示す演算
エレメント20によって行う。第6図に示す一点鎖線に
囲まれた部分は、第5図の(2)式の演算を行う演算回
路であり、加算器20−1はIA−B 1+c= E
(3)の演算を行う。このCは、前段のIA−Bl+
C=Eである。
ランチ回路20−2は、(3)式の演算値Eをクロック
信号によって格納する。ラッチ回路20−3は、ロード
信号によってマッチング・データをデータBとして格納
する働きをする。各ラッチ回路20−2.20−3は、
リセットf言号によってクリアされる。
信号によって格納する。ラッチ回路20−3は、ロード
信号によってマッチング・データをデータBとして格納
する働きをする。各ラッチ回路20−2.20−3は、
リセットf言号によってクリアされる。
実際のウィンドウ13 X 13を本発明の5×5のウ
ィンドウの演算エレメント20 (25個)を用いて行
う場合のブロック図を第7図に示す。各演算エレメント
の演算結果Eは、次のエレメントのCに入力され、最終
段のEは出力バッファ20−4に格納される。出カバソ
ファ20−4が「0」即ち、全25個の演算結果が全部
「0」である場合に、上記したパターン変換回路4がデ
ータパターンの入替えを行う。
ィンドウの演算エレメント20 (25個)を用いて行
う場合のブロック図を第7図に示す。各演算エレメント
の演算結果Eは、次のエレメントのCに入力され、最終
段のEは出力バッファ20−4に格納される。出カバソ
ファ20−4が「0」即ち、全25個の演算結果が全部
「0」である場合に、上記したパターン変換回路4がデ
ータパターンの入替えを行う。
尚、第8図に5個のウィンドウ(V’/+〜Ws>の演
算を行う演算エレメントの差の加算状態の変移図を示す
。
算を行う演算エレメントの差の加算状態の変移図を示す
。
各エレメントは、ToにおいてF、 、T、においてF
2 、T 2においてF3 、’r5においてF6の
データが入力され、W、のエレメントではIFt−w、
1.W2のエレメントではl F t −W21、・・
・・・・W5のエレメントではIFt−Wslの演算が
行われる。 そして各エレメントの累積結果がバイブラ
インで接続されているため、T5においてW5のE出力
は、 Σ1Fi−Wi Iとなる。
2 、T 2においてF3 、’r5においてF6の
データが入力され、W、のエレメントではIFt−w、
1.W2のエレメントではl F t −W21、・・
・・・・W5のエレメントではIFt−Wslの演算が
行われる。 そして各エレメントの累積結果がバイブラ
インで接続されているため、T5においてW5のE出力
は、 Σ1Fi−Wi Iとなる。
このように演算エレメントをパイプライン接続すること
により、ΣIA−Blの値が最終段のE出力により判断
することができ、画像データが逐次入力されても各々の
画素に対してΣIA−B’+のマツチングが可能となる
。
により、ΣIA−Blの値が最終段のE出力により判断
することができ、画像データが逐次入力されても各々の
画素に対してΣIA−B’+のマツチングが可能となる
。
以上述べてきたように、本発明によれば、極めて簡易な
回路構成で、3×3の論理フィルタ回路を用いて、任意
に拡大したウィンドウにての論理フィルタ演算が行え、
実用的に極めて有用になる。
回路構成で、3×3の論理フィルタ回路を用いて、任意
に拡大したウィンドウにての論理フィルタ演算が行え、
実用的に極めて有用になる。
第1図は本発明の実施例のブロック図、第2図は3×3
ウインドウの近傍値を示す模式第3図はマツチングを説
明するための模式図、第4図は本発明のマッチング・ウ
ィンドウを示す模式図 第5図は本発明の差演算の具体的回路図、第6図は本発
明の演算エレメントのブロック図、第7図は本発明のマ
ツチング回路の具体的ブロック図、 第8図は5個のウィンドウ演算エレメントの差の加算状
態の変移図である。 図において、1は3×3論理フィルタ回路、2はマツチ
ング回路、3は記憶回路、4はパター〉 浮浮ト一の索プを4列のフ゛ロツ7図 fs l 図 3x3 ウ4>F’つnjlイfrFyt−よす#X1
fs 2 図 マ・・/チ>71詑明わhあ〜硬弐図 第3図 14ト叫−ン、y+ン7゛・労し酌6冬T項弐゛閏第4
図 7一−人−一、 く の 不発シ可句りv4エレメ〉←クツ“o 、7 ロ第6図 一伜11−に
ウインドウの近傍値を示す模式第3図はマツチングを説
明するための模式図、第4図は本発明のマッチング・ウ
ィンドウを示す模式図 第5図は本発明の差演算の具体的回路図、第6図は本発
明の演算エレメントのブロック図、第7図は本発明のマ
ツチング回路の具体的ブロック図、 第8図は5個のウィンドウ演算エレメントの差の加算状
態の変移図である。 図において、1は3×3論理フィルタ回路、2はマツチ
ング回路、3は記憶回路、4はパター〉 浮浮ト一の索プを4列のフ゛ロツ7図 fs l 図 3x3 ウ4>F’つnjlイfrFyt−よす#X1
fs 2 図 マ・・/チ>71詑明わhあ〜硬弐図 第3図 14ト叫−ン、y+ン7゛・労し酌6冬T項弐゛閏第4
図 7一−人−一、 く の 不発シ可句りv4エレメ〉←クツ“o 、7 ロ第6図 一伜11−に
Claims (1)
- 【特許請求の範囲】 入力される画像データを論理的にフィルタする3×3論
理フィルタ回路(1)と、 該3×3論理フィルタ回路(1)の出力とマッチング・
データとのマッチングを行うマッチング回路(2)を備
えると共に、 該マッチング回路(2)のマッチング・ウィンドウを(
n+4)/3×(n+4)/3となし、n×n(但しn
は5以上)のウィンドウの論理フィルタ演算を行うに際
し、(n+4)/3×(n+4/3のウィンドウ内で前
記マッチングを行い、マッチングされた際に予め準備さ
れたパターンと入れ変えを行うことを特徴とする論理フ
ィルタの拡張方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18819685A JPS6247780A (ja) | 1985-08-26 | 1985-08-26 | 論理フイルタの拡張方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18819685A JPS6247780A (ja) | 1985-08-26 | 1985-08-26 | 論理フイルタの拡張方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6247780A true JPS6247780A (ja) | 1987-03-02 |
Family
ID=16219450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18819685A Pending JPS6247780A (ja) | 1985-08-26 | 1985-08-26 | 論理フイルタの拡張方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6247780A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63216491A (ja) * | 1987-03-06 | 1988-09-08 | Nippon Kayaku Co Ltd | インド−ル酢酸誘導体を用いた植物の組織培養による有用物質の製造法 |
JPS63234365A (ja) * | 1987-03-23 | 1988-09-29 | Asahi Optical Co Ltd | フイルタリング装置 |
-
1985
- 1985-08-26 JP JP18819685A patent/JPS6247780A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63216491A (ja) * | 1987-03-06 | 1988-09-08 | Nippon Kayaku Co Ltd | インド−ル酢酸誘導体を用いた植物の組織培養による有用物質の製造法 |
JP2828629B2 (ja) * | 1987-03-06 | 1998-11-25 | 日本化薬株式会社 | インドール酢酸誘導体を用いた植物の組織培養による有用物質の製造法 |
JPS63234365A (ja) * | 1987-03-23 | 1988-09-29 | Asahi Optical Co Ltd | フイルタリング装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5136662A (en) | Image processor for sequential processing of successive regions of an image | |
JPS60136875A (ja) | ベクトル演算器 | |
JPH08329261A (ja) | パラメータ曲線発生器 | |
JPS6247780A (ja) | 論理フイルタの拡張方式 | |
JP3140853B2 (ja) | データ駆動型フィルタ装置 | |
JP3155026B2 (ja) | 累算器 | |
EP1197874B1 (en) | Signal processor and product-sum operating device for use therein with rounding function | |
JP2006270178A (ja) | Fir型デジタルフィルタ | |
JPH05738B2 (ja) | ||
JPH08123683A (ja) | 並列プロセツサ装置 | |
RU1815650C (ru) | Устройство дл ортогонального преобразовани цифровых сигналов по Уолшу-Адамару | |
JPH0267665A (ja) | インタフェイス回路 | |
JPH04364525A (ja) | 並列演算装置 | |
JPS63102492A (ja) | デイジタル信号処理装置 | |
JPS58147237A (ja) | ダイナミツクpla | |
JPH0310138B2 (ja) | ||
JPS61267829A (ja) | ビツト分割型同期式累算器 | |
JPH0370028A (ja) | シリアルデータの論理演算回路 | |
JPH0795671B2 (ja) | デイジタルフイルタ | |
JPH0514128A (ja) | デイジタルフイルタ | |
JPH01161432A (ja) | 並列データ処理装置 | |
JPS63198884A (ja) | テスト補助回路 | |
GB2179770A (en) | Method and digital circuit for fixed coefficient serial multiplication | |
JPS63250785A (ja) | 演算処理回路 | |
JPS5971544A (ja) | 乗算処理装置 |