JPS6247271B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、複数のタイマー時間を設定可能な電
子時計において、タイマー出力発生時におけるタ
イマーの内容を表示するタイマーの表示装置に関
するものである。

従来の、タイマー時間を設定可能な電子時計に
おいて、複数のタイマー時間を設定可能とするこ
とにより夫々の設定時間に、所望のタイマー出力
信号を出力し得るようにすることが考えられてい
る。

このとき、設定時間によつては、他のタイマー
時間と一部或は全部において重複する場合があ
り、重複している間においては、何れのタイマー
時間に対応する出力信号が出力されているのか判
別することができない。

また、１以上のタイマーの内容を表示器にて順
次表示することによりタイマーの内容を確認する
ことも考えられているが、例えば時、分、曜日、
出力チヤンネル、自動消去の有無等の情報が含ま
れている場合において、内容が近似したものであ
る場合には、実際問題として識別が極めて困難で
ある。

また、出力されているタイマー出力信号を止め
る場合において、該当するタイマーの内容を消去
することによりタイマー出力信号を止めることが
考えられているが、重複している他の必要なタイ
マー内容を消去しないようにする為タイマー出力
信号を発生させているタイマー内容を確認した後
にタイマー内容の消去を行なう必要があるのであ
る。

本発明は、係る点に鑑み、複数のタイマー内容
をセツトし得る電子時計において、タイマーの内
容を調べる手段を設け、該手段にて選択されたタ
イマーによつてタイマー出力信号が出力されてい
るか否を識別し、更に選択されたタイマーによつ
てタイマー出力信号が出力されていることを報知
することができるようにしたものであり、以下、
実施例を示す添付図面によつて詳細に説明する。

第１図は本発明のタイマー表示装置を適用した
電子時計の構成を示すブロツク図であり、曜日、
時刻等を表示する表示部１と、曜日、時間のセツ
ト、タイマーの選択等を行なう入力部３と、該入
力部３からの信号により表示部１を制御する制御
部２とから構成されている。

表示部１は、各表示桁毎に２分割されたダイナ
ミツク表示方式の表示器４と、該表示器４の互に
分割された部分に対応するデータを格納する一対
のレジスター５，６と、該両レジスター５，６の
出力に対応する合成出力を表示器４に印加するゲ
ートアンドバツフア回路７と、前記表示器４の互
に分割された部分のうち、ゲートアンドバツフア
回路と接続されていない側の電極端子に、夫々、
前記レジスター５，６のセグメント出力と同期す
るコモン出力を印加する同期出力部８とから構成
されている。

入力部３は、フリツプフロツプ回路９と、該フ
リツプフロツプ回路９の出力を制御することによ
りタイマー曜日、時間等をセツトするセツトキー
１０，１０…と、操作する毎に、順次タイマーを
選択するようフリツプフロツプ回路９の出力を制
御するサーチキー１１とから成る。

制御部２は、クロツクパルス発生器１２と、セ
ツトされた時間、曜日等を記憶する記憶器１３
と、加算等の演算を行なう演算器１４とタイマー
作動時に所定信号を出力する、出力ポート１５
と、前記各構成部間における信号の受授を制御す
るプログラム格納部１６から構成されている。１
６′は記憶器１３におけるアドレスを制御するア
ドレスレジスターである。

また、前記記憶器１３は現在の曜日、時刻を記
憶する時計記憶部１７と、タイマー作動用の曜
日、時刻を記憶するタイマー記憶部１８，１８…
と、前記レジスター５，６に印加する信号を記憶
するレジスター用記憶部１９，２０とを有し、何
れの記憶部も４ビツトの複数倍の記憶領域を有し
ている。

以上のようになる電子時計の作用は次のとおり
である。

先づセツトキー１０，１０…を操作することに
より２進数に変換された信号がフリツプフロツプ
回路９から出力され、演算器１４を通して記憶器
１３のタイマー記憶部１８，１８…に記憶され
る。

電子時計が作動している間はクロツクパルス発
生器１２から毎秒１個のパルスが出力され、該パ
ルスが演算器１４に入力されると、時計記憶部１
７の記憶値に１宛加算される。

そして、時計記憶部１７における秒の桁が60に
なると分の桁に１が加算されるとともに秒の桁を
０にリセツトする。分の桁に１が加算されたと
き、時計記憶部１７の曜日も含めた時刻を何れか
のタイマー記憶部１８の曜日も含めた時刻と比較
する。

このとき両者が異なつていれば、再び上記の如
く１分毎に両者を比較する。

両者が等しい場合には、出力ポート１５から所
定信号が出力される。

この場合の出力は、例えば記憶器１３の所定ア
ドレスに記憶された信号等により決定される。

表示器４による時刻の表示は次のとおりであ
る。

即ち記憶器１３におけるレジスター用記憶部１
９，２０の内容をレジスター５，６に夫々入力
し、該レジスター５，６の出力を印加されたゲー
トアンドバツフア回路７から該両出力の合成によ
り位相のずれた信号を表示器４に印加し、一方同
期出力部８から該各レジスター５，６のセグメン
ト出力と同期するコモン出力が表示器に印加され
ることにより、曜日、時刻等を表示することがで
きるのである。

次に、タイマー表示を行なう場合の作用は次の
とおりである。

サーチキー１１を操作することによりフリツプ
フロツプ回路９からサーチ信号が出力され、演算
器１４に入力される。

該演算器１４内部において、入力信号がサーチ
信号であるか否かを判別し、サーチ信号であると
判別されると、記憶器１３の内部におけるカウン
ター２１に１宛加算する。

そして、該カウンター２１の数値に対応するタ
イマー記憶部１８の内容がレジスター用記憶部１
９，２０にセツトされ、該レジスター用記憶部１
９，２０の内容が演算器１４、レジスター５，６
等を通して表示器４に印加され、選択されたタイ
マーの内容を表示する。

また、同時に、出力ポート１５からタイマー出
力信号を出しているタイマーに対応するタイマー
記憶部１８のアドレス、番号、内容等を選択され
たタイマー記憶部１８のアドレス、番号、内容等
と比較し、両者が一致した時には、レジスター用
記憶部１９，２０の内容を演算器１４にセツト
し、該演算器１４の内容をレジスター５，６、ゲ
ートアンドバツフア回路７を通して表示器４に印
加することにより、タイマーの内容表示を行い、
次に０を演算器１４にセツトし、該演算器１４の
内容をレジスタ５，６に印加して該レジスタ５，
６、ゲートアンドバツフア回路７を通して表示器
４に印加することによりブランク表示を行う。こ
うしてタイマーの内容表示と、ブランク表示を繰
り返し、以て表示器４全体を点滅表示する。

また、全体を点滅表示させることなく、表示器
４の一部分のみを点滅表示させる場合には、例え
ば、午後の表示をしている場合、午後の表示用ビ
ツトのみを０と１とに交互に変えることにより、
午後の表示部分のみを点滅表示することができ
る。

また、レジスター５，６の内容を変えることな
く、同期出力部８を制御することにより、コモン
出力を変化させても前記と同様に、表示器４全体
を点滅表示することができる。

以上にはダイナミツク表示方式の表示器を用い
た実施例について記述したが、他の表示方式の表
示器を用いても良いことは勿論であり、更には、
制御部２、入力部３においても、本発明の如き動
作をなし得る変形を施すことは可能である。

本発明のタイマー表示装置は、順次選択される
タイマーを、タイマー出力信号を現実に出してい
るタイマーと比較し、両者が一致したときにタイ
マー表示を点滅することによつて、現在タイマー
出力信号を出しているタイマーの内容を明瞭に表
示でき、タイマー内容の消去等に極めて便利な、
優れた発明である。

【図面の簡単な説明】

図面は本発明の実施例を示し、第１図は、本発
明装置を適用した電子時計のブロツク図、第２図
ａ，ｂ，ｃ，ｄは夫々時計記憶部、タイマー記憶
部、レジスター記憶部のビツト構成を示す図、第
３図は、全体点滅表示の表示部を示す図、第４図
は、部分点滅表示の表示部を示す図。 １…表示部、２…制御部、３…入力部、５…サ
ーチキー。

Claims (1)

【特許請求の範囲】
1. １ 時刻設定キーと複数のタイマー時刻を順次検
   索するサーチキーを含む入力部、該入力部からの
   情報の記憶器と、刻時し記憶されているタイマー
   時刻と刻時される時間とを比較して両時刻の一致
   時にタイマー出力信号を送出し、かつ記憶内容を
   送出する演算部を含む制御部、該制御部からの情
   報を表示する表示器を備え、上記入力部のサーチ
   キーの操作により上記記憶器に記憶されている複
   数のタイマー時刻を上記表示器に順次表示すると
   共に上記演算部より出力しているタイマー時刻を
   上記サーチキーの操作により選択されたタイマー
   時刻と比較し、同一である場合は上記表示器の表
   示内容の全部又は一部を点滅する処理手段を有す
   ることを特徴とする電子時計におけるタイマー表
   示装置。