JPH0120397B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は曜日を表示可能な電子時計において、
タイマー機能を作動させるものとして表示されて
いる曜日を、他の曜日にセツトしなおす曜日のセ
ツト方式に関するものである。

従来の、曜日を表示可能な電子時計において、
曜日を指定したタイマー機能を持たせることによ
り、時刻が、予めセツトされた時刻と一致すると
ともに、曜日も予めセツトされた複数の曜日のう
ち一の曜日と一致したときにのみタイマー出力を
発生させるようにすることが考えられている。

このようにすることにより、希望する全ての曜
日の同一時刻におけるタイマーセツトを可能とし
例えば、所定曜日の一定時刻に放送されるテレビ
ジヨン番組、ラジオ番組等を確実に録音すること
ができるようになる。

しかし、１つのタイマーに複数個の曜日をセツ
トし得るようにする為、各曜日毎に入力手段を設
けると、入力手段の数が増加してコストアツプの
原因となるのみならず、曜日をセツトし或はセツ
トしなおす操作が煩雑となる。

また、テレビジヨン番組、ラジオ番組等は、特
定の曜日にのみ放送されるもの、月曜から金曜ま
で連続して放送されるもの、土曜及び日曜にのみ
放送されるものが殆どであることから、曜日のセ
ツトしなおしを行なう場合に最も手間がかかるの
は、月曜から金曜までのセツトされた曜日を、土
曜と日曜とにセトしなおす場合、或は逆の場合で
ある。

本発明は、係る点に鑑み、複数個の曜日をセツ
トし得るタイマー機能を設けた電子時計におい
て、１個の入力手段を設け、該入力手段にて、予
めセツトされている曜日をリセツトするとともに
セツトされていない曜日をセツトし得るように
し、更にセツトされ、或はリセツトされた曜日の
表示を点灯或は消灯することによつて行ない得る
ようにしたものであり、以下実施例を示す添付図
面によつて詳細に説明する。

第１図は、本発明の曜日セツト方式を適用した
電子時計の構成を示すブロツク図であり、曜日、
時刻等を表示する表示部１と、曜日のセツト、リ
セツト等を行なう入力部３と、該入力部３からの
信号により、表示部１を制御する制御部２とから
構成されている。

表示部１は、各表示桁毎に２分割されたダイナ
ミツク表示方式の表示器４と、該表示器４の互に
分割された部分に対応するデータを格納する一対
のレジスター５，６と、該両レジスター５，６の
出力に対応する合成出力を表示部４に印加するゲ
ートアンドバツフア回路７と、前記表示器４の互
に分割された部分のうち、ゲートアンドバツフア
回路と接続されていない側の電極端子に、夫々、
前記レジスター５，６のセグメント出力と同期す
るコモン出力を印加する同期出力部８とから構成
されている。

入力部３は、フリツプフロツプ回路９と、該フ
リツプフロツプ回路９の出力を制御することによ
りタイマー曜日、時間等をセツトするセツトキー
１０，１０…と、予めセツトされている曜日をリ
セツトするとともに他の曜日をセツトするようフ
リツプフロツプ回路９の出力を制御するスイツチ
ングキー１１とから成る。

制御部２は、クロツクパルス発生器１２と、セ
ツトされた時刻、曜日等を記憶する記憶器１３
と、加算等の演算を行なう演算器１４とタイマー
作動時に所定信号を出力する出力ポート１５と、
前記各構成部間における信号の受授を制御するプ
ログラム格納部１６から構成されている。１６′
は、記憶器１３におけるアドレスを制御するアド
レスレジスターである。

また、前記記憶器１３は現在の曜日、時刻を記
憶する時計記憶部１７と、タイマー作動用の曜
日、時刻を記憶するタイマー記憶部１８と、前記
レジスター５，６に印加する信号を記憶するレジ
スター用記憶部１９，２０とを有し、何れの記憶
部も４ビツトの複数倍の記憶領域を有している。

以上のようになる本発明を構成した電子時計の
作用は次のとおりである。

先づセツトキー１０，１０…を操作することに
より、２進数に変換された信号が、フリツプフロ
ツプ回路９から出力され、演算器１４を通して記
憶器１３のタイマー記憶部１８に記憶される。

電子時計が作動している間は、クロツクパルス
発生器１２から毎秒１個のパルスが出力され、該
パルスが演算器１４に入力されると、時計記憶部
１７の記憶値に１宛加算される。

そして、時計記憶部１７における秒の桁が60に
なると分の桁に１が加算されるとともに秒の桁を
０にリセツトする。

分の桁に１が加算されたとき、時計記憶部１７
の時刻をタイマー記憶部１８の時刻と比較する。

このとき両者が異なつていれば、再び上記の如
く１分毎に両者を比較する。

両者が等しい場合には、両記憶部内の曜日ビツ
トを比較し、時計記憶部１７における１がセツト
された曜日と同じ曜日がタイマー記憶部１８にお
いて１にセツトされていれば、出力ポート１５か
ら所定信号が出力される。

この場合の出力は、例えば記憶器１３の所定ア
ドレスに記憶された信号により決定される。

表示器４による時刻の表示は次のとおりであ
る。

即ち、記憶器１３におけるレジスター用記憶部
１９，２０の内容を、レジスター５，６に夫々入
力し、該レジスター５，６の出力を印加されたゲ
ートアンドバツフア回路７から該両出力の合成に
より、位相のずれた信号を表示器４に印加し、一
方、同期出力部８から該各レジスター５，６のセ
グメント出力と同期するコモン出力が表示器に印
加されることにより、曜日、時刻等を表示するこ
とができるのである。

次に、曜日のセツトしなおしを行なう場合の作
用は次のとおりである。

スイツチングキー１１を操作することにより、
フリツプフロツプ回路９からスイツチング信号が
出力され、演算器１４に入力される。

該演算器１４内部において、入力信号がスイツ
チング信号であるか否かを判別し、スイツチング
信号であると判別されると、タイマー記憶部１
８，レジスター記憶部２０における曜日表示用の
ビツトを１は０に、０は１に夫々反転させる。

従つてスイツチングキー１の操作のみにより、
セツトされていた曜日をリセツトするとともに、
他の曜日をセツトすることができるのである。

以上にはダイナミツク表示方式の表示器を用い
た実施例について記述したが、他の表示方式の表
示器を用いても良いことは勿論であり、更には制
御部２、入力部３においても、本発明同様の動作
をなし得る変形を施すことは可能である。

本発明の曜日セツト方式は、１個の入力手段の
操作のみによつて予めセツトされていた曜日をリ
セツトし、他の曜日をセツトできるので、曜日の
セツト操作を単純化でき、しかも機構を簡略化で
きる極めて優れた発明である。

【図面の簡単な説明】

図面は本発明の実施例を示し、第１図は本発明
方式を適用した電子時計のブロツク図、第２図
ａ，ｂ，ｃ，ｄは夫々、時計記憶部、タイマー記
憶部、レジスター用記憶部のビツト構成を示す
図、第３図ａ，ｂ，ｃ，ｄはスイツチングキー操
作前における表示器、タイマー記憶部、レジスタ
ー用記憶部の一例を示す図、第４図ａ，ｂ，ｃ，
ｄはスイツチングキー操作後における表示器、タ
イマー記憶部、レジスター用記憶部を示す図。 １……表示部、２……制御部、３……入力部、
５……スイツチングキー。

Claims (1)

【特許請求の範囲】
1. １ 予め、セツトされた曜日及び時刻に、タイマ
   ー出力を発生する機能を有し、且つ複数の曜日を
   同時にセツト可能にした電子時計において、１の
   入力手段と、該入力手段の操作によつて既にセツ
   トされている総ての曜日をリセツトすると同時
   に、その時リセツト状態にある総ての曜日をセツ
   トすることができるようにした手段とを有するこ
   とを特徴とする電子時計。