В этом устройстве дл целей запоминани последовательной многозначной фазоимпульсной информации используетс двоичный накопитель БИС адресно20 го регистра двоичного оперативного запоминающего устройства. В нем вход информационных сигналов соединен со входом синхронизации записи накопител , на информационные входы нако25 пител полаютс сигналы с вспомогательного генератора импульсов опорного кода , период изменени которого равен периоду следовани входного сигнала. Таким образом, устанавливаетс одно30 значное соответствие значени опорного кода на выходе генератора и временного положени входного сигна ла. Значение опорного кода запомина етс в накопителе и в дальнейшем преобразуетс в выходной сигнал в фазоимпульсной форме путем сравнени кода на выходе накопител с опорным кодомХ2. Подобна структура, обеспечивает возможность запоминани информации, представленной только фазоимпульсными сигналами, когда имеетс соответствие между периодом следовани (временным положением) входного сигнала и цикла опорного кода. того, отсутствие взаимной временной синхронизации входного сигнал и начальногозначени опорного кода не позвол ет по значению двоичной комбинации в накопителе однозначно судить о входной информации, т.е. устройство не обеспечивает преобразование информации из одной фор мы в другую, в нем входна и выходна информации представл ютс только в фазоимпульсной форме, что сужает, об ласти применени двоичных оперативны запоминающих устройств на основе больших интегральных схем в системах с многозначным, в частности чис лоимпульсным-, врем импульсным представлением информации, когда значе ние каждого разр да кода представл етс количеством импульсов или длительностью импульсов, Целью изобретени вл етс расши рение функциональных возможностей устройства за счет преобразовани информации. Поставленна цель достигаетс тем что в оперативное запоминающее устройство , содержащее адресный регистр одни входы которого подключены к выходам блока.коммутации сигналов, вход которого подключен к первому выходу блока синхронизации, выход адресного регистра подключен к одном из входов схемы сравнени и вл етс первым выходом устройства, другой вход схемы сравнени подключен к второму выходу блока синхронизации, дополнительно введены счетчик, триггер и элемент И, один из входов KOTtiporo подключен к выходу триггера и вл етс вторым выходом устройства виход элемента И вл етс третьим выходом устройства, другой вход элемента И подключен к третьему ходу блока синхронизации, один из входов триггера подключен к выходу схемы сравнени и вл етс четвертым выходом устройства, другой вход триггера подключен к первому выходу блока синхронизации и к одному иэ вх дев счетчика, выход которого подключен к другому входу адресного регист ра, другой вход счетчика вл етс входом устройства. На фиг. 1 представлена Функциональна схема устройства; на фиг.2 и 3 - временные диаграммы его работы . Оперативное запоминающее устройство содержит адресный регистр 1, блок коммутации сигналов,состо щий из блока 2 коммутации чисел и блока 3 коммутации разр дов, блок 4 синхронизации , включающий в себ источник 5 синхронизирующих сигналов, формирователь 6 опорных меток времени и генератор 7 опорного двоичнодес тичного кода, схему 8 сравнени кодов, счетный вход 9 счетчика 10, выход 11 формировател б опорных меток времени, информационные выходы12 счетчика 10, триггер 13, элемент И 14, выход 15 адресного регистра 1, выход16 схемы 8 сравнени кодов, выход 17 элемента И 14iвыход 18 триггера 13 и блок 19,управлени записью . На фиг.2 представлено: а - синхронизирующие сигналы, b - опорные метки времени, с, d, е, - опорный двоично-дес тичный код. В данном устройстве опорные метки врв«1ени b совпадают с моментом формировани нулевой двоично-дес тичной комбинации опорного двоично-дес тичного кода и, кроме того, служат дл разделени во времени разр дов входной информации (шина 11 соединена со входом блока 3 коммутации разр дов ) . . „ Работа устройства описываетс на примере запоминани и воспроизведени информации, представленной числоимпульсным кодом (последовательно числа 3-5-1). При числоимпульсном представлении информации (фиг.2) количество иглпульсов в промежутке времени, ограниченHovi двум соседними опорными сигналами , определ ет значение представл емого числа. Блок 2 коммутации чисел своими выходными сигналами определ ет область пам ти регистра 1, предназначенную дл запоминани определенного многоразр дного числа, а блок 3 коммутации разр дов, управл емый сигналами опорных меток времени, обеспечивает ьыбор адреса чейки пам ти дл запоминани конкретного разр да ходного числа. Счетчик 10 устанавливаетс опорными метками времени в нулевое состо ние . При поступлении числоимпульсногО кода числа (фиг.2§), подлежащего запоминанию, входные сигналы каждого разр да кода подсчитываютс счетчиком 10. Получаемое значение двоичного кода (h,i,k,I) с выхода 12 счетчика 10 записываетс в регистр 1 сигналом Сфиг.2 т) на выходе блока 19 управлени записью. Переписа на со счетчика двоично-дес тична информаци воспроизводитс на выход 15 адресного регистра 1, причем изм 11ение кода по разр дам производитс синхронно с сигналами опорных меток времени. Очевидно, что выходной двоичнодес тичный код на шинах 15 однознач но соответствует входному числоимпульсному коду, причем форма соот ветстви определ етс структурой и последовательностью состо ний счетчика 10(на фиг.2 h,i,k,e, и 3a,b,c,d показан код 1-2-4-8). В да ном устройстве предполагаетс одинанова структура счетчика 10 и генератора 7 опорного двоично-дес т ного кода (код 1-2-4-8). Сигналы опорных меток времени (фиг.2), сбра сывающие в ноль счетчик 10, форчируютс синхронно с нулевой кодовой комбинацией опорного кода двоичнодес тичного кода, поэтому по вление на выходе генератора 7 опорного кода кодовой комбинации, идентичной конечному состо нию счетчика 10 и разр дов регистра 1 при записи ин формации, будет сдвинуто во времени по отношению к опорным меткам времени на число периодов, однозначно соответствующее числу входны сигналов. Момент по влени указанной комбинации опорного кода фиксируетс схемой 8 сравнени кодов. Ее выходной сигнал (фиг.Зе) на шине 1 представл ет собой фазоимпульсный код, соответствующий входному число импульсному. Дальнейшее преобразование информации производитс с помощью триггера 13, управл емого сигналами с выходов схемы сравнени 8 и генератора 7 опорного кода. Длительност импульса на выходе 18 триггера (фи 3f) в периодах синхронизирующих сиг налов соответствует входному числоим пульсному коду. Выходной числоимпульсный код (фиг.Зд) формируетс с помощью элемента И 14, управл емого сигналом с выхода 18 триггера 13 и синхронизирующими сигналами с выхода источника 5 синхронизирующих сигналов. Таким образом, входна информаци , представленна сигналами .числоимпульсного кода будучи преобразован ной в двоично-дес тичный код, запоминаетс с помощью двоичного регистра 1 и в дальнейшем воспроизводитс в виде двоично-дес тичного, фазоим .пульсного, врем импульсного и числоимпульсного кодов. Если объединить вход 9 счетчика 10 и выход 17 злемента И 14, полу чим кольцевую структуру, обеспечиваю щую циркул цию информации во всех упом нутых видах кодировани . Така структура позвол ет осуществить запоминание и воспроизведение информации , представленной любым из используемых в ней КОДОВ числоимпульсным, двоично-дес тичны:, фазоимпульсным или врем импульсным. Так, дл запоминани врем импульсной информации, идентичной фиг.3, входные сигналы должны быть поданы на первый вход элемента И14 вместо сигналов с триггера 13. На выходе элемента И 14 при этом будет сформирован числоимпульсный код, сигналы которого будут подсчитаны счетчиком 10, в результате счет будет записан в регистр 1 и в дальнейшем воспроизведен в виде двоично-дес тичного кода на шинах 15, фазоимпульсного ко-. да - на шине 16 и врем импульсного кода - на выходе триггера 13. Дл запоминани фазоимпульсной информации входные сигналы необходимо подать на вход триггера 13 по шине 16 взамен сигналов с выхода схемы 8 сравнени кодов .., Запоминание двоично-дес тичной информации может быть осуществлено подачей входных сигналов как на входы схемы 8 сравнени кодов, так и на выходы регистра 1. В случае применени статических ОЗУ сигналы управлени записью на выходе блока 19 управлени записью могут формироватьс только в процессе записи. При использовании динамических ОЗУ формирование импульсов установки должно производитьс и в режиме воспроизведени информации дл регенерации содержимого регистра 1. Изобретение обладает новыми функциональными возможност ми нар ду с запоминанием многозначной информации , представленной числоимпульсным , фазоимпульсным, врем импульсным или двоично-дес тичным кодом, осуществл етс одновременное преобразование ее из одной формы в другую . Это позвол ет использовать устройство в системах с произвольным многозначным кодированием. Реализаци многозначных ЗУ на основе двоичных БИС ОЗУ позвол ет существенно упростить структуру устройств с многозначные кодированием, повысить их надежность и снизить стоимость. Формула изобретени Оперативное запоминающее устройство , содержащее адресный регистр, одни входы которого подключены к выходам блока коммутации сигналов, вход которого подключен к первому выходу блока синхронизащ1и, выход адресного регистра подключен к одному из входов схелы сравнейи и вл етс первым выходом устройства, другой вход схемы сравнени подключен к второму выходу блока синхронизации, о т л ичающеес тем, что/ с целью расширени функциональных возможностей устройства за счет возможности преобразовани вида информационного сигнала, оно содержит счет.чик, триггер и элемент:И,бдин из входов которого подключен к выходу триггера и в; етс вторым выходом устройства , выход элемента И вл етс третьим выходом устройства, другой вход элемента И подключен к третьему выходу блока синхронизации, один из входов триггера подключен к выходу схемы
ts сравнени и вл ете четвертым выхо цсм устройства, другой вход триггера подключен к первому выходу блока синхронизации и к одному из входов счетчика, выход которого подключен к другому входу адресного регистра, другой вход счетчика вл етс входом устройства. Источники информации, прин тые во внимание при экспертизе 1, Авторское свидетельство СССР 684612, кл. G 11 С 11/00, 1977. I