JPS602639B2 - 時計の時限装置 - Google Patents

Description

【発明の詳細な説明】 本発明は時計の時限装置に関するものである。

従来時限装置を有する時計において、負荷を作動する複
数の設定時刻をレジスタに設定し、これと現在時刻を計
時する計時回路の出力との一致をとって負荷を作動する
ものがあった。

ところがこれによると現在時刻に最も近いつぎの作動時
刻に負荷を作動するためには、作動時刻を順番に設定し
なければならず、煩わしかった。さらに作動時刻の変更
、追加、消去等の場合には、すべての作動時刻を設定し
直さなければならず極めて不都合であった。また、その
ために現在時刻に最も近いつぎの作動時刻のみを表示す
ることはできなかった。そこで本発明は作動時刻をどの
ような順番で設定してもよく、その変更も容易であり、
また現在時刻の後に最初に到来する作動時刻を表示する
ようにし、上記の欠点を除去するものである。

以下本発明の一実施例を図面に基づいて説明する。

１は水晶発振器、２は分筒器であり、その出力端子ＣＰ
Ｉからは数Ｋ世のパルスが、端子ＣＰ２からはその１／
鼠の周波数のパルスが発生するものである。

３は現在時刻を計時する計時回路であり、１幼時間周期
で計時を行なう。

４はデコーダ、５は第１の表示装置である。

６は私ビットのシフトレジスタで、記憶回路を構成する
ものである。

７はキーボードであり、その出力端子Ａ，Ｎ，Ｍ，ＣＬ
にはそれぞれ負荷（図示せず）の作動時刻の設定用キー
Ｋ１、通常動作用キーＫ２、作動時刻の変更用キーＫ３
、作動時刻のクリア用キーＫ４の各キーを操作したとき
出力を発生するものである。

さらにその出力端子ａからは暦数キーＫ５の操作によっ
て作動時刻データが発生するものである。８はデコーダ
であり、キーボード７からの作動時刻データを２進化１
Ｇ隻出力に変換するものである。

９は計時回路３と同様の計時回路であり、その入力端子
Ａに入力が供給されたとき、計時回路３の計時内容をプ
リセットするものである。

１０，１１は一致回路であり、それぞれの入力端子Ｎ，
ｂから入力が供給されたとき作動するものである。

１２はデコーダ、１３は第２の表示装置である。

１４はパルス発生器であり、キーボード７からの作動時
刻データに同期してシフトレジスタ６のシフトパルスを
発生するものである。

１５は狭幅のワンショットパルス発生器、１６は１６隻
の計数器でありシフトパルスを１ふｆルスカゥントする
毎に狭幅にパルスを発生する。

１７・・・２８はゲート回路、２９，３川まィンバータ
である。

３１はパルス発生回路であり、フリップフロップ回路お
よび１金隻の計数器からなり、キーボード７の端子Ｎか
ら出力が発性したとき、端子ＣＰ３から、端子ＣＰＩか
らのパルスを発生したとき、端子ＣＰ３から端子ＣＰＩ
Ｉからのパルスを１６パルス発生し、その間出力Ｑ，Ｑ
がそれぞれ論理的に高レベル、低レベルとなるものであ
る。

ところで計時回路９、一致回路１ １、パルス発生器１
６、ゲート回路２５・・・２８およびィンバータ３０等
により選択回路を構成するものである。つぎに動作につ
いて説明する。

まず負荷の作動時刻の設定について説明する。キーボー
ド７のキーＫＩを操作するとその端子Ａから出力が発生
し計時回路９に計時回路３の計時時刻すなわち現在時刻
がブリセットされる。一方このときパルス発生器３１の
出力Ｑは高レベルに保持されているためゲート回路１７
から出力が発生してゲート回路２１が開かれる。そして
瞳数キーＫ５の操作により所望の時刻を設定する。これ
によりそのデータすなわち時間および分の１６ビットが
デコーダ８に供給され、２進化ＩＱ隼出力に変換された
後、ゲート回路２１，２２を通過してシフトレジスタ６
に供給される。これに同期してパルス発生器１４からシ
フトパルスが発生し、ゲート回路２４を介してシフトレ
ジス夕６に供給され、上記データが書き込まれる。こう
して４種類の作動時刻をシフトレジスタ６の記憶域６ａ
・・・６ｄにそれぞれ書き込む。つぎに上記書き込まれ
た作動時刻のうち現在時刻に最も近いつぎの作動時刻を
選択し、表示をも行なう動作について説明する。まずキ
ーＫＩを元の状態に復帰し、キーＫ２を操作する。これ
により端子Ｎに出力が発生し、一致回路１０が作動する
とともに、ゲート回路２７が開き、このとき一致回路１
１の出力はまだ発生しておらずさらにゲート回路２８か
ら出力が発生する。ゲート回路２８からの出力によりゲ
ート回路１９，２５が開き、ゲート回路１８の出力によ
りゲート回路２３も開く。ゲート回路２５が開くと、分
周器２の端子ＣＰ２からのパルスがこれを通過し、さら
にゲート回路２６をも通過して計時回路９に供給される
。そのため計時回路９の計時内容が現在時刻から１分歩
進される。一方ゲート回路１９の開成により、分周器２
の端子ＣＰＩからのパルスがこれを通過し、さらにゲー
ト回路２４をも介してシフトレジスタ６および計数回路
１６に供給される。そのためシフトレジスタ６の内容は
シフトされ、その内容はゲート回路２３，２２を介して
循環する。シフトレジスタ６の内容が１６ビットシフト
されると、すなわち各記憶域６ａ・・・６ｄに記憶され
ている作動時刻がそれぞれつぎの記憶域６ｂ・・・６ａ
に移行する。このとき計数器１６′は１６′を計数して
出力が発生し、その出力はゲート回路２７を介して一致
回路１１を作動せしめる。そこで計時回路９の時刻とシ
フトレジスタ６の記憶域６ａに移行した作動時刻との比
較が行なわれる。両者が一致しない場合には、シフトレ
ジスタ６の内容がさらに１６ビットシフトされたとき、
上記と同様にそのときの記憶域６ａの作動時刻と比較が
行なわれる。こうしてシフトレジスタ６の内容が６４ビ
ットシフトされると、すなわちその内容が一顧すると、
再び分周器２の端子ＣＰ２からパルスが発生し、これが
ゲート回路２５，２６を介して計時回路９の時刻をさら
に１分歩進する。そこで再び上記と同様にして計時回路
９の時刻とシフトレジスタ６内の４種類の作動時刻との
比較が行なわれる。以下同様にして計時回路９の時刻が
１分歩進されるごとに、４種類の作動時刻との比較が行
なわれ、そのうちの１種類の作動時刻と一致すると、一
致回路１１から出力が発生し、ゲート回路２８の出力が
停止する。そのためゲート回路２５が閉成して計時回路
９の歩進が停止するとともに、ゲート回路１９が閉成し
、シフトレジスタ６のシフトが停止する。したがってこ
のときシフトレンジスタ６の記憶域６ａには、４種類の
作動時刻のうち現在時刻に最も近いつぎの作動時刻が記
憶されている。この作動時刻はデコーダ１２を介して表
示装置１３で表示されるとともに、一致回路１０‘こ供
給され、計時回路３の現在時刻との比較が行なわれる。
さて現在時刻が、いまシフトレジスタ６の記憶域６ａに
記憶されている作動時刻になると、一致回路１０の端子
Ｐから出力が発生し、負荷を駆動する。

一方一致回路１０の出力はィンバータ２９を介してレベ
ル反転された後ワンショットパルス発生器１５に供Ｖ給
される。そして１分が経過すると、計時回路３の内容が
１分歩進されるため一致回路１０の出力が停止し、負荷
の作動を停止する。これによりワンショツトパルス発生
器１５がトリガされ、その出力から１パルスが発生する
。このパルスはゲート回路２６を介して計時回路９に供
帯簿され、その内容が１分歩進され、一致回路１１の出
力が停止する。そのためゲート回路２８から出力が発生
し、先に述べたと同様にシフトレジスタ６の内容が循環
して現在時刻に最も近いつぎの作動時刻の選択が行なわ
れる。以上の動作が繰り返されて４種類の作動時刻が順
次選択され、各作動時刻に負荷が作動される。

つぎに作動時刻の消去について説明する。

まずキーボード７のキーＫ３を操作して、端子Ｍから出
力を発生せしめる。これによりパルス発生器３１の出力
Ｑ，Ｑがそれぞれレベル反転してゲート回路１７，２０
がそれぞれ閉成および関成する。さらに出力Ｑはゲート
回路１８を介してゲート回路２３をも関成する。一方こ
の闇にパルス発生器３１の端子ＣＰ３から、分周器２の
端子ＣＰＩからのパルスが１６パルス発生し、これがゲ
ート回路２０を通過し、さらにゲート回路２４を通過し
てシフトレジスタ６の内客を１６ビットシフトする。そ
のため記憶域６ｄの作動時刻が記憶城６ａに移行し、そ
れが表示装置１３で表示される。こうして所望の作動時
刻が表示されるまでキーＫ３を操作し、その後にキーＫ
４を操作する。これにより端子ＣＬからパルスが発生し
、記憶域６ａの作動時刻をクリアする。そして新たに他
の作動時刻を設定する場合には、先に述べた様にキーＫ
Ｉを操作した後暦数キーＫ５を操作してシフトレジスタ
６に作動時刻を書き込む。なお上記の実施例では表示装
置５，１３をそれぞれ８Ｕ個に設けたが、これに限らず
１つの表示装置により現在時刻および作動時刻を選択的
に表示するようにしてもよい。

また記憶回路としてシリアルなシフトレジスタを用いた
が、これに限らず各作動時刻を記憶する１６ビットのシ
フトレジスタをそれぞれパラレルに設け、それぞれの出
力をゲート回路により選択的に一致回路１ １に供Ｖ給
して上記と同様に比較選択するようにしてもよい。

この場合にも現在時刻に最も近いつぎの作動時刻を一致
回路１０１こ供繋浩し、上記と同様の動作を行なわせる
ものである。なお作動時刻数はしジス夕のビット数を増
すことにより何種類でもよくこのとき端子ＣＰ２の周波
数＝端子ＣＰＩの周波数／１６×ｎ（ｎ：作動時刻数）
を満足していればよい。

また上記の実施例では１２時間表示の時計に用いたが、
これに限らず２独時間表示の時計に用いてもよい。

以上詳述したごと〈本発明によれば、負荷を作動する複
数の作動時刻のうち現在時刻より後に技初に到来する作
動時刻を選択する選択回路を設けたので、作動時刻をど
のような順番で設定してもよく、しかも作動時刻の消去
、変更等が極めて容易に行なえるものである。

また現在時刻より後に最初に到来する作動時刻を表示す
るようにすると、負荷のつきの作動時刻が一目瞭然とな
り、設定したすべての作動時刻のチェックを行なうこと
ができる。

【図面の簡単な説明】

図面は本発明の一実施例を示した電気回路図である。 ５・・・第１の表示装置、６…記憶回路、９，Ｉ１・・
・選択回路、１３・・・第２の表示装贋、１６，２５〜
２８，３０・・・選択回路。

Claims (1)

1. 【特許請求の範囲】 １ 現在時刻を計時する計時回路と、負荷の作動時刻を
   予め複数設定した記憶回路と、上記作動時刻のうち現在
   時刻より後に最初に到来する作動時刻を選択する選択回
   路と、この選択された作動時刻と上記計時時刻とを比較
   して一致をとり上記負荷を作動する一致回路と、この一
   致回路からの一致出力の作用によつて上記選択回路を動
   作せしめる制御回路とからなる時計の時限装置。 ２ 現在時刻を計時する計時回路と、この計時回路の出
   力によつて現在時刻を表示する第１の表示装置と、負荷
   の作動時刻を予め複数設定した記憶回路と、上記作動時
   刻のうち現在時刻より後に最初に到来する作動時刻を選
   択する選択回路と、この選択された作動時刻を表示する
   第２の表示装置と、上記選択された作動時刻と上記計時
   時刻とを比較して一致をとり上記負荷を作動する一致回
   路と、この一致回路からの一致出力の作用によつて上記
   選択回路を動作せしめて制御回路とからなる時計の時限
   装置。