JPS6245728B2 - - Google Patents
Info
- Publication number
- JPS6245728B2 JPS6245728B2 JP56186526A JP18652681A JPS6245728B2 JP S6245728 B2 JPS6245728 B2 JP S6245728B2 JP 56186526 A JP56186526 A JP 56186526A JP 18652681 A JP18652681 A JP 18652681A JP S6245728 B2 JPS6245728 B2 JP S6245728B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- output
- analog
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は情報処理におけるアナログ信号をデジ
タル信号に変換するＡ／Ｄ変換回路の改良に関す
る。
タル信号に変換するＡ／Ｄ変換回路の改良に関す
る。
(2) 技術の背景
Ａ／Ｄ変換回路はアナログ信号をデジタル信号
に変換して伝送・処理を行うPules Code
Modulation（PCM）方式における信号変換の手
段として用いられる。PCM方式は半導体技術特
に高速処理に適したデジタル集積回路の発達に伴
い、従来における電話回路のPCM多重伝送や衛
星通信だけでなく、音声処理、測定、計測等にお
ける伝送・処理手段として広い分野で利用されて
いる。即ちその処理過程におけるデジタル処理技
術の利点特に情報品質の劣化を再生処理によつて
復元出来るというアナログ情報処理には見られな
い機能を生かして普及して来た。
に変換して伝送・処理を行うPules Code
Modulation（PCM）方式における信号変換の手
段として用いられる。PCM方式は半導体技術特
に高速処理に適したデジタル集積回路の発達に伴
い、従来における電話回路のPCM多重伝送や衛
星通信だけでなく、音声処理、測定、計測等にお
ける伝送・処理手段として広い分野で利用されて
いる。即ちその処理過程におけるデジタル処理技
術の利点特に情報品質の劣化を再生処理によつて
復元出来るというアナログ情報処理には見られな
い機能を生かして普及して来た。
(3) 従来技術と問題点
従来Ａ／Ｄ変換は第１図ａに示すようにその対
象とするアナログ信号をある周波数で標本化した
信号を更に例えば８ビツトの２進化符号により量
子化する。従つて最大入力信号電圧が設定される
とその量子化幅は一義的に最低ビツトが単位とな
り最大入力信号電圧の1/2８に決まる。そこで仮
に量子化幅を一定としてより大きい入力信号を
Ｄ／Ａ変換するか、最大入力信号電圧を一定とし
て量子化幅を小さくしようと望むときは前者のと
きは第１図ｂ後者のときは第１図ｃのように８ビ
ツト以上の能力を持つＡ／Ｄ変換器例えば12ビツ
ト、16ビツトの変換器を必要とするが、これ等高
分解能のＡ／Ｄ変換器は８ビツト等の中程度の分
解能のＡ／Ｄ変換器の価格に比較して指数倍的に
高価になる欠点を有していた。
象とするアナログ信号をある周波数で標本化した
信号を更に例えば８ビツトの２進化符号により量
子化する。従つて最大入力信号電圧が設定される
とその量子化幅は一義的に最低ビツトが単位とな
り最大入力信号電圧の1/2８に決まる。そこで仮
に量子化幅を一定としてより大きい入力信号を
Ｄ／Ａ変換するか、最大入力信号電圧を一定とし
て量子化幅を小さくしようと望むときは前者のと
きは第１図ｂ後者のときは第１図ｃのように８ビ
ツト以上の能力を持つＡ／Ｄ変換器例えば12ビツ
ト、16ビツトの変換器を必要とするが、これ等高
分解能のＡ／Ｄ変換器は８ビツト等の中程度の分
解能のＡ／Ｄ変換器の価格に比較して指数倍的に
高価になる欠点を有していた。
(4) 発明の目的
本発明はこの欠点を除去するため廉価な複数の
例えば、８ビツトＡ／Ｄ変換器とＤ／Ａ変換器の
構成により入力信号の大さに対応して常に８ビツ
トを有効出力とするＡ／Ｄ変換回路を提供しよう
とするものである。
例えば、８ビツトＡ／Ｄ変換器とＤ／Ａ変換器の
構成により入力信号の大さに対応して常に８ビツ
トを有効出力とするＡ／Ｄ変換回路を提供しよう
とするものである。
(5) 発明の構成
そしてこの目的は本発明によればアナログ入力
信号を第１および第２のＡ／Ｄ変換器の入力に印
加し、最大入力信号電圧を基準入力とする第１の
Ａ／Ｄ変換器のデジタル信号を第１出力として送
出すると共に、該第１出力をＤ／Ａ変換器により
アナログ信号に再生して、該アナログ信号を第２
のＡ／Ｄ変換器の基準入力とする第２のＡ／Ｄ変
換器によるデジタル信号を第２出力として送出
し、該第１出力および第２出力信号を乗算器に入
力し両信号の積を演算せしめて得るＡ／Ｄ変換信
号を第３出力として送出することを特徴とする
Ａ／Ｄ変換器を提供することによつて目的を達成
することが出来る。
信号を第１および第２のＡ／Ｄ変換器の入力に印
加し、最大入力信号電圧を基準入力とする第１の
Ａ／Ｄ変換器のデジタル信号を第１出力として送
出すると共に、該第１出力をＤ／Ａ変換器により
アナログ信号に再生して、該アナログ信号を第２
のＡ／Ｄ変換器の基準入力とする第２のＡ／Ｄ変
換器によるデジタル信号を第２出力として送出
し、該第１出力および第２出力信号を乗算器に入
力し両信号の積を演算せしめて得るＡ／Ｄ変換信
号を第３出力として送出することを特徴とする
Ａ／Ｄ変換器を提供することによつて目的を達成
することが出来る。
(6) 発明の実施例
以下図面を参照しつつ本発明の一実施例につい
て説明する。
て説明する。
第２図は本実施例におけるＡ／Ｄ変換回路のブ
ロツク図を示す。図において、１１は第１のＡ／
Ｄ変換器、１２は第２のＡ／Ｄ変換器、１３は
Ｄ／Ａ変換器及び１４は乗算器である。以下、図
面により本実施例の動作を説明する。
ロツク図を示す。図において、１１は第１のＡ／
Ｄ変換器、１２は第２のＡ／Ｄ変換器、１３は
Ｄ／Ａ変換器及び１４は乗算器である。以下、図
面により本実施例の動作を説明する。
先ず、アナログ入力信号は第１のＡ／Ｄ変換器
１１でデイジタル信号１１０に変換された後、
Ｄ／Ａ変換器１３で再びアナログ信号１３０に変
換されるが、この２つのアナログ信号の関係は第
３図に示す様にアナログ入力信号≦アナログ信号
１３０になつている。
１１でデイジタル信号１１０に変換された後、
Ｄ／Ａ変換器１３で再びアナログ信号１３０に変
換されるが、この２つのアナログ信号の関係は第
３図に示す様にアナログ入力信号≦アナログ信号
１３０になつている。
ここで、図中の基準入力V1（以下フルスケー
ル値と云う）は入力するアナログ信号の最大値よ
り大きな値に選ぶ。
ル値と云う）は入力するアナログ信号の最大値よ
り大きな値に選ぶ。
そして、このアナログ信号１３０は第２のＡ／
Ｄ変換器１２のフルスケール値として加えられ、
アナログ入力信号はこのフルスケール値で正規化
されてデイジタル信号１２０に変換される。そこ
で、デイジタル信号１１０を指数、デイジタル信
号１２０を仮数として乗算器１４で乗算してアナ
ログ入力信号の大さが出力される。
Ｄ変換器１２のフルスケール値として加えられ、
アナログ入力信号はこのフルスケール値で正規化
されてデイジタル信号１２０に変換される。そこ
で、デイジタル信号１１０を指数、デイジタル信
号１２０を仮数として乗算器１４で乗算してアナ
ログ入力信号の大さが出力される。
次に、第１及び第２のＡ／Ｄ変換器１１，１２
がそれぞれアナログ入力信号を２ビツトの２進化
符号に変換するとして、第２図と、第４図の本実
施例の変換説明図、第５図の本実施例の変換特性
図を用いて具体的にＡ／Ｄ変換特性を説明する。
尚、以下では第２図中の信号番号は省略する。
がそれぞれアナログ入力信号を２ビツトの２進化
符号に変換するとして、第２図と、第４図の本実
施例の変換説明図、第５図の本実施例の変換特性
図を用いて具体的にＡ／Ｄ変換特性を説明する。
尚、以下では第２図中の信号番号は省略する。
第４図ａにおいて、振幅Ｂをもつアナログ入力
信号が第１のＡ／Ｄ変換器１１に加えられると、
この変換器はすぐ上のデイジタル信号１，１を出
力するが、これをＤ／Ａ変換器１３でＤ／Ａ変換
して得たアナログ信号をフルスケール値V2とす
る第２のＡ／Ｄ変換器が前記のアナログ入力信号
を２ビツトの２進化符号１，０に変換して出力す
る。そこで、乗算器１４で第１と第２のＡ／Ｄ変
換器１１，１２より出力された１，１と１，０と
が乗算されて１，１，０即ち10進化符号で６に対
応する２進化符号がえられる。ここで、フルスケ
ール値V1は１，０，０即ち10進化符号で４とな
る。
信号が第１のＡ／Ｄ変換器１１に加えられると、
この変換器はすぐ上のデイジタル信号１，１を出
力するが、これをＤ／Ａ変換器１３でＤ／Ａ変換
して得たアナログ信号をフルスケール値V2とす
る第２のＡ／Ｄ変換器が前記のアナログ入力信号
を２ビツトの２進化符号１，０に変換して出力す
る。そこで、乗算器１４で第１と第２のＡ／Ｄ変
換器１１，１２より出力された１，１と１，０と
が乗算されて１，１，０即ち10進化符号で６に対
応する２進化符号がえられる。ここで、フルスケ
ール値V1は１，０，０即ち10進化符号で４とな
る。
又、第４図ｂに示す様に、第１のＡ／Ｄ変換器
１１に第４図ａよりも小さい振幅Ｅをもつアナロ
グ信号が入力した時は、前記と同じくこの変換器
からの出力０，１と、第２のＡ／Ｄ変換器１２よ
りの出力０，１とが乗算器１４で乗算されて０，
０，１即ち10進化符号で１に対応する２進化符号
が得られる。
１１に第４図ａよりも小さい振幅Ｅをもつアナロ
グ信号が入力した時は、前記と同じくこの変換器
からの出力０，１と、第２のＡ／Ｄ変換器１２よ
りの出力０，１とが乗算器１４で乗算されて０，
０，１即ち10進化符号で１に対応する２進化符号
が得られる。
第５図は本実施例の変換特性図であるが、図に
示す様に第１のＡ／Ｄ変換器の出力が０，１（10
進化符号で１）の領域では第２のＡ／Ｄ変換器で
第４図ｂの様に４分割するが、１，０と１，１の
範囲（10進化符号で３と２の間）は２分割しかし
ない。
示す様に第１のＡ／Ｄ変換器の出力が０，１（10
進化符号で１）の領域では第２のＡ／Ｄ変換器で
第４図ｂの様に４分割するが、１，０と１，１の
範囲（10進化符号で３と２の間）は２分割しかし
ない。
これは、０，０と０，１，０，０と１，０，
０，０と１，１，０，０と１，０，０の間の領域
を全て４分割するためで、アナログ入力信号が大
きくなる程分割が荒くなるためである。
０，０と１，１，０，０と１，０，０の間の領域
を全て４分割するためで、アナログ入力信号が大
きくなる程分割が荒くなるためである。
この様に、第１のＡ／Ｄ変換器で分割された領
域を第２のＡ／Ｄ変換器でアナログ入力信号の振
幅に対応した間隔で分割することにより、音声信
号の様にダイナミツクレンジの大きなものを例え
ば８ビツトの中程度の分解能をもつＡ／Ｄ変換器
の組合せで効率的に変換が可能となる。
域を第２のＡ／Ｄ変換器でアナログ入力信号の振
幅に対応した間隔で分割することにより、音声信
号の様にダイナミツクレンジの大きなものを例え
ば８ビツトの中程度の分解能をもつＡ／Ｄ変換器
の組合せで効率的に変換が可能となる。
(7) 発明の効果
以上説明した様に、従来は変動する入力信号を
量子化するに際して、より高分解能の高価なＡ／
Ｄ変換器を必要としたが、本発明の組合せにより
安価な中程度の分解能をもつＡ／Ｄ変換器の組合
せにより常に全ビツトを有効に使用してＡ／Ｄ変
換できる。
量子化するに際して、より高分解能の高価なＡ／
Ｄ変換器を必要としたが、本発明の組合せにより
安価な中程度の分解能をもつＡ／Ｄ変換器の組合
せにより常に全ビツトを有効に使用してＡ／Ｄ変
換できる。
第１図ａは８ビツトによるデイジタル表示列、
第１図ｂ，ｃは12ビツトによるデイジタル表示列
を示す図、第２図は本発明の一実施例における
Ａ／Ｄ変換回路のブロツク図、第３図は第２図の
アナログ入力信号と基準入力V2との関係図、第
４図は第２図の変換説明図、第５図は第２図の変
換特性図である。 図において、１１，１２は第１及び第２のＡ／
Ｄ変換器、１３はＤ／Ａ変換器、１４は乗算器で
ある。
第１図ｂ，ｃは12ビツトによるデイジタル表示列
を示す図、第２図は本発明の一実施例における
Ａ／Ｄ変換回路のブロツク図、第３図は第２図の
アナログ入力信号と基準入力V2との関係図、第
４図は第２図の変換説明図、第５図は第２図の変
換特性図である。 図において、１１，１２は第１及び第２のＡ／
Ｄ変換器、１３はＤ／Ａ変換器、１４は乗算器で
ある。
Claims (1)
- １ アナログ入力信号を第１および第２のＡ／Ｄ
変換器の入力に印加し、最大入力信号電圧を基準
入力とする第１のＡ／Ｄ変換器のデイジタル信号
を第１出力として送出すると共に、該第１出力を
Ｄ／Ａ変換器によりアナログ信号に再生して、該
アナログ信号を第２のＡ／Ｄ変換器の基準入力と
する第２のＡ／Ｄ変換器によるデイジタル信号を
第２出力として送出し、該第１出力および第２出
力信号を乗算器に入力し両信号の積を演算せしめ
て得るＡ／Ｄ変換信号を第３出力として送出する
ことを特徴とするＡ／Ｄ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18652681A JPS5888924A (ja) | 1981-11-20 | 1981-11-20 | Ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18652681A JPS5888924A (ja) | 1981-11-20 | 1981-11-20 | Ａ／ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5888924A JPS5888924A (ja) | 1983-05-27 |
| JPS6245728B2 true JPS6245728B2 (ja) | 1987-09-29 |
Family
ID=16190030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18652681A Granted JPS5888924A (ja) | 1981-11-20 | 1981-11-20 | Ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5888924A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370618A (ja) * | 1986-09-11 | 1988-03-30 | Shimadzu Corp | Ａ／ｄ変換装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135657A (en) * | 1976-05-10 | 1977-11-12 | Iwatsu Electric Co Ltd | A/d converter |
| JPS5355947A (en) * | 1976-10-29 | 1978-05-20 | Takeda Riken Ind Co Ltd | Analoggtoodigital converter |
| JPS54156462A (en) * | 1978-05-31 | 1979-12-10 | Nec Home Electronics Ltd | Analog digital converter |
-
1981
- 1981-11-20 JP JP18652681A patent/JPS5888924A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135657A (en) * | 1976-05-10 | 1977-11-12 | Iwatsu Electric Co Ltd | A/d converter |
| JPS5355947A (en) * | 1976-10-29 | 1978-05-20 | Takeda Riken Ind Co Ltd | Analoggtoodigital converter |
| JPS54156462A (en) * | 1978-05-31 | 1979-12-10 | Nec Home Electronics Ltd | Analog digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5888924A (ja) | 1983-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862168A (en) | Audio digital/analog encoding and decoding | |
| EP0145788B1 (en) | Method and apparatus for transmitting digital signal | |
| US4933675A (en) | Audio digital/analog encoding and decoding | |
| JPS5920204B2 (ja) | 適応性デルタ変調システム | |
| JP3208001B2 (ja) | 副バンドコーディングシステムの信号処理装置 | |
| US6476752B1 (en) | Signal processing system employing two bit ternary signal | |
| JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
| JPS6245728B2 (ja) | ||
| JPH01256278A (ja) | 予測符号化システム | |
| JPH0319734B2 (ja) | ||
| US5631966A (en) | Audio signal conversion using frequency band division | |
| JPH061903B2 (ja) | 信号伝送装置 | |
| EP0177902B1 (en) | Digital-to-analog converter | |
| JPS6352488B2 (ja) | ||
| JPH0642631B2 (ja) | 信号伝送装置 | |
| SU1476617A1 (ru) | Способ стереофонической передачи и приема информации | |
| JPH061904B2 (ja) | 信号伝送装置 | |
| JPS5866440A (ja) | 波形符号化方式 | |
| JPH1127145A (ja) | Ａ／ｄ、ｄ／ａ変換方式 | |
| US4855741A (en) | Logarithmic digital level display device | |
| JPS60261222A (ja) | 信号変換回路 | |
| JPS5825713A (ja) | Ａ／ｄ変換方法 | |
| JPH08172360A (ja) | Ａ／ｄ変換器 | |
| JPS5952585B2 (ja) | Ｄｐｃｍ信号伝送方式 | |
| JPS6053971B2 (ja) | デイジタル信号伝送方式 |