JPS6245727B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は構成の簡単な広帯域可変等化器に関す
る。 可変等化器はＨ、Ｋ、Bodeにより発明され、
以後Oswald型、渡部、前園型など、種々の拡張
が行なわれてきた。 以下、Bode型の可変等化器の原理について説
明すると、第１図はその基本構成を示すもので、
この第１図において、１，１′は信号入力端子、
２，２′は信号出力端子、３は３端子対回路網、
４は可変抵抗、５，５′は可変抵抗の接続端子で
ある。 ところで、Ｈ・Ｗ・Bodeによれば、信号入力
端子１，１′より信号出力端子２，２′への伝達ア
ドミタンスＹは Ｙ＝ＺＹ_ｓ＋ＲＹ_０／Ｚ＋Ｒ ……(1) である。 ただし、この(1)式において、Ｒは可変抵抗値Ｙ
_sはＲ＝０としたときの伝達アドミタンス、Y₀は
Ｒ＝∞としたときの伝達アドミタンス、Ｚは接続
端子５，５より３端子対回路網３をみたインピー
ダンス、である。 ここで、R₀を基準抵抗値とし、Ｚ＝√_0
s・R₀を３対子対回路網３が満足している場合に
は、ｅ^-〓＝Ｙ、ｅ^-〓₀＝√₀・_s、ｘ＝Ｒ／
R₀、ｅ^{- (}〓⁾＝Ｚ／R₀と変数変換を行なえば、
上記式(1)式より、 Ｙ＝ｅ^-〓＝ｅ^-〓₀１＋ｘｅ^{− （}〓^）／ｘ＋ｅ^{− （}
〓^）……(2) が得られる。 この(2)式のθを（ω）について（ω）＝０
のまわりにテーラー展開すると、関数の対称性に
より、（ω）の高次の項は無視でき、 θ＝θ_０＋ｘ−１／ｘ＋１（ω） ……(3) と近似される。 この(3)式は、可変等化器としてのネーパーで表
示した所要の伝達特性、 Ｆ（ω）＝F₁（ω）＋F₂（Ｒ）・F₃（ω） ……(4) を満足する。 ここで、F₁（ω）は固定等化特性、F₂（Ｒ）
は周波数によらない可変抵抗値のみの関数、F₃
（ω）は可変等化特性、を表わす。 また、先に示したθ_０は(1)式を(3)式に変換する
際に発生する定数項であり、先に示した変数変換 ｅ^-〓₀＝√₀・_s により定義される量である。 なお、Oswald型、渡部、前園型なども同様の
原理による。 以上、Bodeの示した可変等化の理論に基づ
き、高周波領域において、上記(2)式を実現する回
路が昭和45年電子通信学会全国大会1296および通
信方式専門委員会Cs74−85で発表されている
が、前者は２個の同一のインピーダンス素子なら
びに互いに逆向きに抵抗値を変化させることを要
する２個の可変抵抗素子を要し、制御法が難し
く、また、後者は回路規模が大きく、フイードバ
ツク回路を用いるため、高周波領域での安定性に
問題がある。 この発明は、上記の点にかんがみなされたもの
で、可変等化制御を行なう可変抵抗を１個有し、
かつ片側接地可能とした回路構成により、制御が
容易でしかも広帯域にわたり、安定な動作を行な
うことのできる可変等化器を提供するものであ
る。 本発明の可変等化器は、第１のトランジスタの
ベースとアースを信号入力端子とし、この第１の
トランジスタのエミツタと第２のトランジスタの
ベースを第１のインピーダンス素子を介して接続
するとともに、第２のトランジスタのベースを可
変抵抗を介して接地し、第１のトランジスタのコ
レクタを第１の固定抵抗を介して接地し、第２の
トランジスタのコレクタを第２のインピーダンス
素子を介して接地し、さらに第２のトランジスタ
のエミツタを第２の固定抵抗を介して接地し、前
記第１のトランジスタのコレクタを加算器の一方
の入力端子に接続し、前記第２のトランジスタの
コレクタを前記加算器の他の一方の入力端子に接
続し、前記第１のインピーダンス素子と、前記第
２のインピーダンス素子は、互いのインピーダン
スが等しいか、又は、インピーダンスレベルのみ
が異なるように設定し、前記加算器の出力から可
変等化信号出力を得るよう構成し、前記可変抵抗
により等化特性を可変することを特徴とする。 次に、図面を参照してこの発明の可変等化器の
実施例について説明すると、第２図はその一実施
例を示す回路図であつて、同図における６，６′
は信号入力端子である。 信号入力端子６はトランジスタ７のベースに接
続されており、また、信号入力端子６′は接地さ
れている。 トランジスタ７のコレクタは固定抵抗８を介し
て接地されている。また、トランジスタ７のエミ
ツタはインピーダンス素子９を介してトランジス
タ１３のベースに接続されている。そして、この
トランジスタ１３のベースは可変抵抗１０を介し
て接地されている。 トランジスタ１３のエミツタは固定抵抗１４を
経て接地されている。 トランジスタ１３のコレクタはインピーダンス
素子１２を経て接地されている。トランジスタ７
のコレクタは加算器１１の一方の入力端子Ａに接
続され、トランジスタ１３のコレクタは加算器１
１の他の一方の入力端子Ｂに接続されている。加
算器１１のアース端子Ｅは接地されている。１
５，１５′は信号出力端子で信号出力端子１５は
加算器１１の出力端子Ｃに接続され、出力端子１
５′は接地されている。 いまこの第２図に於て、固定抵抗８の抵抗値を
R₀、固定抵抗１４の抵抗値をR₁、インピーダン
ス素子９のインピーダンスをZ⁰（ω）、インピー
ダンス素子１２のインピーダンスをZ₁（ω）と
し、可変抵抗１０の抵抗値をＲとし加算器１１の
一方の入力端子Ａに信号Ｓ_Aを入力し、加算器１
１の他の一方の入力端子Ｂに信号Ｓ_Bを入力した
時加算器１１の出力端子Ｃに得られる出力信号Ｓ
_Cが(5)式で与えられる場合について、入力信号端
子６，６′から出力信号端子１５，１５′への伝達
関数を求めると(7)式を得る。但し、(5)式のＫ_a、
Ｋ_bは加算重み係数である。 Ｓ_C＝Ｋ_a・Ｓ_A＋Ｋ_b・Ｓ_B ……(6) Ｇ（ω）＝Ｋ_a・Ｒ_０／Ｒ＋Ｚ_０（ω）＋Ｋ_b・Ｒ／Ｒ＋Ｚ_０（ω）・Ｚ_１（ω）／Ｒ_１ ……(7) インピーダンス素子９とインピーダンス素子１
２は互いのインピーダンスが等しいか又は、イン
ピーダンスレベルのみが異なる様に選び（８−
１）式でインピーダンスレベルの比αを定義し、
又固定抵抗８と固定抵抗１４の抵抗比βを（８−
２）式で定義し、このα及びβを用いて(7)式を整
理すると(9)式を得る。(9)式はさらに(10)式として書
き直せる。 α＝Ｚ_１（ω）／Ｚ_０（ω） ……（８−１） β＝Ｒ_１／Ｒ_０ ……（８−２） Ｇ（ω）＝Ｋ_a・Ｒ_０／Ｒ＋Ｚ_０（ω）＋Ｋ_b・α／β・Ｒ／Ｒ＋Ｚ_０（ω）・Ｚ_０（ω）／Ｒ_０ ……(9) とおけば上記(10)式から(12)式を得る。 ｅ^-〓＝ｅ^-〓₀・１＋ｘ・ｅ⁻〓^（〓^）／ｘ＋ｅ⁻〓^（
〓^）……(12) この(12)式より本発明の構成による回路の伝達関
数は、Ｈ・Ｗ・Bodeの示した可変等化器として
の所要特性(2)式を満足していることがわかる。 従つて

【式】を所望の等化特性 に等しく選べば可変等化器として動作する。 第３図、第４図、第５図は加算器１１の具体的
な構成例を図示したものであり、トランジスタ２
０，２１、抵抗２２〜２７により簡単に構成でき
る。また、いずれの回路も、その入出力特性が前
記(6)式を満足する事は、同業者に於て容易に理解
できるであろうから詳細な説明を省略する。 以上のように、この発明による可変等化器は回
路構成が簡単で、フイードバツク回路を含まず、
また、可変抵抗が１個でしかも片側接地できると
云う特徴を有しているため、制御が簡単で広帯域
にわたり安定な動作を行なうと云う利点を有して
いる。また、可変等化器としての出力インピーダ
ンスは可変等化動作に必要なインピーダンス素子
（第２図９，１２）および固定抵抗（第２図８，
１４）の値とは独立任意に設定可能となる。

【図面の簡単な説明】

第１図は従来の可変等化器を示す回路図、第２
図はこの発明の可変等化器の一実施例を示す回路
図、第３図〜第５図は加算器の構成例を示す回路
図である。 ６，６′……信号入力端子、７，１３，２０，
２１……トランジスタ、８，１４，２２〜２７…
…固定抵抗、９，１２……インピーダンス素子、
１０……可変抵抗、１１……加算器、Ａ，Ｂ……
加算器の入力端子、Ｃ……加算器の出力端子、１
５，１５′……信号出力端子。

Claims (1)

【特許請求の範囲】
1. １ 第１のトランジスタのベースとアースを信号
   入力端子とし、この第１のトランジスタのエミツ
   タと第２のトランジスタのベースを第１のインピ
   ーダンス素子を介して接続するとともに、第２の
   トランジスタのベースを可変抵抗を介して接地
   し、第１のトランジスタのコレクタを第１の固定
   抵抗を介して接地し、第２のトランジスタのコレ
   クタを第２のインピーダンス素子を介して接地
   し、さらに第２のトランジスタのエミツタを第２
   の固定抵抗を介して接地し、前記第１のトランジ
   スタのコレクタを加算器の一方の入力端子に接続
   し、前記第２のトランジスタのコレクタを前記加
   算器の他の一方の入力端子に接続し、前記第１の
   インピーダンス素子と、前記第２のインピーダン
   ス素子は、互いのインピーダンスが等しいか、又
   は、インピーダンスレベルのみが異なるように設
   定し、前記加算器の出力から可変等化信号出力を
   得るよう構成し、前記可変抵抗により等化特性を
   可変することを特徴とする可変等化器。