JPS6245034A - 半導体素子の絶縁膜形成方法 - Google Patents

半導体素子の絶縁膜形成方法

Info

Publication number
JPS6245034A
JPS6245034A JP18393685A JP18393685A JPS6245034A JP S6245034 A JPS6245034 A JP S6245034A JP 18393685 A JP18393685 A JP 18393685A JP 18393685 A JP18393685 A JP 18393685A JP S6245034 A JPS6245034 A JP S6245034A
Authority
JP
Japan
Prior art keywords
wafer
susceptor
semiconductor wafer
main surface
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18393685A
Other languages
English (en)
Inventor
Kiyoshi Wakashima
若島 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18393685A priority Critical patent/JPS6245034A/ja
Publication of JPS6245034A publication Critical patent/JPS6245034A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体素子の製造において、パッシベーショ
ンの絶縁膜をプラズマ成長法によす形成する方法に関す
るもので、7tj耐圧パワートランジスタ等の製造に用
いられる。
〔発明の技術的背景〕
例えば高耐圧パワートランジスタにおけるアルミニウム
の配線上のファイナルパッシベーション膜にプラズマC
VD法による窒化シリコン膜(以下ρ−3i3N4と略
称する)が用いられている。このCVD法に用いられる
装置でチューブ型のものの概略を第2図に示す。図にお
いて、101はプラズマ発生電極であるサセプタで、ウ
ェーハ100.100・・・を装着しチューブ型反応容
器102に内装される。
この反応容器102はその一端にソースガス供給口10
3、プラズマ発生電源部(RF Power)導入手段
104を、他端に排気口105を備える6また、反応容
器102はヒータ106に挿入されている。
p−3L3N4の形成は取上の装置によって、予め約3
80℃に加熱された反応容器102内に第3図に示すよ
うにウェーハ100.100・・・がセットされたサセ
プタ101 を配置し、数トールに減圧したのちソース
ガスのSiH4とNl2を流し、高周波のプラズマパワ
ーを印加することによりプラズマ反応を進行させる。特
にサセプタにウェーハをセットする手段はサセプタ10
1の垂直の面にウェーハ100をその下部を支持してウ
ェーハの主面をサセプタの面に沿bせ密接させるように
、先端が開拡したウェーハ支持突起106.106が設
けられている。
〔背景技術の問題点〕
上記従来のウェーハ装着手段によれば、形成されるp−
3L3N4の膜厚がウェーハの厚さによって変化し薄い
ウェーハはど不利である傾向があるにれは形成されるp
−si、N4は約1.OX 101odyn/am”の
膜ストレスを有し、このストレスによる応力でウェーハ
に反りを生ずる。堆積膜のストレス算出は次式で求めら
れる。
この式で明らかなように、p−si、N4形成後のウェ
ーハの反り量はウェーハが薄い程大きい。すなわち、通
常用いられる厚さ600μ層のウェーハでは堆積量が1
μmのときその反り量は150μm、厚さ280μmの
ウェーハでは同じ堆積量のとき反り量は400μmとな
る。そして、堆積膜の膜厚のサセプタ内でのばらつきは
、600μm厚のものでウェーハ内±2%(同図b)、
ウェーハ間±5%(同図C)程と小さく良好であるのに
対し、第4図の破線によって示すように、280μm厚
のものではウェーハ内±10%(同図b)、ウェーハ間
±8%(同図C)と大きく、特にウェーハ内のレベルが
良くない状態であることが明らかである。なお、上記は
図aに示すところの5インチ径のウェーハをサセプタに
60枚載せ、これらにつき図示のようにウェーハの周辺
から5mm内の部分を縦、横のXOYの各々につき評価
したものである。
上記膜厚が変化する原因は、ウェーハの反りによってR
Fパワーの電極であるサセプタとウェーハとの間にギャ
ップが生ずるのでRFパワーのかかり方が不均一になる
ためと考えられる。なお、膜厚が変化することはパッシ
ベーション効果上の必要ブロック厚さ以下となること、
また、後工程での不要部のp−3i3N4窓開は時のエ
ツチング時に下地の膜が必要以上に削りとられ1品質、
歩留の低下を生じ不利になることは言うまでもない。
〔発明の目的〕
この発明は上記従来の問題点に鑑みて、大口径で薄いウ
ェーハにp−3L3N4によって堆積膜を形成する際の
膜厚のばらつきを低減する膜形成方法を提供する。
〔発明の概要〕
この発明にかかる半導体素子の絶縁膜形成方法は、半導
体ウェーハをサセプタに密接させサセプタを加熱して半
導体ウェーハに絶縁膜をプラズマ法によって成長形成す
るにあたり、サセプタ(101)の垂直の主面に半導体
ウェーハ(100)の主面を沿わせてこの下部を支持す
るとともに、成長の進行に伴って半導体ウェーハに生ず
る反りを防止するために上部をサセプタに圧接させて成
長を施すことを特徴とするものである。
〔発明の実施例〕
この発明の実施例につき以下、第1図および第4図を参
照して説明する。なお、説明において従来と変わらない
部分について図面に従来と同じ符号を付けて示し説明を
省略する。
第1図に示す1はウェーハの上部をサセプタ101に圧
接させるために、ウェーハとサセプタとを挟むウェーハ
挟持部材である。このウェーハ挟持部材1は弾性が大き
く、かつ耐熱性の高い金属、例えばタングステン線、タ
ングステン板を側方が 7らみてコ字形に折曲げてクリ
ップのように成形したもので、サセプタの端縁から挿入
しサセプタ101にウェーハ100を挟圧させるように
なっている。
叙上によりウェーハはウェーハ支持部材106゜106
とともにサセプタ101に圧接されてp−5i3N4成
長が施されるので、成長の進行とともにウェーハがサセ
プタから部分的に離間することもない。
〔発明の効果〕
背景技術についてすでに説明した第4図において、従来
を示す破線の表示に対して実線で示す本発明は280μ
m厚のウェーハにおいて、膜厚のウェーハ内でのばらつ
きは±2%(従来値±lθ%)(図b)、膜厚のウェー
ハ間のばらつきは±5%(従来値±8%)(図C)で顕
著に改善されている。
また、この発明はプラズマ反応を用いたチューブ型のプ
ラズマCVD方法を用いて形成できる膜種、例えば酸化
膜など広く適用でき、効果が顕著である。
【図面の簡単な説明】
第1図はこの発明にかかるウェーハの保持を説明する図
aはウェーハの正面図、同図すは側面断面図、第2図は
プラズマCVDに用いられる装置の断面図、第3図は従
来方法のウェーハ保持を説明する図aはウェーハの正面
図、同図すは側面断面図、第4図は効果を説明するため
の図aはウェーハの測定点を示す正面図、同図すはウェ
ーハ内の膜厚のばらつきを示す線図、同図Cはウェーハ
間の膜厚のばらつきを示す線図である。

Claims (1)

    【特許請求の範囲】
  1. 半導体ウェーハをサセプタに密接させサセプタを加熱し
    て半導体ウェーハに絶縁膜をプラズマ法によって成長形
    成するにあたり、サセプタの垂直の主面に半導体ウェー
    ハの主面を沿わせてこの下部を支持するとともに、成長
    の進行に伴って半導体ウェーハに生ずる反りを防止する
    ために上部をサセプタに圧接させて成長を施すことを特
    徴とする半導体素子の絶縁膜形成方法。
JP18393685A 1985-08-23 1985-08-23 半導体素子の絶縁膜形成方法 Pending JPS6245034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18393685A JPS6245034A (ja) 1985-08-23 1985-08-23 半導体素子の絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18393685A JPS6245034A (ja) 1985-08-23 1985-08-23 半導体素子の絶縁膜形成方法

Publications (1)

Publication Number Publication Date
JPS6245034A true JPS6245034A (ja) 1987-02-27

Family

ID=16144395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18393685A Pending JPS6245034A (ja) 1985-08-23 1985-08-23 半導体素子の絶縁膜形成方法

Country Status (1)

Country Link
JP (1) JPS6245034A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007087196A3 (en) * 2006-01-23 2007-12-13 Component Re Engineering Compa Advanced ceramic heater for substrate processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007087196A3 (en) * 2006-01-23 2007-12-13 Component Re Engineering Compa Advanced ceramic heater for substrate processing

Similar Documents

Publication Publication Date Title
JP2004165682A (ja) 薄膜トランジスタのための多段階cvd法
US5861059A (en) Method for selective growth of silicon epitaxial film
JP3155792B2 (ja) ホットプレート
JPS6245034A (ja) 半導体素子の絶縁膜形成方法
EP0834189A1 (en) Manufacture of a semiconductor device with an epitaxial semiconductor zone
JPS60200519A (ja) 発熱体
JPS5965479A (ja) 薄膜トランジスタとその製造方法
JP3243816B2 (ja) 絶縁膜の形成方法
JPS57153436A (en) Semiconductor device
JPS607133A (ja) プラズマcvd装置
JP3245779B2 (ja) 窒化シリコン膜の成膜方法
JP2581281B2 (ja) 化合物半導体装置の製造方法
JPH01137638A (ja) 薄膜形成装置
JP2647849B2 (ja) 窒化シリコン膜の製造方法
JPH06283439A (ja) 基板ホルダ及びプラズマ処理装置
JPS6234139B2 (ja)
JPS60258914A (ja) プラズマcvd装置
JPS6315426A (ja) 半導体装置
JPH0287682A (ja) 半導体放射線検出器およびその製造方法
US5714406A (en) Method for forming film on semiconductor substrate by thermal CVD method
JP3037032B2 (ja) プラズマcvd装置及びそれによる成膜方法
JPH0239558A (ja) 半導体装置の製造方法
JPH0198268A (ja) 半導体放射線検出器
JPH0195515A (ja) ヘテロ接合素子の製造方法
JPH01129969A (ja) 金属薄膜形成方法