JPH0239558A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0239558A JPH0239558A JP18997988A JP18997988A JPH0239558A JP H0239558 A JPH0239558 A JP H0239558A JP 18997988 A JP18997988 A JP 18997988A JP 18997988 A JP18997988 A JP 18997988A JP H0239558 A JPH0239558 A JP H0239558A
- Authority
- JP
- Japan
- Prior art keywords
- magazine
- lead frame
- high frequency
- lead frames
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000006243 chemical reaction Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 7
- 239000004020 conductor Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 20
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000004078 waterproofing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
半導体装置の製造方法、特に半導体チップを搭載したリ
ードフレームへの絶縁膜形成方法に関し、チップ搭載リ
ードフレームへの高いスループットを持った絶縁膜形成
法を提供することを目的とし、 半導体チップを搭載したリードフレームの側縁を差し込
む溝を１溝おきに接続して、隣り合うリードフレーム間
に高周波電圧を印加可能としたマガジンを用い、該マガ
ジンに前記リードフレームを複数枚差し込んで、絶縁膜
形成ガスを導入されル反応炉に入れ、隣り合うリードフ
レームに高周波電圧を加えてプラズマ放電を起させ、該
チップ搭載リードフレームの表面に絶縁膜を被着する工
程を有するよう構成する。
ードフレームへの絶縁膜形成方法に関し、チップ搭載リ
ードフレームへの高いスループットを持った絶縁膜形成
法を提供することを目的とし、 半導体チップを搭載したリードフレームの側縁を差し込
む溝を１溝おきに接続して、隣り合うリードフレーム間
に高周波電圧を印加可能としたマガジンを用い、該マガ
ジンに前記リードフレームを複数枚差し込んで、絶縁膜
形成ガスを導入されル反応炉に入れ、隣り合うリードフ
レームに高周波電圧を加えてプラズマ放電を起させ、該
チップ搭載リードフレームの表面に絶縁膜を被着する工
程を有するよう構成する。
本発明は半導体装置の製造方法、特に半導体チップを搭
載したリードフレームへの絶縁膜形成方法に関する。
載したリードフレームへの絶縁膜形成方法に関する。
半導体装置の高集積化に伴って、素子の信頼性を向上さ
せるために、半導体チップをリードフレームに搭載し、
ボンディングを行なった段階で、これらの表面を絶縁膜
で覆って保護することが望まれる。本発明はこの絶縁膜
の形成方法に係るものである。
せるために、半導体チップをリードフレームに搭載し、
ボンディングを行なった段階で、これらの表面を絶縁膜
で覆って保護することが望まれる。本発明はこの絶縁膜
の形成方法に係るものである。
半導体チップをリードフレームに搭載し、ワイヤボンデ
ィングした段階で表面に絶縁膜を被着、形成することは
まだ行なわれていない。しかしこの絶縁膜形成は有効で
ある。即ちチップ表面にはカバー膜が形成され、防水等
の対策はとられているが、ボンディングのためパッド部
は露出しており、これにより浸水してパッドコロ−ジョ
ンを起す恐れがある。ワイヤボンディング後、二酸化シ
リコンあるいは窒化シリコン膜で覆うと、か＼る事故は
阻止し得ることが期待できる。
ィングした段階で表面に絶縁膜を被着、形成することは
まだ行なわれていない。しかしこの絶縁膜形成は有効で
ある。即ちチップ表面にはカバー膜が形成され、防水等
の対策はとられているが、ボンディングのためパッド部
は露出しており、これにより浸水してパッドコロ−ジョ
ンを起す恐れがある。ワイヤボンディング後、二酸化シ
リコンあるいは窒化シリコン膜で覆うと、か＼る事故は
阻止し得ることが期待できる。
チップを搭載し、ワイヤボンディングしたリードフレー
ムに絶縁膜を形成するには、か＼るり−ドフレームを１
枚、１枚、反応炉に並べてプラズマＣＶＤを行なうこと
が考えられるが、これでは前後の工程に比べてスループ
ットが低（なり、量産工程のネックになる恐れがある。
ムに絶縁膜を形成するには、か＼るり−ドフレームを１
枚、１枚、反応炉に並べてプラズマＣＶＤを行なうこと
が考えられるが、これでは前後の工程に比べてスループ
ットが低（なり、量産工程のネックになる恐れがある。
本発明は、チップ搭載リードフレームへの高いスループ
ットを持った絶縁膜形成法を提供することを目的とする
ものである。
ットを持った絶縁膜形成法を提供することを目的とする
ものである。
第１図に示すように本発明では半導体チップ１０の複数
個を搭載したリードフレーム２０をマガジン３０の溝に
差し込み、こうしてマガジンに複数枚のリードフレーム
を格納した状態で、これらのリードフレームに高周波電
源４０より電圧を印加してリードフレーム間に高周波電
界が発生し得るようにする。即ち、マガジン３０の上、
下面の、リードフレーム２０を差し込む溝に配線し、リ
ードフレームの左端より１番目と２番目、２番目と３番
目、・・・・・・に電源４０の一端と他端の電圧が加わ
るようにする。
個を搭載したリードフレーム２０をマガジン３０の溝に
差し込み、こうしてマガジンに複数枚のリードフレーム
を格納した状態で、これらのリードフレームに高周波電
源４０より電圧を印加してリードフレーム間に高周波電
界が発生し得るようにする。即ち、マガジン３０の上、
下面の、リードフレーム２０を差し込む溝に配線し、リ
ードフレームの左端より１番目と２番目、２番目と３番
目、・・・・・・に電源４０の一端と他端の電圧が加わ
るようにする。
リードフレーム２０は既知のように半導体チップを取付
ける台座部と、該チップのパッド（複数）とワイヤボン
ディングされ該チップの端子ビンとなるリード（複数）
を備える。ワイヤボンディングし、モールドしたのち所
要部を切断して個々のＩＣにする。
ける台座部と、該チップのパッド（複数）とワイヤボン
ディングされ該チップの端子ビンとなるリード（複数）
を備える。ワイヤボンディングし、モールドしたのち所
要部を切断して個々のＩＣにする。
チップ搭載リードフレームの複数枚をマガジン３０に差
し込んだ状態で、二酸化シリコンまたは窒化シリコンな
ど絶縁膜を気相成長する反応炉（プラズマＣＶＤ炉）に
入れ、電源４０によりリードフレーム間に高周波電圧を
加え、炉内に反応ガスを導入し、プラズマＣＶＤを行な
う。
し込んだ状態で、二酸化シリコンまたは窒化シリコンな
ど絶縁膜を気相成長する反応炉（プラズマＣＶＤ炉）に
入れ、電源４０によりリードフレーム間に高周波電圧を
加え、炉内に反応ガスを導入し、プラズマＣＶＤを行な
う。
また第２図に示すように第２の本発明では、マガジン３
０の上、下板または左、右側板を電極とし、これらの電
極間に高周波電源４０により電圧を加え、電極間に高周
波電界を発生させる。（ａｌは左、右側板を電極とする
例、（Ｃ）は上、下板を側壁とする例である。個々のリ
ードフレーム２０の相互間に電圧を加えることはせず、
従ってこれを差し込む溝に配線することはしない。
０の上、下板または左、右側板を電極とし、これらの電
極間に高周波電源４０により電圧を加え、電極間に高周
波電界を発生させる。（ａｌは左、右側板を電極とする
例、（Ｃ）は上、下板を側壁とする例である。個々のリ
ードフレーム２０の相互間に電圧を加えることはせず、
従ってこれを差し込む溝に配線することはしない。
複数個の半導体チップ１０を搭載したリードフレーム２
０の複数枚をマガジン３０に差し込み、該マガジンを前
記反応炉に入れ、電源４０により電極（マガジンの左、
右側板または上、下板）に電圧を加えて電極間（マガジ
ン内）に高周波電界を発生させ、炉内に反応ガスを導入
して、プラズマＣＶＤを行なう。
０の複数枚をマガジン３０に差し込み、該マガジンを前
記反応炉に入れ、電源４０により電極（マガジンの左、
右側板または上、下板）に電圧を加えて電極間（マガジ
ン内）に高周波電界を発生させ、炉内に反応ガスを導入
して、プラズマＣＶＤを行なう。
本発明では第１図に示すように、半導体チップ搭載リー
ドフレームの複数枚をマガジンに差し込んで、１枚おき
に同電位として隣り合ったリードフレーム間で高周波を
かけ、マガジンを減圧下にある反応炉に入れて絶縁膜形
成ガスを導入するので、チップおよびリードフレームの
表面にプラズマＣＶＤにより絶縁膜が成長し、露出して
いるポンディングパッドなどを含めて全面を防水及び電
気的絶縁等することができる。
ドフレームの複数枚をマガジンに差し込んで、１枚おき
に同電位として隣り合ったリードフレーム間で高周波を
かけ、マガジンを減圧下にある反応炉に入れて絶縁膜形
成ガスを導入するので、チップおよびリードフレームの
表面にプラズマＣＶＤにより絶縁膜が成長し、露出して
いるポンディングパッドなどを含めて全面を防水及び電
気的絶縁等することができる。
第２図の場合も同様で、半導体チップ搭載リードフレー
ムの複数枚をマガジンに差し込んで減圧下にある反応炉
に入れ、該炉に絶縁膜形成ガスを導入し、マガジンの左
、右側板または上、下板に高周波をかけてプラズマを発
生させるので、チップおよびリードフレームの表面にプ
ラズマＣＶＤにより絶縁膜が成長し、露出しているボン
デイングパソドなどを含めて全面を防水及び電気的絶縁
等することができる。
ムの複数枚をマガジンに差し込んで減圧下にある反応炉
に入れ、該炉に絶縁膜形成ガスを導入し、マガジンの左
、右側板または上、下板に高周波をかけてプラズマを発
生させるので、チップおよびリードフレームの表面にプ
ラズマＣＶＤにより絶縁膜が成長し、露出しているボン
デイングパソドなどを含めて全面を防水及び電気的絶縁
等することができる。
また第１図、第２図とも、マガジンのま一反応炉に入れ
て絶縁膜形成するので、生産性が高く、前後の工程のス
ループットと比べても遜色なく、生産工程のネックとな
るようなことはない。
て絶縁膜形成するので、生産性が高く、前後の工程のス
ループットと比べても遜色なく、生産工程のネックとな
るようなことはない。
第３図には第１図の発明の実施例を示す。３１はマガジ
ンの上板、３２は同下板で、これらの内面にはリードフ
レーム差し込み用の溝３３．３４が設けられる。これら
の溝は１おきに同電位とされる。即ち１つ置きにリード
フレームに対する接触部が設けられ、これらの接触部は
配線さて電源４０の一端に接続可能にされる。本例では
上板３１の溝３３の左端から奇数番のものに接触部が形
成され、これらが結線されて電源４０の一端に接続され
、下板３２の溝３４は左端から偶数番のものに接触部が
形成され、これらが結線されて電源４０の他端に接続さ
れる。これにより、隣り合うリードフレーム間に高周波
電界が生じ、プラズマが発生する。
ンの上板、３２は同下板で、これらの内面にはリードフ
レーム差し込み用の溝３３．３４が設けられる。これら
の溝は１おきに同電位とされる。即ち１つ置きにリード
フレームに対する接触部が設けられ、これらの接触部は
配線さて電源４０の一端に接続可能にされる。本例では
上板３１の溝３３の左端から奇数番のものに接触部が形
成され、これらが結線されて電源４０の一端に接続され
、下板３２の溝３４は左端から偶数番のものに接触部が
形成され、これらが結線されて電源４０の他端に接続さ
れる。これにより、隣り合うリードフレーム間に高周波
電界が生じ、プラズマが発生する。
マガジン３０の左、右側板もリードフレームと同様に導
電体として高周波電源４０へ接続し、これらの測板とこ
れに対向するリードフレームとの間にも高周波電界が生
じ、プラズマが発生するようにする。これにより、どの
リードフレームもその表裏面に絶縁膜が成長する。
電体として高周波電源４０へ接続し、これらの測板とこ
れに対向するリードフレームとの間にも高周波電界が生
じ、プラズマが発生するようにする。これにより、どの
リードフレームもその表裏面に絶縁膜が成長する。
第４図に第２図の発明の実施例を示す。（ａ）はマガジ
ン３０の左、右側板３５．３６を電極とした例、（ｂｌ
は上、下Ｆｊ、３１．３２を電極とした例である。（ａ
ｌでは上、下板３１．３２は絶縁板とし、（ｂｌでは上
、下板３１．３２は導体とするがリードフレームとの接
触部は絶縁する。（ｂｌでも図示しないが左、右側板は
あり、これは絶縁体としまた金属体として上、下板との
間は絶縁する。
ン３０の左、右側板３５．３６を電極とした例、（ｂｌ
は上、下Ｆｊ、３１．３２を電極とした例である。（ａ
ｌでは上、下板３１．３２は絶縁板とし、（ｂｌでは上
、下板３１．３２は導体とするがリードフレームとの接
触部は絶縁する。（ｂｌでも図示しないが左、右側板は
あり、これは絶縁体としまた金属体として上、下板との
間は絶縁する。
反応炉は図示しないが真空チャンバで、ＣＶＤを行なう
ときは例えば１． ＯＴｏｒｒに減圧し、ＳｉＨ４゜Ｎ
’Ｈ３などのガスを流す。プラズマＣＶＤは熱分解型の
ＣＶＤに比べて低温で絶縁膜を成長させることができる
から、チップを接着剤で取付けているリードフレームな
どには好適である。
ときは例えば１． ＯＴｏｒｒに減圧し、ＳｉＨ４゜Ｎ
’Ｈ３などのガスを流す。プラズマＣＶＤは熱分解型の
ＣＶＤに比べて低温で絶縁膜を成長させることができる
から、チップを接着剤で取付けているリードフレームな
どには好適である。
第１図および第２図は本発明の原理説明図、第３図およ
び第４図は本発明の実施例を示す斜視図である。 第１図、第２図で１０はチップ、２０はリードフレーム
、３０はマガジン、４０は高周波電源である。
び第４図は本発明の実施例を示す斜視図である。 第１図、第２図で１０はチップ、２０はリードフレーム
、３０はマガジン、４０は高周波電源である。
Claims (1)
- 【特許請求の範囲】 １、半導体チップを搭載したリードフレームの側縁を差
し込む溝を１溝おきに接続して、隣り合うリードフレー
ム間に高周波電圧を印加可能としたマガジンを用い、 該マガジンに前記リードフレームを複数枚差し込んで、
絶縁膜形成ガスを導入される反応炉に入れ、隣り合うリ
ードフレームに高周波電圧を加えてプラズマ放電を起さ
せ、該チップ搭載リードフレームの表面に絶縁膜を被着
する工程を有することを特徴とした半導体装置の製造方
法。 ２、半導体チップを搭載したリードフレームを複数枚、
間隔を置いて収容可能なマガジンの、対向する面を電極
として高周波電圧を印加可能とし、該マガジンに複数枚
のチップ搭載リードフレームを差し込んで、絶縁膜形成
ガスを導入される反応炉に入れ、前記電極に高周波電圧
を加えてマガジン内にプラズマ放電を起させ、該チップ
搭載リードフレームの表面に絶縁膜を被着する工程を有
することを特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18997988A JP2535058B2 (ja) | 1988-07-29 | 1988-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18997988A JP2535058B2 (ja) | 1988-07-29 | 1988-07-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239558A true JPH0239558A (ja) | 1990-02-08 |
| JP2535058B2 JP2535058B2 (ja) | 1996-09-18 |
Family
ID=16250375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18997988A Expired - Fee Related JP2535058B2 (ja) | 1988-07-29 | 1988-07-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535058B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4971996A (en) * | 1987-03-11 | 1990-11-20 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Hydroxystyrene compounds which are useful as tyrosine kinase inhibitors |
| US5135950A (en) * | 1989-11-03 | 1992-08-04 | Orion-Yhtyma Oy | Stable polymorphic form of (e)-n,n-diethyl-2-cyano-3-(3,4-dihydroxy-5-nitrophenyl)acrylamide and the process for its preparation |
-
1988
- 1988-07-29 JP JP18997988A patent/JP2535058B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4971996A (en) * | 1987-03-11 | 1990-11-20 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Hydroxystyrene compounds which are useful as tyrosine kinase inhibitors |
| US5057538A (en) * | 1987-03-11 | 1991-10-15 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Hydroxystyrene compounds which have useful pharmaceutical utility |
| US5135950A (en) * | 1989-11-03 | 1992-08-04 | Orion-Yhtyma Oy | Stable polymorphic form of (e)-n,n-diethyl-2-cyano-3-(3,4-dihydroxy-5-nitrophenyl)acrylamide and the process for its preparation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2535058B2 (ja) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498901A (en) | Lead frame having layered conductive planes | |
| US20050158469A1 (en) | Reactor for thin film deposition and method for depositing thin film on wafer using the reactor | |
| US5354717A (en) | Method for making a substrate structure with improved heat dissipation | |
| TW201101452A (en) | Semiconductor device packages with electromagnetic interference shielding | |
| US3381372A (en) | Method of electrically connecting and hermetically sealing packages for microelectronic circuits | |
| JP3801989B2 (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージ | |
| KR19980080902A (ko) | 세라믹체용 도전성 피이드스루우 및 그의 제조방법 | |
| TW368707B (en) | Packaging method for semiconductor die and the product of the same | |
| US3689336A (en) | Fabrication of packages for integrated circuits | |
| US20030104652A1 (en) | Semiconductor chip package and method of manufacturing same | |
| JP2535058B2 (ja) | 半導体装置の製造方法 | |
| JPS61237459A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2003229527A (ja) | 実装用電極板付パワー素子デバイス、実装用電極板付ｉｇｂｔ、パワー素子モジュール、パワー素子ウェーハ、実装用電極板付パワー素子デバイスの製造方法、およびパワー素子モジュールの製造方法 | |
| US5296037A (en) | Plasma CVD system comprising plural upper electrodes | |
| JPS5866344A (ja) | 集積回路パツケ−ジ | |
| JPS59231840A (ja) | 半導体装置作成方法 | |
| JP4331993B2 (ja) | 電力用半導体装置 | |
| JPS56148857A (en) | Semiconductor device | |
| JPS5561046A (en) | Packaging device for semiconductor integrated circuit | |
| TWI843772B (zh) | 用於具有多工加熱器陣列之靜電卡盤的長壽命延伸溫度範圍嵌入式二極體設計 | |
| CN205122563U (zh) | 一种金属陶瓷双列直插封装二极管阵列板 | |
| JP2000349210A (ja) | 複合半導体装置 | |
| TW201863B (ja) | ||
| JPS61202477A (ja) | 薄膜光起電力素子 | |
| JPH02105527A (ja) | プラズマｃｖｄ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |