JPS6244671A - 半導体素子のテスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体素子のテスト法に係シ、特に、主端子が
外部から電気的に絶縁されている半導体素子に好適なテ
スト方法に関する。

〔発明の背景〕

主端子及び制御端子を設けた半導体制御素子の一例とな
るトランジスタがオン・オフの機能をもっているか否か
のテストにＦｉ種々の方法があるが、いずれもコレクタ
・エミッタ（あるいはドレイン・ソース）間に直流のバ
イアスを加え、ペースに電流（あるいはゲートに電圧）
バイアスを加えて、そのときのコレクタ（あるいはドレ
イン）電流ヲチェックする方法を基本とする。

この方法はトランジスタの三端子が取シ出されれば極め
て単純に実施できるが、三端子のうち、どれか一つ端子
が取り出せないとテストができない。これは回路を作る
ことができないためで、端子の取り出せない素子をテス
トするには全く新しいテスト法が必要であった。

第４図は汎用のＭＯＳ（金属酸化膜半導体）トランジス
タ１を表わし、通常、ドレイン端子２、ソース端子３、
ゲート端子４が外部に出ている。

この素子がスイッチとして使用できるか否かをチェック
するには、ドレイン・ソース間圧直流電圧を外部より印
加し、ゲート端子４に電圧を印加すれば、ドレイン、も
しくは、ソースに電流が流れるのでオン機能のテストが
できる。若し、ＭＯＳトランジスタにスイッチ機能がな
ければ電流は流れない。

しかし、この方法は、第５図に示すようなスイッチの一
端が開放になっており、接続端子が取り出せない素子に
は適用できない。即ち、この素子１ではドレイン端子が
２人の状態で開放されており外部よりコンタクトを取る
ことができない。

このように、素子が外部に取り出されていない素子の一
例としては液晶、ＥＬ等の表示体を用いたアクティブマ
トリクス表示デバイスがあり、これには第５図の素子が
極めて多数個使用されてい）６゜ このデバイスに関するテスト法は本発明者等が特願昭６
０−５２３００号に提示している。第６図はその原理を
、第７図はその代表的波形を、それぞれ示す。

第６図ではトランジスタ１の開放部２Ａに端子７を近付
け、電気的信号源８の出力電圧ＶＤＳを第７図の波形ｖ
ＤＳに示すように立上り傾斜が一定に近い波形（ランプ
波形と呼ばれる）とし、端子７と開放端子２人との間に
静電誘導によって流れる電流によって８．７，２Ａ、１
．３の間に回路を形成し、この立上り時間の間にゲート
端子４に第７図のゲート電圧ｖＱを加え、流れる電流ｉ
ｓの波形によりスイッチ機能をチェックする。

つまシ、時刻ｔ。−ｔ、に流れる１！流の代表値１１け
トランジスタ１のドレイン・ソース間静電容量ＣＤｓと
端子２Ａと端子７間の静電容ｊｋ　Ｃｓの値に関連し、
ゲート電圧ｖ　ｒ、を立上げるとトランジスタ１がスイ
ッチとして働らき、このときの定流値Ｉ２は静電容量Ｃ
ｓに関連する。つまり、スイッチ機能が正常であれば、
ＩＩ　　と１２のレベルに差が表われるので、テストが
可能となる。ゲート電圧ＶＱの立上り部で電ｆｉｊｓＫ
発生するピーク電流Ｉｐは、ゲート電圧ＶＱの立上りが
トランジスタ１のゲート・ドレイン間の静電容量ＣＤｓ
　ｋ通して流れる電流によって生じるもので、時間の経
過と共に消滅し、電流値は工、となる。

この方法は静電誘導現象をたくみに利用した方法である
が、ピーク電流Ｉｐが定常電流■２に比６１太き“０で
・　工２のレベルを検出する場合、Ｉｐがノイズとなっ
て侵入し、レベル検出に困難を伴い、特別な電子回路を
用意しなければならない。これをさけるため、測定時間
を時刻ｔ２で行えばよいがこのようにすると、ランプ電
圧ＶＤ８の繰り返し周波数を高くすることができず、テ
スト時間が長くなってしまう。

〔発明の目的〕

本発明の目的は半導体素子の主端子が外部から電気的に
絶縁されている場合でも、そのオン・オフ等の機能をチ
ェックできるテスト法として静電誘導法を用いた場合、
チェックの精度が向上する方法を提供することにある。

〔発明の概要〕

本発明の原理はゲート電圧ｖＯをあらかじめ電圧ＶＤＩ
Ｉの立上り部より時間的に早く印加しておき、電流値Ｉ
ｘｔ検出するときの電圧ｖ□の立上りによるＩｐの影響
を少なくすることを基本としている。

ｇ３図は本発明の詳細な説明するための波形である。ゲ
ート信号ｖ□はランプ電圧ｖｏｓの立上り部（時刻ｔｏ
）より以前の時刻１．で加える。このとき、電圧Ｖ□の
立上り部による電流ｉｓへの影響は、ピークＩＰ、とし
て表われるが、この電流は時間と共に減少し、時刻ｔ。

ではほとんど０となる。つまり、時間Ｔｐを長く選んで
おくことにより、ピーク３ｉＳａとスイッチ電流工、と
全区別することができる。この方法を用いると電流■２
の検出を時刻ｔ。以後、直ちに行なえるので検査時間が
長くなることはない。

〔発明の実施例〕

本発明の一実施例を第１図により説明する。図は本発明
をドレイン端子が外部に出ていないＭＯ８型トランジス
タ１について適用したもので、トランジスタ１は集積回
路（ＩＣ）化されている。

トランジスタ１はｎ型のサブストレート（基板）４０の
中にＰ型の領域（一般に井戸と呼ばれる）４１を作り、
この領域中にｎ型の領域４２．４３を作り、４２をソー
ス、４３をドレインとして利用する。ｐ領域４４．４５
は動作安定のためのチャンネルストッパーである。

トランジスタ１のドレイン、ソースの電極の取り出しけ
導体（通常はアルミ）４７．４９を用いて行なわれ、電
極４７は外部端子３Ａとして取り□出されている。トラ
ンジスタ１に対するゲート４８は９層４１上にあり周囲
を誘電体（通常酸化シリコン５ｉｏｔｖ用いる）５１で
包み、ゲート端子４Ａとして外部（凹面には直接的に表
示がむずかしいので側面から取シ出しである）に取り出
される。

ドレイン４９には、周知の透明電極膜で形成さ）　　　
　　　れる画素電極５２が広い範囲に広がっておシ、そ
の上面、側面には誘電体５３．５０が電極５２を被覆す
るように設けてあり、この部分の導体５２ｆ′ｉ電極と
して外部に取シ出されていない。

このような素子は表示用のデバイスとして用いられ、誘
電体５３上の空間５４に液晶、ＥＬ等の表示体金膜けて
ＬＣＤ、ＥＬ、ＥＣＤ、ＰＤＰ等の表示の機能を持たせ
ることができる。

電極５５は第６図における接続用端子７の機能を持たせ
るための導体で端子７Ａにランプ状電圧を加えて空間５
４を介して内部電極導体５２との間に回路を作勺出す。

端子３人には第３図の波形ＶＱを、４Ａは接地レベル電
圧を、７人には電圧Ｖｏｓ　ｋ、それぞれ与えて端子４
ＡＫ流れる電流を第３図の電流波形１８と同様にチェッ
クすることで、トランジスタ１が正常に動作できるかど
うかを判定できる。１第１図の説明では、平面的表現を
行なったが現実的には本デバイスは紙面に垂直に広がっ
ていることはいうまでもない。

第２図に本発明の変形例を示す。本デバイスはガラス基
板６０上にゲート電極６１ｔ−設け、これを窒化シリコ
ン膜６２で覆っている。さらに膜６２上に非晶質クリコ
ンロ８を設け、この両端からソース電極６９とドレイン
電極６３を取り出している。これらの電極は窒化シリコ
ン膜６２で覆い、さらにその上部に遮光膜６６を設けて
外部よりの光を遮ぎる。

□　このようなデバイス構造は、非晶質シリコンを利用
したフラットディスプレイに採用されることが多い。ゲ
ート端子はゲート電極６１よシ引出して４Ａとして、ソ
ース端子はソース電極６９より引出して３Ａとして外部
に取り出される。そして、第６図の端子７に相当する部
分を遮光膜６６に端子７Ａを設けることで代用する。つ
まυ、この変形例では静電誘導をおこすだめの外部より
の端子７を設けず導電性をもつ遮光膜６６を電極７０代
用として用い端子７Ａに第３図の波形で示す電圧ＶＤ８
を、端子３Ａを接地レベル電圧に、端子４Ａに電圧ｖａ
ｅ、それぞれ加えて非晶質シリコン６８によるトランジ
スタ機能をテストする。

この実施例では端子７をトランジスタに向けて探針する
必要がなく、作業が容易となる。また、第２図に示す構
造をマトリクス構成としたデバイスにおいて、遮光膜６
６をマトリクス構成の走査側、あるいは、信号源側電極
圧沿って設けることで元来の連光機能の他に、素子テス
トが容易にできる。

〔発明の効果〕

本発明によれば、ドレイン（若しくはソース）の一端が
開放状態になっているトランジスタに対して高い分解能
力でその機能をテストすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の断面図、第２図は本発明の
変形例の断面図、第３図は本発明の詳細な説明図、第４
図は従来の代表的トランジスタを示す図、第５図は本発
明の実施対象となるドレイ／端子が開放状態にあるトラ
ンジスタを示す図、第６図は従来の一例を示す回路図、
第７図は第６図の波形図である。 １・・・ＭＯ８型トランジスタ、４０・・・サブストレ
ート。

Claims (1)

1. 【特許請求の範囲】 １、複数の主端子および制御端子からなる半導体素子の
   前記主端子に誘電体を介して時間的に変化する電圧を印
   加し、前記制御端子に前記半導体素子の導通および非導
   通を制御する制御信号を印加し、前記主端子または前記
   制御端子の少なくとも一つに流れる変位電流を検出する
   ことによって、前記半導体素子のテストを行なうことを
   特徴とする半導体素子のテスト法において、 前記導通および非導通を制御する制御信号を、時間的に
   変化する電圧の変化開始時刻より以前に加えることを特
   徴とする半導体素子のテスト方法。 ２、特許請求の範囲第１項において、時間的に変化する
   電圧は前記半導体素子の遮光膜に加えることを特徴とす
   る半導体素子のテスト方法。