JPS6243343Y2 - - Google Patents
Info
- Publication number
- JPS6243343Y2 JPS6243343Y2 JP1979082609U JP8260979U JPS6243343Y2 JP S6243343 Y2 JPS6243343 Y2 JP S6243343Y2 JP 1979082609 U JP1979082609 U JP 1979082609U JP 8260979 U JP8260979 U JP 8260979U JP S6243343 Y2 JPS6243343 Y2 JP S6243343Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- turned
- stage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000630 rising effect Effects 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】
本考案は、ラジオ受信機の電界強度表示装置等
に用いられる表示回路に係り、特に入力信号の増
大に伴つて初段の表示素子から順次誤動作無く、
点灯状態となる表示素子の数が増加する様にした
表示回路に関する。
に用いられる表示回路に係り、特に入力信号の増
大に伴つて初段の表示素子から順次誤動作無く、
点灯状態となる表示素子の数が増加する様にした
表示回路に関する。
従来第1図に示す如き順次点灯型の表示回路が
公知である。第1図において、1a乃至1eは第
1乃至第5発光ダイオード、2a乃至2eは前記
第1乃至第5発光ダイオード1a乃至1eに対応
して設けられた第1乃至第5スイツチングトラン
ジスタで、前記第1乃至第5発光ダイオード1a
乃至1eは、前記第1乃至第5スイツチングトラ
ンジスタ2a乃至2eのそれぞれのコレクタに接
続されている。又3a乃至3jは、前記第1乃至
第5スイツチングトランジスタ2a乃至2eのベ
ースバイアス抵抗で、前記第1乃至第5スイツチ
ングトランジスタ2a乃至2eのそれぞれに所定
のスレシホールドレベルを与えるものである。し
かして、第1スイツチングトランジスタ2aは、
一番低いスレシホールドレベルを有し、第5スイ
ツチングトランジスタ2eは、一番高いスレシホ
ールドレベルを有し、第2、第3及び第4スイツ
チングトランジスタ2b乃至2dは、それらの間
で、順次大となるスレシホールドレベルを有す
る。
公知である。第1図において、1a乃至1eは第
1乃至第5発光ダイオード、2a乃至2eは前記
第1乃至第5発光ダイオード1a乃至1eに対応
して設けられた第1乃至第5スイツチングトラン
ジスタで、前記第1乃至第5発光ダイオード1a
乃至1eは、前記第1乃至第5スイツチングトラ
ンジスタ2a乃至2eのそれぞれのコレクタに接
続されている。又3a乃至3jは、前記第1乃至
第5スイツチングトランジスタ2a乃至2eのベ
ースバイアス抵抗で、前記第1乃至第5スイツチ
ングトランジスタ2a乃至2eのそれぞれに所定
のスレシホールドレベルを与えるものである。し
かして、第1スイツチングトランジスタ2aは、
一番低いスレシホールドレベルを有し、第5スイ
ツチングトランジスタ2eは、一番高いスレシホ
ールドレベルを有し、第2、第3及び第4スイツ
チングトランジスタ2b乃至2dは、それらの間
で、順次大となるスレシホールドレベルを有す
る。
いま、信号入力端子4に小さな入力信号が印加
されたとすれば、まず第1スイツチングトランジ
スタ2aがオンとなり、第1発光ダイオード1a
が点灯する。入力信号がより大となると、前記第
1スイツチングトランジスタ2aとともに、第2
スイツチングトランジスタ2bもオンとなり、第
1及び第2発光ダイオード1a及び1bが点灯す
る。そして、最終的に入力信号が非常に大きくな
ると、第1乃至第5スイツチングトランジスタ2
a乃至2eがすべてオンとなり、第1乃至第5発
光ダイオード1a乃至1eがすべて点灯する。従
つて、第1図の表示回路は、入力信号の大きさを
視覚的に表示することが出来、例えばラジオ受信
機の電界強度表示等に用いて好適である。
されたとすれば、まず第1スイツチングトランジ
スタ2aがオンとなり、第1発光ダイオード1a
が点灯する。入力信号がより大となると、前記第
1スイツチングトランジスタ2aとともに、第2
スイツチングトランジスタ2bもオンとなり、第
1及び第2発光ダイオード1a及び1bが点灯す
る。そして、最終的に入力信号が非常に大きくな
ると、第1乃至第5スイツチングトランジスタ2
a乃至2eがすべてオンとなり、第1乃至第5発
光ダイオード1a乃至1eがすべて点灯する。従
つて、第1図の表示回路は、入力信号の大きさを
視覚的に表示することが出来、例えばラジオ受信
機の電界強度表示等に用いて好適である。
しかしながら、第1図に示される従来の回路
は、バラツキ等により順次点灯を行なわない場合
がある。すなわち、入力信号の変化範囲が狭く、
第1乃至第5スイツチングトランジスタ2a乃至
2eのスレシホールドレベルが近接していると、
スイツチングトランジスタのVBE(ベース・エミ
ツタ間電圧)のバラツキや、B(電流増幅率)の
バラツキにより、より大きなスレシホールドレベ
ルを設定したはずのスイツチングトランジスタが
先にオンとなり、途中のスイツチングトランジス
タがオンしない状態となり、順次点灯表示を行な
えない場合が往々にしてある。だからと言つて、
設計時にベースバイアス抵抗3a乃至3jを調節
して、順次点灯する様にさせることは、大量生産
に適さない。
は、バラツキ等により順次点灯を行なわない場合
がある。すなわち、入力信号の変化範囲が狭く、
第1乃至第5スイツチングトランジスタ2a乃至
2eのスレシホールドレベルが近接していると、
スイツチングトランジスタのVBE(ベース・エミ
ツタ間電圧)のバラツキや、B(電流増幅率)の
バラツキにより、より大きなスレシホールドレベ
ルを設定したはずのスイツチングトランジスタが
先にオンとなり、途中のスイツチングトランジス
タがオンしない状態となり、順次点灯表示を行な
えない場合が往々にしてある。だからと言つて、
設計時にベースバイアス抵抗3a乃至3jを調節
して、順次点灯する様にさせることは、大量生産
に適さない。
本考案は上述の点に鑑み成されたもので、スイ
ツチングトランジスタのVBEやBのバラツキが存
在しても必ず初段トランジスタから順次オンして
表示素子が順次点灯する様に構成するとともに、
部品点数の減少等の製造上の利点を得ることが出
来る表示回路を提供せんとするものである。以下
本考案の一実施例に基き、図面を参照しながら説
明する。
ツチングトランジスタのVBEやBのバラツキが存
在しても必ず初段トランジスタから順次オンして
表示素子が順次点灯する様に構成するとともに、
部品点数の減少等の製造上の利点を得ることが出
来る表示回路を提供せんとするものである。以下
本考案の一実施例に基き、図面を参照しながら説
明する。
第2図において、5a乃至5eは第1乃至第5
発光ダイオード、6a乃至第6eは前記第1乃至
第5発光ダイオード5a乃至5eのそれぞれに対
応して設けられた第1乃至第5スイツチングトラ
ンジスタ、及び7は信号入力端子である。
発光ダイオード、6a乃至第6eは前記第1乃至
第5発光ダイオード5a乃至5eのそれぞれに対
応して設けられた第1乃至第5スイツチングトラ
ンジスタ、及び7は信号入力端子である。
しかして、第1スイツチングトランジスタ6a
は、エミツタがアースに、コレクタが第1発光ダ
イオード5aに、ベースが低抗8aを介して信号
入力端子7に接続されている。又、第2スイツチ
ングトランジスタ6bは、エミツタが前記第1ス
イツチングトランジスタ6aのベースに、コレク
タが第2発光ダイオード5bに、ベースが抵抗8
bを介して信号入力端子7に接続されている。第
3乃至第5スイツチングトランジスタ6c乃至6
eについても同様で、前段トランジスタのベース
と後段トランジスタのエミツタが接続されるとと
もに、コレクタが対応する発光素子に接続されて
いる。従つて、前段トランジスタのベース電圧と
後段トランジスタのエミツタ電圧とは常に等しく
なり、前段トランジスタのオン・オフによつて後
段トランジスタのオン・オフが規制されることに
なる。
は、エミツタがアースに、コレクタが第1発光ダ
イオード5aに、ベースが低抗8aを介して信号
入力端子7に接続されている。又、第2スイツチ
ングトランジスタ6bは、エミツタが前記第1ス
イツチングトランジスタ6aのベースに、コレク
タが第2発光ダイオード5bに、ベースが抵抗8
bを介して信号入力端子7に接続されている。第
3乃至第5スイツチングトランジスタ6c乃至6
eについても同様で、前段トランジスタのベース
と後段トランジスタのエミツタが接続されるとと
もに、コレクタが対応する発光素子に接続されて
いる。従つて、前段トランジスタのベース電圧と
後段トランジスタのエミツタ電圧とは常に等しく
なり、前段トランジスタのオン・オフによつて後
段トランジスタのオン・オフが規制されることに
なる。
次に動作を説明する。信号入力端子7に入力信
号が印加され、該入力信号がベース・エミツタ間
立上り電圧VBEを越えると、まず第1スイツチン
グトランジスタ6aがオンとなり、第1発光ダイ
オード5aが点灯する。そして、第1スイツチン
グトランジスタ6aのベース電圧はVBEとなり、
第2スイツチングトランジスタ6bのエミツタ電
圧もVBEとなる。
号が印加され、該入力信号がベース・エミツタ間
立上り電圧VBEを越えると、まず第1スイツチン
グトランジスタ6aがオンとなり、第1発光ダイ
オード5aが点灯する。そして、第1スイツチン
グトランジスタ6aのベース電圧はVBEとなり、
第2スイツチングトランジスタ6bのエミツタ電
圧もVBEとなる。
その後、入力信号が大となり、2VBEを越える
と、第2スイツチングトランジスタ6bもオンと
なり、第2発光ダイオード5bも点灯する。同様
に、第3スイツチングトランジスタ6cは入力信
号が3VBEを越えたとき、第4スイツチングトラ
ンジスタ6dは入力信号が4VBEを越えたとき、
第5スイツチングトランジスタ6eは入力信号が
5VBEを越えたときそれぞれオンとなり、対応す
る発光ダイオードが点灯する。しかして、前段の
トランジスタがオフ状態にあるとき、後段トラン
ジスタのエミツタ電圧は、該後段トランジスタの
ベース電圧と略等しい値となるから、前段トラン
ジスタがオフ状態にある限り後段トランジスタは
オンにならない。従つてB等のバラツキが存在し
ても途中の発光ダイオードが点灯しないという様
な誤動作をすることが無く、確実なる順次点灯が
達成される。
と、第2スイツチングトランジスタ6bもオンと
なり、第2発光ダイオード5bも点灯する。同様
に、第3スイツチングトランジスタ6cは入力信
号が3VBEを越えたとき、第4スイツチングトラ
ンジスタ6dは入力信号が4VBEを越えたとき、
第5スイツチングトランジスタ6eは入力信号が
5VBEを越えたときそれぞれオンとなり、対応す
る発光ダイオードが点灯する。しかして、前段の
トランジスタがオフ状態にあるとき、後段トラン
ジスタのエミツタ電圧は、該後段トランジスタの
ベース電圧と略等しい値となるから、前段トラン
ジスタがオフ状態にある限り後段トランジスタは
オンにならない。従つてB等のバラツキが存在し
ても途中の発光ダイオードが点灯しないという様
な誤動作をすることが無く、確実なる順次点灯が
達成される。
以上述べた如く、本考案に係る表示回路は、誤
動作無く順次点灯が達成出来る確実なるもので、
かつスイツチングトランジスタのバイアス設定用
のバイアス抵抗が不要であるから、コストの低
減、調整作業の不要等の利点が得られる実用的な
ものである。
動作無く順次点灯が達成出来る確実なるもので、
かつスイツチングトランジスタのバイアス設定用
のバイアス抵抗が不要であるから、コストの低
減、調整作業の不要等の利点が得られる実用的な
ものである。
尚、第2図の実施例においては、前段スイツチ
ングトランジスタのVBEを後段トランジスタのエ
ミツタ電圧に利用している為、バラツキを考慮し
ない時、各発光ダイオードの点灯レベル間隔はV
BEとなつている。しかしながら、各スイツチング
トランジスタのベース・エミツタ接合と直列かつ
順方向に、ダイオードを挿入することにより、前
記点灯レベル間隔を拡大することが可能である。
ングトランジスタのVBEを後段トランジスタのエ
ミツタ電圧に利用している為、バラツキを考慮し
ない時、各発光ダイオードの点灯レベル間隔はV
BEとなつている。しかしながら、各スイツチング
トランジスタのベース・エミツタ接合と直列かつ
順方向に、ダイオードを挿入することにより、前
記点灯レベル間隔を拡大することが可能である。
第1図は従来の表示回路を示す回路図、及び第
2図は本考案に係る表示回路の一実施例を示す回
路図である。 主な図番の説明、5a〜5e……発光ダイオー
ド、6a〜6e……スイツチングトランジスタ。
2図は本考案に係る表示回路の一実施例を示す回
路図である。 主な図番の説明、5a〜5e……発光ダイオー
ド、6a〜6e……スイツチングトランジスタ。
Claims (1)
- 初段がエミツタ接地型のトランジスタで構成さ
れていると共に該初段トランジスタを含み、前段
トランジスタのベースに後段トランジスタのエミ
ツタが順次接続される複数個のトランジスタから
構成されたトランジスタ群と、該トランジスタ群
を構成する複数個のトランジスタのそれぞれのコ
レクタにそれぞれ接続されると共に前記トランジ
スタ群のオンするトランジスタに応じて点灯する
複数個の表示素子と、前記トランジスタ群を構成
する複数個のトランジスタのそれぞれのベースに
共通の入力信号を印加する手段とから成り、前段
トランジスタのベース・エミツタ間の立上り電圧
を利用することにより前記トランジスタ群のオン
するトランジスタを後段になるに連れてスレシホ
ールドレベルが高くなる様にし、前記入力信号の
増大に伴つて点灯する表示素子の数が増加する様
に成した表示回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1979082609U JPS6243343Y2 (ja) | 1979-06-15 | 1979-06-15 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1979082609U JPS6243343Y2 (ja) | 1979-06-15 | 1979-06-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS563582U JPS563582U (ja) | 1981-01-13 |
JPS6243343Y2 true JPS6243343Y2 (ja) | 1987-11-10 |
Family
ID=29315827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1979082609U Expired JPS6243343Y2 (ja) | 1979-06-15 | 1979-06-15 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6243343Y2 (ja) |
-
1979
- 1979-06-15 JP JP1979082609U patent/JPS6243343Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS563582U (ja) | 1981-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910005362B1 (ko) | 표시구동장치 | |
JPS6243343Y2 (ja) | ||
EP0199381B1 (en) | Amplifier arrangement | |
EP0097248B1 (en) | Switchable current source | |
JPS5818294Y2 (ja) | 表示装置 | |
JPH0230902Y2 (ja) | ||
US4221980A (en) | Electrical switching means | |
JPH029373Y2 (ja) | ||
JPS6242426Y2 (ja) | ||
JPS6016142Y2 (ja) | 映像信号切換回路 | |
US4472646A (en) | Semiconductor flip-flop consuming low power | |
JPH0124377B2 (ja) | ||
JPH0413695Y2 (ja) | ||
JPS6315774Y2 (ja) | ||
JPH0248819A (ja) | 制御機器の入力装置 | |
JP2894780B2 (ja) | 光送信器 | |
JPS6031302Y2 (ja) | 直流コントロ−ル回路 | |
JPH0422305Y2 (ja) | ||
JPS59117825A (ja) | 半導体切替装置 | |
JPS6047747B2 (ja) | 誤動作防止回路 | |
US5604515A (en) | Pulse-type driving device | |
JPH0452011B2 (ja) | ||
JPS597765Y2 (ja) | ミュ−テイング信号発生回路 | |
JPH0230786Y2 (ja) | ||
JPS6052608B2 (ja) | トランジスタ回路 |