JPS6242416B2

JPS6242416B2 -

Info

Publication number: JPS6242416B2
Application number: JP54159948A
Authority: JP
Inventors: Hidemasa Nakaoka
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1979-12-10
Filing date: 1979-12-10
Publication date: 1987-09-08
Also published as: JPS5683133A

Description

【発明の詳細な説明】この発明は、ある測定量、たとえば、電気量、
ガス量、水道量などに比例して発信される多相パ
ルスを計数する電子式パルス計数装置に関するも
のである。

一般に、ある測定量の計量を行う場合、第１図
に示すごとき構成で、たとえば、３相パルスを発
信し、そのパルスをステツプモータ（図示せず）
で受信、計量している。

第１図において、１はスリツトを設けた円板
で、測定量に比例した速度で回転する。円板１に
引いたｘで示す線は後の動作説明のための補助線
である。２ａ〜２ｃは円板１のスリツトを光ある
いは磁気で感知し、スリツトの部分でオン、スリ
ツトのない部分でオフし、第２図ａ〜ｃに示すご
とく、相順を持つた３相パルスを発生する発信器
である。

この第２図において、ａ〜ｃはそれぞれ発信器
２ａ〜２ｃの出力パルスで、測定量が正の場合、
円板１は正方向に回転し第２図ｃ→ｂ→ａの順
に、測定量が負の場合、円板１は逆方向に回転
し、第２図ａ→ｂ→ｃの順にそれぞれ出力され
る。

測定量が大きいと、円板１の回転は速くなり出
力パルス数は増加する。また、測定量が極めて小
さい場合、円板１の回転は低速度となり、発信器
２ａ〜２ｃの動作が不安定なものである場合、円
板１のスリツトの端が発信器２ａ〜２ｃにかかり
はじめると、第２図ａ〜ｃにおける符号Ｐで示す
ごとくオン−オフを繰り返し不用なパルスを出力
する。また、円板が全く回転していない場合でも
前記のごとき状態になる。

このような現象はパルスを計数するものが、ス
テツプモータ（図示せず）である場合には、この
ステツプモータの応答速度などの条件によりステ
ツプモータは回転しないか、あるいは３相パルス
が順序よく到来しないと回転しないようになされ
ている。

ところが、このパルスを電子回路のように応答
速度の速いものを用いて計数する場合、前記の現
象はすべて誤計量となる。また、パルスがステツ
プモータを駆動するのに都合のよいようにそれぞ
れの相が一部ラツプするようなものであるので、
このままでは電子回路で計数することはできな
い。

さらにまた、ステツプモータは測定量が負にな
り、到来するパルスが逆転すると、それにスムー
ズに追従し、計量値を減じていくことができる
が、電子回路においては、正転、逆転の判別が容
易にできないなど問題があつた。

この発明は、かかる点に着目してなされたもの
で、入力されるパルスの状態が悪い場合、あるい
は測定量が負になり、パルスが逆転した場合にお
いても、計数誤差がなく、良好に動作しかつ、応
答速度が速く、寿命の長いパルス計数装置を提供
することを目的とする。

以下、この発明のパルス計数装置の実施例につ
いて図面に基づき説明する。第３図はその一実施
例の構成を示すブロツク図である。この第３図に
おいて、１は入力レジスタでＴ端子に加わるパル
スの立上りで、入力端D₁〜D₃に入力されている
データをラツチし、出力端Q₁〜Q₃へ出力する。
次にＴ端子へクロツクが到来するまでの間は、入
力端D₁〜D₃の状態が変わつても、出力端Q₁〜Q₃
は変化しないようになつている。

２は状態レジスタで、入力レジスタ１とほとん
ど同じ動作をするが、Ｅ端子が論理「１」（以下
「１」と呼ぶ）のときのみクロツクΦの立上りで
入力端D₁〜D₃をラツチする点だけが異なる。ま
た、３ａ〜３ｃ，４ａ〜４ｃは排他的NORゲー
ト（以下ENORと呼ぶ）で２つの入力が一致すれ
ば出力が「１」となるゲートである。

上記入力レジスタ１の入力端D₁〜D₃にはそれ
ぞれ入力端子A₁〜A₃が接続され、出力端Q₁〜Q₃
には出力B₁〜B₃が出力されるようになつてい
る。入力端子A₁〜A₃には発信器（図示せず）か
らのパルスが入力されるようになつている。出力
B₁はENOR３ａの第２の入力端、ENOR４ａの第
１の入力端および状態レジスタ２の入力端D₁に
供給するようになつている。

入力レジスタ１の出力B₂はENOR３ｂの第２入
力端、ENOR４ｂの第１の入力端および状態レジ
スタ２の入力端D₂に供給するようになつてい
る。入力レジスタ１の出力B₃はENOR３ｃの第２
の入力端、ENOR４ｃの第１の入力端、状態レジ
スタ２の入力端D₃に供給するようになつてい
る。

状態レジスタ２の出力端Q₁〜Q₃よりそれぞれ
出力C₁〜C₃が出力されるようになつている。出
力C₁はENOR４ｂの第２の入力端、ENOR３ｃの
第１の入力端、プリセツト回路８の入力端D₁に
供給するようになつている。出力C₂はENOR３ａ
の第１の入力端、ENOR４ｃの第２の入力端、プ
リセツト回路８の入力端D₂に供給するようにな
つている。さらに、出力C₃はENOR４ａの第２の
入力端、ENOR３ｂの第１の入力端、プリセツト
回路８の入力端D₃に供給するようになつてい
る。

また、５ａ，５ｂはそれぞれ３入力のANDゲ
ート（以下ANDと云う）であり、AND５ａの第
１〜第３の入力端にはそれぞれENOR３ａ〜３ｃ
の出力が供給するようになつており、AND５ｂ
の第１〜第３の入力端には、ENOR４ａ〜４ｃの
出力が供給するようになつている。これらの
AND５ａ，５ｂの出力はカウンタ７のＵ端子、
Ｄ端子に送出するとともに、３入力のORゲート
（以下、ORと呼ぶ）の第１、第２の入力端に供給
するようになつている。

OR６の第３の入力端にはプリセツト回路８の
出力端Ｑの出力が供給されるようになつている。
OR６の出力端は状態レジスタ２のＥ端子に接続
されている。

プリセツト回路８は状態レジスタ８の出力C₁
〜C₃がすべて「１」あるいは「０」の場合、以
後の動作がうまくいかないので、この状態を検出
し、強制的に入力レジスタ１の出力を状態レジス
タ２にラツチさせるもので、その後は動作に全く
関係しない。

上記カウンタ７はＵ端子にパルスが到来する
と、加算カウントを行い、Ｄ端子にパルスが到来
すると、減算カウントを行う加減算カウンタであ
る。

なお、Φはこの回路の動作の基準となるクロツ
ク信号の入力端子で、入力端子A₁〜A₃へ入力さ
れるパルスより充分に高い周波数のクロツク信号
を入力している。このクロツク信号は入力レジス
タ１、状態レジスタ２の各Ｔ端子に供給するもの
である。ENOR３ａ〜３ｃは正転のパルスを判別
する部分で、それぞれ出力B₁とC₂、B₂とC₃、B₃
とC₁を比較し、ENOR４ａ〜４ｃは逆転のパルス
を判別する部分で、それぞれ出力B₁とC₃、B₂と
C₁、B₃とC₂を比較している。ENOR３ａ〜３ｃ
または４ａ〜４ｃの入力がすべて一致した場合に
限り、AND５ａまたは５ｂは、カウンタ７のＵ
端子、Ｄ端子へ、パルスを送出するものである。

次に、以上のように構成されたこの発明のパル
ス計数装置の動作について第４図ないし第９図の
タイミングチヤートを併用して述べる。この第４
図〜第９図において、A₁〜A₃は入力端子A₁〜A₃
に到来するパルスを示し、Φはクロツク信号、
B₁〜B₃は入力レジスタ１の出力端Q₁〜Q₃の出
力、C₁〜C₃は状態レジスタ２の出力端Q₁〜Q₃の
出力、D₁，D₂はAND５ａ，５ｂの各出力を示
す。

第４図は正転のパルスが入力された場合の図
で、時間T₁において状態レジスタ２の出力端Q₁
〜Q₃の出力C₁〜C₃が「１・０・１」であつたと
する。そして、クロツク信号Φ中のt₁において、
入力レジスタ１は入力パルスA₁〜A₃をラツチす
るが、出力端Q₁〜Q₃の出力B₁〜B₃はすでに
「０・０・１」になつている。

この時点では、ENOR３ａ，３ｃが一致してい
るだけで、他のENORの出力が「０」なので、
AND５ａ，５ｂの出力は「０」のままである。
したがつて、状態レジスタ２の出力も変化しな
い。

t₂において、入力レジスタ１の出力端Q₁〜Q₃
の出力B₁〜B₃は「０・１・１」となる。する
と、ENOR３ａ〜３ｃの入力がいづれも一致し、
出力が「１」になるので、AND５ａの出力も
「１」となり、カウンタ７のＵ端子へ１パルス送
出する。

このとき、逆転パルスを判別するENOR４ａ，
４ｃが一致していないので、AND５ｂの出力は
「１」にならない。AND５ａの出力が「１」にな
ると状態レジスタ２のＥ端子が「１」になるが、
このときすでに、クロツク信号のt₂の立上りが終
了し、「１」になりきつているので、AND５ａの
出力が「１」になるのと同時に状態レジスタ２の
出力が変化することはない。

t₃において状態レジスタ２の出力はＥ端子が先
のt₂で「１」にされているので、入力レジスタ１
の出力をラツチし「０・１・１」となる。する
と、ENOR３ａ，３ｃが一致しなくなり、AND
５ａの出力が「０」になる。以上で正転の１パル
スのカウントを終了する。

t₄以前で入力パルスA₁〜A₃が「０・１・０」
と変わつているので、t₄で入力レジスタ１の出力
端Q₁〜Q₃の出力B₁〜B₃は「０・１・０」とな
る。このとき状態レジスタ２の出力端Q₁〜Q₃の
出力C₁〜C₃は「０・１・１」でENOR３ｂ，３
ｃ以外が一致しないので、AND５ａ，５ｂはと
もに「０」のままである。状態レジスタ２の変化
もない。

t₅においては、t₁のときと同様、入力レジスタ
１の入力が変化するだけで、他の状態変化はな
い。

t₆においては前記t₂と同様に、正転パルスがあ
つたことを判別し、AND５ａにパルスを送出、
正転カウントを行う。

以上のごとく、状態レジスタ２の出力端Q₁〜
Q₃の出力C₁〜C₃の内、常にいづれか二つが
「１」を他の一つが「０」を保ち、入力パルスA₁
〜A₃の立上りで、正転パルスがあつたことを判
別し、計数動作を行う。

第５図は、状態レジスタ２の出力Q₁〜Q₃の内
の一つが常に「１」を、他の二つが「０」を保つ
て、入力パルスA₁〜A₃の立下りでカウントする
場合の例である。動作は第４図に示したのと全く
同じである。

以下、状態レジスタ２の出力端Q₁〜Q₃の出力
B₁〜B₃のいづれか二つが「１」の場合で説明す
る。

次に逆転パルスが入力された場合の動作を説明
する。第１図において、円板１のスリツトの端の
ｘ軸が発信器２ａ〜２ｃを通過するタイミングを
第２図ｄ〜ｆに示す。発信器２ｂをｘ軸が通過し
てt₁後、T₁で逆転が生じt₂で再びｘ軸が発信器２
ｂを通過する。円板１はT₁を中心にt₁，t₂と逆方
向に回転しており、回転角が等しく、測定量の絶
対値も等しい。したがつて、第２図ｄ〜ｆからわ
かるように正転のときパルス立上りをカウントし
ているのなら、逆転では立下りをカウントする必
要がある。

第６図で、逆転が発生した場合の動作を説明す
る。T₁以前とT₂以後は第４図と同じく正転パル
スが入力され、T₁とT₂の間で逆転パルスが入力
されている。

t₁において、入力レジスタ１の出力端Q₁〜Q₃
の出力B₁〜B₃は「０・１・０」となり、状態レ
ジスタ２の出力C₁〜C₃が「１・１・０」なの
で、ENOR４ａ，４ｂ以外は一致しないので
AND５ａ，５ｂともに「０」のままである。

t₂で入力レジスタ１の出力端Q₁〜Q₃の出力B₁
〜B₃は「０・１・１」となり、状態レジスタ２
の出力C₁〜C₃が「１・１・０」であるので
ENOR４ａ〜４ｃが一致し、AND５ｂの出力が
「１」となり、カウンタ７のＤ端子へパルスを送
出する。

t₂の次のクロツクで、状態レジスタ２へ入力レ
ジスタ１の出力がラツチされ、ENOR４ａ，４ｂ
が不一致になり、AND５ｂの出力は「０」にな
る。以上の動作をくり返し、t₈まで逆転パルスを
カウンタ７でカウントする。本来t₁でカウントす
るべき逆転パルスをt₂で、t₃をt₄でカウントする
ように、逆転時は入力パルスの立下りでカウント
されるべきパルスを、次に来る他相の立上りでた
とえば、出力B₁の立下りを出力B₃の立上りで、
出力B₂の立下りを出力B₁の立上りでカウントし
ている。

第７図のt₁のごとく、入力レジスタ１の出力B₂
が立下るが、次に立上るべき出力B₁が立上る前
に正転になると、AND５ｂからt₁時の出力B₂の立
下りに対応する逆転のパルスが送出されず、入力
端子A₁〜A₃に入力されるパルス数と、カウンタ
７の計数値に差が出るおそれがある。

しかし、この場合、正転に移つた直後のt₂で出
力B₂の立上りに対応してAND５ａから出力され
るべき正転のパルスも送出されない。したがつ
て、T₂でのカウンタ７の計数値は、逆転分が１
パルスだけ少ないが、その誤差が累積することは
ない。

第８図、第９図は入力されたパルスが割れてい
たり、不用なパルスが発生した場合のタイムチヤ
ートを示すものである。この第８図において、
t₂，t₆，t₉，t₁₂，t₁₄でパルス割れが生じており、
t₉とt₁₀，t₁₂の次のクロツク信号からt₁₃，t₁₄とt₁₅
の間では出力B₁〜B₃が３つとも「０」になつて
いる。t₂，t₆，t₉，t₁₂，t₁₄およびt₄，t₈，t₁₇の立
下りではENOR３ａ〜３ｃ，４ａ〜４ｃの条件が
そろわないので、AND５ａ，５ｂからパルスは
送出されず、状態レジスタ２の出力も変化しな
い。

t₁，t₅，t₁₁，t₁₈は前記第４図における説明の動
作と同じで、入力パルスA₁〜A₃の立上りでAND
５ａの出力からパルスを送出する。

t₃において、入力レジスタ１の出力端子Q₁〜
Q₃における出力B₁〜B₃は「１・１・０」となる
が、状態レジスタ２における出力C₁〜C₃が
「１・１・０」であり、ENOR３ａ，４ｂ以外が
一致しないので、AND５ａ，５ｂともにパルス
を送出しない。

t₇，t₁₀についても同様にENOR３ａ〜３ｃ，４
ａ〜４ｃの条件が成立しないので、AND５ａ，
５ｂは「０」のままである。そして、t₁₅におい
て、出力B₁が立上るが、出力B₂，B₃が「０」で
あるので、AND５ａからパルスは出力されな
い。

t₁₆でパルス割れが回復し、入力レジスタ１の
出力端Q₁〜Q₃における出力B₁〜B₃が「１・１・
０」で、状態レジスタ２の出力Q₁〜Q₃が「０・
１・１」なので、ENOR３ａ〜３ｃが一致し、
AND５ａからパルスを送出する。

これは、本来t₁₅の出力B₁の立上りで出力され
るべきものであるが、出力B₂がt₁₄からt₁₆の間、
パルス割れを起こし、「０」になつていたので、
パルス割れの回復するt₁₆までENOR３ｂが一致
しなかつたためである。

第９図はt₁〜t₃，t₆〜t₈の間で、出力B₂に不用
なパルスが発生し、t₁からt₂，t₇からt₈の間で、
B₁〜B₃がいづれも「１」になつている場合のも
のである。t₁において、入力レジスタ１の出力端
Q₁〜Q₃は「１・１・１」となるが、状態レジス
タ２の出力C₁〜C₃が「１・０・１」であるの
で、ENOR３ａ，４ｃが不一致でAND５ａ，５
ｂからパルスの送出はない。t₂において、出力B₁
が「０」になると、ENOR３ａ〜３ｂが一致し、
AND５ａが「１」になる。

これは、本来出力B₂が立上つたとき出力され
るべきものであるが、出力B₁が「０」になるま
でに出力B₂が「１」になつたので、ENOR３ａが
一致せず、t₂まで出力されなかつたものである。
t₃およびt₅からt₆は、パルス割れと同様な効果
で、前記第８図で説明したごとく、ENOR３ａ〜
３ｃ，４ａ〜４ｃの条件が成立しないので、
AND５ａ，５ｂからパルスの送出はない。

t₆で入力レジスタ１の出力Q₁〜Q₃は「１・
１・０」となるが状態レジスタ２がすでに「１・
１・０」となつており、ENOR３ａ，４ｂしか一
致せず、AND５ａ，５ｂからパルスの送出はな
い。

t₇で出力B₃が「１」になるが前記t₁時と同じ
く、AND５ａ，５ｂは「０」のままである。そ
して、t₈で出力B₂が立下ると、t₂の場合と同じ
く、AND５ａからパルスを送出する。これも本
来t₇で出力されるべきパルスである。

なお、前記実施例においては、AND５ａ，５
ｂから送出されるパルスを加減算カウンタへ入力
し、正転パルスと逆転パルスの和を計数している
が、各々独立したカウンタを設けると、測定値の
正の成分と負の成分を分けて計数することもでき
る。

第１０図のごとく、AND５ａ，５ｂの出力を
それぞれセツトリセツトフリツプフロツプ９のセ
ツト入力端、リセツト入力端に加えると、その出
力は、入力パルスが正転であるか、逆転であるか
を表示することができかつ他の装置の制御を行う
こともできる。

以上詳述した通り、この発明のパルス計数装置
によれば、動作の基準となるクロツク信号に同期
して多相のパルスを入力レジスタでラツチし、こ
の入力レジスタの出力をイネーブル状態時にクロ
ツク信号に同期して状態レジスタでラツチし、入
力レジスタと状態レジスタの状態から到来する多
相パルスの有無および相順を判別して得られるパ
ルスをカウンタで計数すると共にそのパルスの発
生時に状態レジスタをイネーブル状態にし、且つ
パルス割れや誤パルスの発生により判別パルスを
発生させない論理条件をとるようにしたので、入
力されるパルスの状態が悪い場合、あるいは測定
量が負になりパルスが逆転した場合においても、
計数誤差はなく良好に動作し、かつ電子回路です
べて構成できるので、応答速度が速くまた寿命も
長いなどすぐれた効果を有している。

【図面の簡単な説明】

第１図はこの発明のパルス計数装置が受信する
パルスを発生する発信器部の構成図、第２図ａ〜
第２図ｆはそれぞれ第１図におけるパルス発信器
の動作およびこの発明のパルス計数装置における
動作を示すタイミングチヤート、第３図はこの発
明のパルス計数装置の一実施例のブロツク図、第
４図〜第９図は第３図に示すこの発明のパルス計
数装置の一実施例の動作を示すタイミングチヤー
ト、第１０図はこの発明のパルス計数装置の他の
実施例におけるセツト・リセツト・フリツプ・フ
ロツプ回路の周辺の構成を示すブロツク図であ
る。１……入力レジスタ、２……状態レジスタ、３
ａ〜３ｃ，４ａ〜４ｃ……排他的NORゲート、
５ａ，５ｂ……ANDゲート、６……ORゲート、
７……カウンタ、８……プリセツト回路、９……
セツト・リセツト・フリツプ・フロツプ回路。な
お、図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】１動作の基準となるクロツク信号に同期して多
相パルスの状態をラツチする入力レジスタと、イ
ネーブル状態時に上記クロツク信号に同期して上
記入力レジスタの出力をラツチする状態レジスタ
と、上記入力レジスタ及び状態レジスタの状態か
ら２系統の論理演算を行つて到来する多相パルス
の有無、相順を判別し、その判別結果のパルスを
送出し且つ上記入力レジスタの状態が上記多相パ
ルスのパルス割れ又は誤パルスの発生により変化
しても出力を変化させない論理条件をとる判別手
段と、該判別手段から送出される上記パルスを計
数するカウンタと、上記判別手段の出力を入力と
し、上記パルスの発生時に上記状態レジスタをイ
ネーブル状態にするためのイネーブル信号を出力
するイネーブル回路とを備えたパルス計数装置。２上記状態レジスタのセツト及びリセツトを検
出した時に上記イネーブル回路にパルスを出力す
るプリセツト回路を設けたことを特徴とする特許
請求の範囲第１項記載のパルス計数装置。