JPS6242305B2 - - Google Patents
Info
- Publication number
- JPS6242305B2 JPS6242305B2 JP53156802A JP15680278A JPS6242305B2 JP S6242305 B2 JPS6242305 B2 JP S6242305B2 JP 53156802 A JP53156802 A JP 53156802A JP 15680278 A JP15680278 A JP 15680278A JP S6242305 B2 JPS6242305 B2 JP S6242305B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- interrupt
- scanning
- interrupt request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 2
- 101150085452 IPT1 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明は回線又は入出力装置の割込みの走査方
式に関する。
式に関する。
従来、通信制御装置は回線の走査中割込みを検
出すると、その検出時点で処理系へ割込みを発生
し、処理終了後再び回線の走査を開始していた。
しかしながらこの割込み走査方式では、割込みが
発生していなくても順に回線を走査するため次の
割込みを検出するまでの間処理系に無駄な空き時
間ができる欠点があつた。また別の割込み走査方
式では回線走査中割込みを検出した時点で記憶装
置へその回線番号、データなどを格納し、再び回
線の走査を開始する一方、処理系は該記憶装置か
ら格納された情報を次々と読み出して処理してい
た。しかしながらこの割込み走査方式は処理能力
は向上するものの、ハード量が増加する欠点があ
つた。
出すると、その検出時点で処理系へ割込みを発生
し、処理終了後再び回線の走査を開始していた。
しかしながらこの割込み走査方式では、割込みが
発生していなくても順に回線を走査するため次の
割込みを検出するまでの間処理系に無駄な空き時
間ができる欠点があつた。また別の割込み走査方
式では回線走査中割込みを検出した時点で記憶装
置へその回線番号、データなどを格納し、再び回
線の走査を開始する一方、処理系は該記憶装置か
ら格納された情報を次々と読み出して処理してい
た。しかしながらこの割込み走査方式は処理能力
は向上するものの、ハード量が増加する欠点があ
つた。
本発明は上記欠点を除去するもので、ハード量
を増加することなく処理能力が向上する割込み走
査方式を提供せんとするものである。
を増加することなく処理能力が向上する割込み走
査方式を提供せんとするものである。
以下図面に従つて本発明の一実施例を説明す
る。
る。
図において、１は第１回線の割込み受付け処理
を制御する第１回線対応部、２は第２回線の割込
み受付け処理を制御する第２回線対応部である。
この図では２つの回線対応部だけを示している
が、同様の回線対応部が回線数分だけ設けられ
る。各回線対応部には自己の回線が走査されるこ
とを識別し、自己の回線に対する走査有の信号を
送出する識別回路ここでは走査カウンタデコーダ
３ａ，３ｂが設けられており、該走査カウンタデ
コーダ３ａ，３ｂの入力には走査カウンタ４の計
数値Ｃすなわち回線アドレスが夫々供給されてい
る。前記走査カウンタ４は全回線を走査するた
め、回線総数に等しい値までカウントアツプし、
その値に達すると再び０に戻つてカウントアツプ
動作を繰り返す。この走査カウンタ４のカウント
アツプ端子（＋１端子）は各回線対応部のナンド
ゲート５ａ，５ｂの出力及び抵抗を介して＋Vc
の電源と接続している。前記ナンドゲート５ａ，
５ｂは夫々走査カウンタデコーダ３ａ，３ｂの出
力を一方の入力とし、アンドゲート６ａ，６の出
力を他方の入力としている。アンドゲート６ａ，
６ｂは夫々割込み受付けフリツプフロツプ７ａ，
７ｂの否定側出力と夫々の回線割込み要求信号
IPT1，IPT2を入力とする。前記フリツプフロツ
プ７ａ，７ｂはアンドゲート８ａ，８ｂの出力に
よつてセツトされ、自己の割込み要求信号に対す
る受付け有を示す状態となる検出回路を構成する
が、このアンドゲート８ａ，８ｂには走査カウン
タデコーダ３ａ，３ｂの出力信号と処理装置から
供給される回線番号リード信号RDが入力されて
いる。
を制御する第１回線対応部、２は第２回線の割込
み受付け処理を制御する第２回線対応部である。
この図では２つの回線対応部だけを示している
が、同様の回線対応部が回線数分だけ設けられ
る。各回線対応部には自己の回線が走査されるこ
とを識別し、自己の回線に対する走査有の信号を
送出する識別回路ここでは走査カウンタデコーダ
３ａ，３ｂが設けられており、該走査カウンタデ
コーダ３ａ，３ｂの入力には走査カウンタ４の計
数値Ｃすなわち回線アドレスが夫々供給されてい
る。前記走査カウンタ４は全回線を走査するた
め、回線総数に等しい値までカウントアツプし、
その値に達すると再び０に戻つてカウントアツプ
動作を繰り返す。この走査カウンタ４のカウント
アツプ端子（＋１端子）は各回線対応部のナンド
ゲート５ａ，５ｂの出力及び抵抗を介して＋Vc
の電源と接続している。前記ナンドゲート５ａ，
５ｂは夫々走査カウンタデコーダ３ａ，３ｂの出
力を一方の入力とし、アンドゲート６ａ，６の出
力を他方の入力としている。アンドゲート６ａ，
６ｂは夫々割込み受付けフリツプフロツプ７ａ，
７ｂの否定側出力と夫々の回線割込み要求信号
IPT1，IPT2を入力とする。前記フリツプフロツ
プ７ａ，７ｂはアンドゲート８ａ，８ｂの出力に
よつてセツトされ、自己の割込み要求信号に対す
る受付け有を示す状態となる検出回路を構成する
が、このアンドゲート８ａ，８ｂには走査カウン
タデコーダ３ａ，３ｂの出力信号と処理装置から
供給される回線番号リード信号RDが入力されて
いる。
走査カウンタ４の計数Ｃは上記の如く各回線対
応部の走査カウンタデコーダ３ａ，３ｂに送られ
るほか、上記回線番号リード信号RDが供給され
たときゲート９を介して処理装置に転送されるよ
うになつている。またナンドゲート５ａ，５ｂの
ワイアードオア出力はインバータ１０を経て立上
りの微分回路１１に入力され、その出力である微
分信号はフリツプフロツプ１２に加わる。前記フ
リツプフロツプ１２のセツト側出力は更にアンド
ゲート１３の一方の入力に接続しており、該アン
ドゲート１３の出力は割込みフリツプフロツプ１
４のセツト入力と接続する。割込みフリツプフロ
ツプ１４のセツト側出力信号は割込み信号IPTと
して処理装置に送られ、リセツト側の出力信号は
前記アンドゲート１３の他方の入力に与えられ
る。
応部の走査カウンタデコーダ３ａ，３ｂに送られ
るほか、上記回線番号リード信号RDが供給され
たときゲート９を介して処理装置に転送されるよ
うになつている。またナンドゲート５ａ，５ｂの
ワイアードオア出力はインバータ１０を経て立上
りの微分回路１１に入力され、その出力である微
分信号はフリツプフロツプ１２に加わる。前記フ
リツプフロツプ１２のセツト側出力は更にアンド
ゲート１３の一方の入力に接続しており、該アン
ドゲート１３の出力は割込みフリツプフロツプ１
４のセツト入力と接続する。割込みフリツプフロ
ツプ１４のセツト側出力信号は割込み信号IPTと
して処理装置に送られ、リセツト側の出力信号は
前記アンドゲート１３の他方の入力に与えられ
る。
次に上記構成による割込み走査動作を説明す
る。
る。
割込みが発生していない状態即ち各回線対応部
に割込み要求信号IPT1又はIPT2が発生しない状
態においては、各ナンドゲート５ａ，５ｂの出力
は“１”になつており、走査カウンタ４はカウン
トアツプされる。今第２回線対応部２で割込み要
求信号IPT2が発生したとすると、第２回線対応
部２のアンドゲート６ｂの出力は“１”となる。
一方走査カウンタ４の内容が第２回線を走査する
値になると、第２回線対応部の走査カウンタデコ
ーダ３ｂはこの値を解読して自己の回線であるこ
とを識別し、その出力を“１”とする。このため
ナンドゲート５ｂの２つの入力は共に“１”とな
り、その出力であるカウントアツプ信号は“０”
となる。したがつて走査カウンタ４は回線番号２
を示す値のまま停止する。カウントアツプ信号が
“１”から“０”に転じると、微分回路１１はそ
の反転信号の立上り微分信号を送出し、フリツプ
フロツプ１２をセツトする。このフリツプフロツ
プ１２のセツトにより割込みフリツプフロツプ１
４がセツトされ、割込み信号IPTが処理装置に送
られる。処理装置ではこの割込み信号IPTをみて
回線番号リード信号RDを送出する。回線番号リ
ード信号RDはゲート９を開放して走査カウンタ
４の内容即ち現に割込みの発生している第２回線
を示す値を処理装置に転送させるとともにインバ
ータ１５を経てアンドゲート８ｂに加わり、第２
回線対応部２の割込み受付けフリツプフロツプ７
ｂをセツトする。割込み受付けフリツプフロツプ
７ｂがセツトされると、そのリセツト側出力は
“０”となり、アンドゲート６ｂにおいて回線番
号２の割込み要求信号IPT2をマスクするととも
に該アンドゲート６ｂの出力が“０”となつてナ
ンドゲート５ｂの出力は“１”となり、走査カウ
ンタ４は再びカウントアツプを開始する。
に割込み要求信号IPT1又はIPT2が発生しない状
態においては、各ナンドゲート５ａ，５ｂの出力
は“１”になつており、走査カウンタ４はカウン
トアツプされる。今第２回線対応部２で割込み要
求信号IPT2が発生したとすると、第２回線対応
部２のアンドゲート６ｂの出力は“１”となる。
一方走査カウンタ４の内容が第２回線を走査する
値になると、第２回線対応部の走査カウンタデコ
ーダ３ｂはこの値を解読して自己の回線であるこ
とを識別し、その出力を“１”とする。このため
ナンドゲート５ｂの２つの入力は共に“１”とな
り、その出力であるカウントアツプ信号は“０”
となる。したがつて走査カウンタ４は回線番号２
を示す値のまま停止する。カウントアツプ信号が
“１”から“０”に転じると、微分回路１１はそ
の反転信号の立上り微分信号を送出し、フリツプ
フロツプ１２をセツトする。このフリツプフロツ
プ１２のセツトにより割込みフリツプフロツプ１
４がセツトされ、割込み信号IPTが処理装置に送
られる。処理装置ではこの割込み信号IPTをみて
回線番号リード信号RDを送出する。回線番号リ
ード信号RDはゲート９を開放して走査カウンタ
４の内容即ち現に割込みの発生している第２回線
を示す値を処理装置に転送させるとともにインバ
ータ１５を経てアンドゲート８ｂに加わり、第２
回線対応部２の割込み受付けフリツプフロツプ７
ｂをセツトする。割込み受付けフリツプフロツプ
７ｂがセツトされると、そのリセツト側出力は
“０”となり、アンドゲート６ｂにおいて回線番
号２の割込み要求信号IPT2をマスクするととも
に該アンドゲート６ｂの出力が“０”となつてナ
ンドゲート５ｂの出力は“１”となり、走査カウ
ンタ４は再びカウントアツプを開始する。
処理装置が上記第２回線の割込み処理中にある
間もこうして他の回線の走査が行なわれるが、こ
の間他の回線からの割込み要求例えば第１回線の
割込み要求信号IPT1が発生すると、第１回線対
応部１のナンドゲート５ａの出力は走査カウンタ
４の内容が回線番号１を指す値になると“０”を
とる。このため走査カウンタ４は上述の場合と同
様に回線番号１を示す値のまま停止する。一方前
記ナンドゲート５ａの出力信号が“１”から
“０”に転じたことによつて微分回路１１が立上
り微分信号を発生し、フリツプフロツプ１２をセ
ツトする。フリツプフロツプ１２はそのリセツト
信号が自己のセツト側出力信号と割込みフリツプ
フロツプ１４のリセツト側出力信号とのアンド信
号になつているため、割込みフリツプフロツプ１
４がリセツトされない限りセツトされた状態を保
持する。
間もこうして他の回線の走査が行なわれるが、こ
の間他の回線からの割込み要求例えば第１回線の
割込み要求信号IPT1が発生すると、第１回線対
応部１のナンドゲート５ａの出力は走査カウンタ
４の内容が回線番号１を指す値になると“０”を
とる。このため走査カウンタ４は上述の場合と同
様に回線番号１を示す値のまま停止する。一方前
記ナンドゲート５ａの出力信号が“１”から
“０”に転じたことによつて微分回路１１が立上
り微分信号を発生し、フリツプフロツプ１２をセ
ツトする。フリツプフロツプ１２はそのリセツト
信号が自己のセツト側出力信号と割込みフリツプ
フロツプ１４のリセツト側出力信号とのアンド信
号になつているため、割込みフリツプフロツプ１
４がリセツトされない限りセツトされた状態を保
持する。
処理装置が回線番号２の割込み処理を終了する
と、処理装置からIPTリセツト信号が送出されて
くる。このIPTリセツト信号は割込みフリツプフ
ロツプ１４をリセツトする。割込みフリツプフロ
ツプ１４がリセツトされると、アンドゲート１３
の入力が共に“１”となり、その出力によつてフ
リツプフロツプ１２がリセツトされると同時に割
込みフリツプフロツプ１４が再びセツトされ、ま
たもや割込み信号IPTが処理装置に送られる。処
理装置はこの割込み信号IPTを検出して回線番号
リード信号RDを送出する。この回線番号リード
信号RDにより停止したままの走査カウンタ４の
内容がゲート９を介して処理装置に転送され、ま
た第１回線対応部１のアンドゲート８ａの出力が
“１”となつて割込み受付けフリツプフロツプ７
ａがセツトされる。このため回線番号１の割込み
要求信号IPT1はアンドゲート６ａにおいてマス
クされるとともに該アンドゲート６ａの出力は
“０”となつてナンドゲート５ａの出力即ちカウ
ントアツプ信号が“１”となり、走査カウンタ４
のカウントアツプ動作が再開される。なお各回線
対応部のフリツプフロツプ７ａ，７ｂはその回線
の割込み処理が終了しだいリセツトされ、割込み
要求信号のマスクを解除するようになつている。
このリセツト信号は処理装置から送出される処理
回線番号によつて各回線対応部が自己の回線に対
して送られてくる制御情報を識別し、これを解読
して発生する。
と、処理装置からIPTリセツト信号が送出されて
くる。このIPTリセツト信号は割込みフリツプフ
ロツプ１４をリセツトする。割込みフリツプフロ
ツプ１４がリセツトされると、アンドゲート１３
の入力が共に“１”となり、その出力によつてフ
リツプフロツプ１２がリセツトされると同時に割
込みフリツプフロツプ１４が再びセツトされ、ま
たもや割込み信号IPTが処理装置に送られる。処
理装置はこの割込み信号IPTを検出して回線番号
リード信号RDを送出する。この回線番号リード
信号RDにより停止したままの走査カウンタ４の
内容がゲート９を介して処理装置に転送され、ま
た第１回線対応部１のアンドゲート８ａの出力が
“１”となつて割込み受付けフリツプフロツプ７
ａがセツトされる。このため回線番号１の割込み
要求信号IPT1はアンドゲート６ａにおいてマス
クされるとともに該アンドゲート６ａの出力は
“０”となつてナンドゲート５ａの出力即ちカウ
ントアツプ信号が“１”となり、走査カウンタ４
のカウントアツプ動作が再開される。なお各回線
対応部のフリツプフロツプ７ａ，７ｂはその回線
の割込み処理が終了しだいリセツトされ、割込み
要求信号のマスクを解除するようになつている。
このリセツト信号は処理装置から送出される処理
回線番号によつて各回線対応部が自己の回線に対
して送られてくる制御情報を識別し、これを解読
して発生する。
以上説明したように本発明の割込み走査方式に
よれば、ある回線から割込みが生じると、その割
込みを起こした回線番号が処理装置に読み取られ
次第すぐに割込み走査が再開され、処理装置が割
込み処理中にある間も他の回線の割込みを検出す
ることができ、この割込みも処理装置が最初の割
込み処理を終了するとただちに処理装置に受け入
れられて処理されるために、各回線からの割込み
が迅速に処理されるとともに処理装置の無駄な待
ち時間が少なくなり処理効率が向上する効果があ
る。また本発明によれば割込み走査のため特に複
雑な回路あるいは記憶手段の追加を必要とせず、
構成的にも価格的にも有利である。
よれば、ある回線から割込みが生じると、その割
込みを起こした回線番号が処理装置に読み取られ
次第すぐに割込み走査が再開され、処理装置が割
込み処理中にある間も他の回線の割込みを検出す
ることができ、この割込みも処理装置が最初の割
込み処理を終了するとただちに処理装置に受け入
れられて処理されるために、各回線からの割込み
が迅速に処理されるとともに処理装置の無駄な待
ち時間が少なくなり処理効率が向上する効果があ
る。また本発明によれば割込み走査のため特に複
雑な回路あるいは記憶手段の追加を必要とせず、
構成的にも価格的にも有利である。
なお、本発明は上記実施例に限定されるもので
はなく、回線の割込み走査に限らず各種入出力装
置からの割込み走査などにも適用できることはい
うまでもない。
はなく、回線の割込み走査に限らず各種入出力装
置からの割込み走査などにも適用できることはい
うまでもない。
図は本発明に係る割込み走査方式の構成を示す
ブロツク図である。 １……第１回線対応部、２……第２回線対応
部、３ａ，３ｂ……走査カウンタデコーダ、４…
…走査カウンタ、９……ゲート、１１……微分回
路。
ブロツク図である。 １……第１回線対応部、２……第２回線対応
部、３ａ，３ｂ……走査カウンタデコーダ、４…
…走査カウンタ、９……ゲート、１１……微分回
路。
Claims (1)
- 【特許請求の範囲】 １ 各回線を順次走査し、その回線アドレスを保
持する走査カウンタが割込み要求信号の受信によ
つてその動作を停止し、その割込み要求信号を記
憶するとともに、割込み要求信号の受付けを示す
リード信号によつて前記走査カウンタの回線アド
レスを処理装置に転送する割込み走査方式におい
て、 前記走査カウンタのアドレスを解読して自己の
回線に対する走査有無の識別信号を送出する識別
回路と、 前記リード信号および識別信号を入力し、自己
の割込み要求信号に対する受付け有無を検出して
保持するとともにその検出信号を送出し、自己の
回線の処理が終了すると前記処理装置から入力し
たリセツト信号によりこの保持を解放する検出回
路と、 前記識別信号が走査無の場合、前記検出信号の
受付け有無にかかわらず前記走査カウンタの動作
を行わせ、前記識別信号が走査有の場合、前記検
出信号が受付有のとき発生した自己の割込み要求
信号ではその割込み要求信号をマスクして前記走
査カウンタの動作を行わせ、前記検出信号が受付
け無のとき発生した自己の割込み要求信号では前
記走査カウンタの動作を停止させるとともに前記
リード信号および走査有の識別信号の入力により
前記検出信号を受付け有として前記走査カウンタ
の動作を開始させるゲート回路とからなる回線対
応部を複数備えたことを特徴とする 割込み走査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15680278A JPS5583926A (en) | 1978-12-21 | 1978-12-21 | Interruption scanning system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15680278A JPS5583926A (en) | 1978-12-21 | 1978-12-21 | Interruption scanning system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5583926A JPS5583926A (en) | 1980-06-24 |
| JPS6242305B2 true JPS6242305B2 (ja) | 1987-09-08 |
Family
ID=15635632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15680278A Granted JPS5583926A (en) | 1978-12-21 | 1978-12-21 | Interruption scanning system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5583926A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03110901A (ja) * | 1989-09-26 | 1991-05-10 | Mitsubishi Electric Corp | アンテナ装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57172471A (en) * | 1981-04-17 | 1982-10-23 | Casio Comput Co Ltd | Searching system for electronic dictionary having extended memory |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039434A (ja) * | 1973-08-09 | 1975-04-11 | ||
| JPS5145941A (ja) * | 1974-10-16 | 1976-04-19 | Omron Tateisi Electronics Co |
-
1978
- 1978-12-21 JP JP15680278A patent/JPS5583926A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5039434A (ja) * | 1973-08-09 | 1975-04-11 | ||
| JPS5145941A (ja) * | 1974-10-16 | 1976-04-19 | Omron Tateisi Electronics Co |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03110901A (ja) * | 1989-09-26 | 1991-05-10 | Mitsubishi Electric Corp | アンテナ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5583926A (en) | 1980-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619705A (en) | System and method for cascading multiple programmable interrupt controllers utilizing separate bus for broadcasting interrupt request data packet in a multi-processor system | |
| US4779195A (en) | Interrupt system using masking register in processor for selectively establishing device eligibility to interrupt a particular processor | |
| JPS60258671A (ja) | プロセツサ | |
| EP0083002A3 (en) | Interrupt system for peripheral controller | |
| JPS623362A (ja) | デ−タ受信方式 | |
| JPH0250499B2 (ja) | ||
| JPS6242305B2 (ja) | ||
| JPS58223849A (ja) | アドレスアクセス検出回路 | |
| JPS58178468A (ja) | デ−タ処理システムの割込方式 | |
| JPH03270334A (ja) | 調歩同期式通信における受信制御装置 | |
| JPS60117844A (ja) | プロセッサ間デ−タ伝送方式 | |
| JPS57206949A (en) | Data processing device | |
| JPS60142425A (ja) | スキヤン制御方式 | |
| JPS61187058A (ja) | デ−タ転送方式 | |
| JPS58123650U (ja) | 回線走査方式通信制御装置 | |
| JPS63271521A (ja) | デ−タの処理制御装置 | |
| JPH0136126B2 (ja) | ||
| JPS62266627A (ja) | 命令実行停止装置 | |
| JPS60231251A (ja) | マルチｃｐｕシステム | |
| JPS60159947A (ja) | 多重割込み処理方式 | |
| JPH0535473B2 (ja) | ||
| JPH01306948A (ja) | インタフェース基板 | |
| JPS5569834A (en) | Data transfer controller | |
| JPS6215650A (ja) | ワンチツプｃｐｕに対するインタ−フエ−ス方法 | |
| JPH0682348B2 (ja) | 入出力制御方式 |