JPS6242217A - リセツト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 この発明は商用電源を入力として制御回路に電源を供給
する電源回路とともに用い、制御回路への電源の投入遮
断時等においてリセットを行うリセット回路に関する。

〈従来技術とその欠点〉 例えば複写機の制御回路においては電源の投入時に制御
回路の電源が立ち上がり、安定した後に回路動作をスタ
ートするようにし、遮断時には電源の電圧が低下するま
でに動作を終了し、記憶すべきデータの待避等を行う。

第３図はその例を示す回路図、第４図は各点の電圧波形
を表す図である。第３図において電源回路は商用電源を
入力として制御回路に直流電源を供給する電源回路であ
る。電圧検出回路７はｂ点の電圧が立ち上がった後所定
時間（Ｔ１）経過後にリセット信号発生回路８に信号Ｃ
を出力する。

リセット信号発生回路８は信号Ｃに応答して制御回路３
に対してリセット解除を行う。ゼロクロス回路１３は電
源回路２の入力ａ−ａ’間の電圧の零交差点の信号ｅを
出力する回路でありこの信号は単安定マルチ回路６のリ
トリガ信号となる。電源スィッチ１２がオフされた場合
や停電が起こった場合は信号ｅが“Ｌ”レベルのまま維
持されるが、Ｔ２時間“Ｌ”レベルであれば、単安定マ
ル子回路６はＴ２時間経過後に出力信号ｆは“Ｌ”レベ
ルとなる。リセット信号発生回路８は信号ｆが“Ｌ”と
なったことによって制御回路３に対してリセット信号ｇ
を出力する。このようにして電源オン時には電源回路の
出力電圧を検知し、電圧が立ち上がって一定時間経過後
にリセット信号を解除し、回路動作をスタートさせる。

電源オフ時は電源回路の入力部において電源がオフされ
たことを検知し、一定時間（Ｔ２）経過後リセット信号
を発生する。この間電源回路の出力はその内部に設けら
れているコンデンサまたは場合によって蓄電池等に蓄積
されたエネルギーによって電圧が維持されており、回路
は正常な動作が保証されている。リセット信号の発生に
よって制御回路は動作の終了やデータの待避等の処理を
行う。このような処理を終了した後、電源回路の出力電
圧は低下していく。電源オフ時にリセット信号を発生す
るまで一定時間の遅延を設けたのは、瞬時停電に対して
電源回路に蓄積されたエネルギにより定常な状態を維持
し、リセットを行わないようにするためである。

ところがこのような従来のリセット回路は、商用電源の
電圧が除々に低下した場合等は、その途中において前記
ゼロクロス回路の出力信号ｅの発生が停止する前に電源
回路の出力電圧すなわち制御回路の電源電圧が動作可能
な下限電圧を下回ることがある。このような場合、単安
定マルチ回路は信号ｆを“Ｈ”レベルのまま維持するた
めリセット信号が発生されず電源オフ時に行うべき必要
な処理がなされない。一方電源回路の出力電圧が低下し
ていき、電圧検出回路７が電圧が低下したことを検知し
てリセット信号発生回路８がリセット信号を出力したと
しても、その時点で既に制御回路の電源電圧が動作下限
電圧を下回っているため制御回路が異常動作するという
問題があった。

従来の他のリセット回路として、電源回路の出力電圧す
なわち制御回路の電源電圧の低下を検知してリセット信
号を発生するようにしたものもあるが、電源回路は安定
化電源回路より構成するため、商用電源が除々にその電
圧が低下した場合であっても電源回路の出力電圧はある
点から急激に低下することになる。したがって制御回路
が電源オフ時に行うべき処理に必要なエネルギを消費す
る前にリセット信号を発生するタイミングを電源回路の
出力電圧の低下から検知することは困難であった。

〈発明の目的〉 この発明の目的は、商用電源の電圧が低下した場合に、
電源回路の出力電圧が制御回路の動作下限電圧を下回る
前にリセット信号を発生し、制御回路の異常動作を防止
するようにしたリセット回路を提供することにある。

〈発明の構成および効果〉 この発明は要約すれば、商用電源を入力として制御回路
に電源を供給する電源回路を有するものであって、前記
制御回路の動作下限電圧に対応する前記電源回路への下
限入力電圧と商用電源電圧に比例する商用電源比例電圧
とを比較するコンパレータと、このコンパレータによっ
て前記商用電源比例電圧が一定時間前記下限入力電圧以
下であることを検出した後にリセット信号を発生ずる手
段とを備えたことを特徴とする。

この発明によれば、制御回路の電源電圧が動作下限電圧
となる場合に対応する商用電源の電圧を参照電圧として
、この参照電圧と商用電源電圧に比例する商用電源比例
電圧との比較を行うコンパレータを備えたことによって
制御回路の電源電圧が動作下限電圧を下回る直前にリセ
ット信号を発生することができ、制御回路の異常動作を
防止するとともに電源オフ時の処理を正常に動作させる
ことができる。

〈実施例〉 第１図はこの発明の実施例であるリセット回路の回路図
、第２図はその各点の電圧波形を表す図である。第１図
において２は電源回路であり、トランス２３．ダイオー
ドブリッジ２１．定電圧化回路、コンデンサにＣＩおよ
びＣ２からなる。電源スィッチ１２をオンすることによ
って電源回路２の出力電圧すは上昇し、一定時間経過後
に制御回路３の動作電圧に達して安定化する。電圧検出
回路７は電源回路２の出力を検出して一定時間（第２図
におけるＴｌ）経過後に検出信号Ｃを出力する。ダイオ
ードブリッジ４は電源回路２の入力電圧ａ−ａ’を両波
整流し、その出力波形は抵抗Ｒ１およびＲ２の直列回路
により分圧され、信号ｄを得る。すなわち信号ｄは商用
電源の電圧に比例する信号である。コンパレータ１はこ
の信号ｄと参照電圧供給源５との比較を行う回路であり
、信号ｄが参照電圧（Ｖｒ）を越えた場合に出力信号ｅ
を発生する。これらの各点の信号は第２図に示す通りで
あるが、同図に示すように商用電源の電圧が何らかの原
因で低下した場合、信号ｄも比例して低下し、その波高
値が前記参照電圧Ｖｒを下回った場合（ｔ１以降）はコ
ンパレータの出力信号ｅは“Ｌ”レベルのままとなる。

単安定マルチ回路６はコンパレータ１の出力信号ｅによ
ってリトリガされるが一定時間（第２図におけるＴ２）
以上信号ｅが“Ｌ”レベルのままであればその出力信号
ｆを“Ｌ”レベルとする。この信号ｆが“Ｌ”レベルと
なったことによりリセット信号発生回路８は出力信号ｇ
を“Ｌ”レベルとし制御回路にリセット信号を印加する
。制御回路３はリセット信号を受けて電源オフ時に行う
べき処理を開始する。その間商用電源の電圧が更に低下
した場合は電源回路２が内蔵しているコンデンサＣ２お
よびＣ１に蓄積されている電荷が除々に放電され、それ
とともに制御回路３の電源電圧は除々に低下する。しか
し電源回路２の出力電圧が制御回路３の動作下限電圧を
下回る前に制御回路３は電源オフ時に行うべき処理を終
了する。第２図に示したｂ点の波形において電圧Ｖｌが
制御回路３の動作下限電圧であり、制御回路３の電源オ
フ時の処理はＣ２からＣ３の期間に行われる。

尚、第１図においてＤＣ負荷９は電源回路２の出力を電
源として動作する回路であり制御回路３によって制御さ
れる。ＡＣ負荷１０は商用電源を電源として動作する回
路でありやはり制御回路３によって制御される。センサ
・スイッチ１１は各種機構部分に設けられたセンサやス
イッチであり制御回路３はこの状態に応じて処理を行う
。

上記実施例は商用電源の電圧が低下した場合、制御回路
の電源電圧がその動作下限電圧を下回る前に電源遮断時
に行うべき処理を完了する例であり、制御回路に加えら
れるリセット信号は所謂ハードウェアによるリセット信
号ではなく、制御回路がリセット信号の入力があったこ
とを検知して電源オフ時に行うべき処理を開始するもの
であったが、制御回路の電源電圧がその動作下限電圧を
下回る前に単にハードウェアによるリセットをかけて、
その異常動作を防止する装置であってもこの発明は有効
である。

尚、上記実施例では商用電源比例電圧の波高値を比較の
対象としたが、その他の方法として、波形の実行値や平
均値を比較の対象とすることもできる。

【図面の簡単な説明】

第１図はこの発明の実施例であるリセット回路の回路図
、第２図は同リセット回路の各部の波形表す図である。 第３図は従来のリセット回路を示す図、第４図はその各
部の波形を表す図である。 １−コンパレータ、２−電源回路、 ３−制御回路、　　　４−ダイオードブリフジ、５−参
照電圧供給源、 ６−単安定マルチ回路。

Claims (1)

【特許請求の範囲】
1. （１）商用電源を入力として制御回路に電源を供給する
   電源回路を有するものにおいて、前記制御回路の動作下
   限電圧に対応する前記電源回路への下限入力電圧と商用
   電源電圧に比例する商用電源比例電圧とを比較するコン
   パレータと、このコンパレータによって前記商用電源比
   例電圧が一定時間前記下限入力電圧以下であることを検
   出した後にリセット信号を発生する手段を設けたことを
   特徴とするリセット回路。