JPS6240939A - 工作機械の制御装置 - Google Patents
工作機械の制御装置Info
- Publication number
- JPS6240939A JPS6240939A JP61184980A JP18498086A JPS6240939A JP S6240939 A JPS6240939 A JP S6240939A JP 61184980 A JP61184980 A JP 61184980A JP 18498086 A JP18498086 A JP 18498086A JP S6240939 A JPS6240939 A JP S6240939A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- write
- logic
- identification signal
- read memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 42
- 230000007246 mechanism Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Punching Or Piercing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、工作機械の制御ユニットから行程信号と制御
信号の各トラックとの間の機能的な関係が予め与えられ
、工作機械の行程測定装置の行程信号に関係して２値状
態に対応付けられている制御信号をトラックごとにレリ
ーズするための装置に関する。
信号の各トラックとの間の機能的な関係が予め与えられ
、工作機械の行程測定装置の行程信号に関係して２値状
態に対応付けられている制御信号をトラックごとにレリ
ーズするための装置に関する。
プレスおよび打抜き機に対する制御信号は現在でも主に
機械的に制御される。そのために機械的なカムスイッチ
機構が使用され、その駆動はたとえばプレスおよび打抜
き機の回転盤を介して行われる。工具交換のつどカムは
新たに調節されなければならず、このことはかなりの交
換時間を要する。
機械的に制御される。そのために機械的なカムスイッチ
機構が使用され、その駆動はたとえばプレスおよび打抜
き機の回転盤を介して行われる。工具交換のつどカムは
新たに調節されなければならず、このことはかなりの交
換時間を要する。
従って、機械的なカムスイッチ機構が電子的なカムスイ
ッチ機構により置換されている冒頭に記載した種類の装
置が既に一般に用いられている。
ッチ機構により置換されている冒頭に記載した種類の装
置が既に一般に用いられている。
その際、回転盤の角度位置または流体圧ロッドの位置に
関係してカム信号が制御信号として発生される。そのた
めに回転盤は角度エンコーダ、たいていは絶対位置発信
器と結合されている。角度位置が検出され、またマイク
ロプロセッサにより行程信号に関係して制御信号が形成
される。そのためにプロセッサは現在の角度位置と記憶
されている値とを比較し、またこれらの値が一致したと
き相応の制御信号をレリーズする。プロセッサは、１つ
の機械的制御ユニットのカムの数に相当する多数のトラ
ンクにおいて、これらのトランクを順次に処理しなけれ
ばならず、またプロセッサのクロック周波数は制限され
ているので、回転数の上昇と共に分解能、すなわち行程
（たとえば回転盤の１回転）を分割するステップの数が
著しく制限され、一連の用途に十分でなくなる。
関係してカム信号が制御信号として発生される。そのた
めに回転盤は角度エンコーダ、たいていは絶対位置発信
器と結合されている。角度位置が検出され、またマイク
ロプロセッサにより行程信号に関係して制御信号が形成
される。そのためにプロセッサは現在の角度位置と記憶
されている値とを比較し、またこれらの値が一致したと
き相応の制御信号をレリーズする。プロセッサは、１つ
の機械的制御ユニットのカムの数に相当する多数のトラ
ンクにおいて、これらのトランクを順次に処理しなけれ
ばならず、またプロセッサのクロック周波数は制限され
ているので、回転数の上昇と共に分解能、すなわち行程
（たとえば回転盤の１回転）を分割するステップの数が
著しく制限され、一連の用途に十分でなくなる。
本発明の目的は、冒頭に記載した種類の装置を、加工速
度が高く、またトラックの数が多い場合にも高い行程分
解能が得られるように構成することである。
度が高く、またトラックの数が多い場合にも高い行程分
解能が得られるように構成することである。
この目的は、本発明によれば、行程測定装置から行程信
号にそれぞれ相応のアドレスがレリーズ可能であり、こ
れらのアドレスからそれぞれ付属のデータのレリーズの
ために駆動可能な書込み一読出しメモリが設けられてお
り、書込み一読出しメモリ内にデータの各トランクに対
して３つの可能な識別信号の１つの絹が用意されており
、第１の識別信号は一方の状態の開始を、第２の識別信
号は他方の状態の開始を、また第３の識別信号は一方ま
たは他方の状態の継続を示し、書込み一読出しメモリの
後に、識別信号により駆動可能であり後段の処理装置に
対する制御信号を発生する変換器が接続されており、こ
の変換器によりそれぞれ第１の識別信号の開始から第２
の識別信号の開始まで一方の制御信号から他方の制御信
号へ切換えられ、また初期化段階で制御ユニットからそ
のつどのデータがアドレス制御されて書込み一読出しメ
モリ内へ書込み可能であることにより達成される。
号にそれぞれ相応のアドレスがレリーズ可能であり、こ
れらのアドレスからそれぞれ付属のデータのレリーズの
ために駆動可能な書込み一読出しメモリが設けられてお
り、書込み一読出しメモリ内にデータの各トランクに対
して３つの可能な識別信号の１つの絹が用意されており
、第１の識別信号は一方の状態の開始を、第２の識別信
号は他方の状態の開始を、また第３の識別信号は一方ま
たは他方の状態の継続を示し、書込み一読出しメモリの
後に、識別信号により駆動可能であり後段の処理装置に
対する制御信号を発生する変換器が接続されており、こ
の変換器によりそれぞれ第１の識別信号の開始から第２
の識別信号の開始まで一方の制御信号から他方の制御信
号へ切換えられ、また初期化段階で制御ユニットからそ
のつどのデータがアドレス制御されて書込み一読出しメ
モリ内へ書込み可能であることにより達成される。
本発明の１つの有利な実施態様は、制御ユニットから書
込み一読出しメモリの相続くアドレス指定の間に行程測
定装置により書込み一読出しメモリ内のデータが更新可
能であることを特徴とする。
込み一読出しメモリの相続くアドレス指定の間に行程測
定装置により書込み一読出しメモリ内のデータが更新可
能であることを特徴とする。
従って、このような更新は、それぞれ第１または第２の
識別信号のただ１つのシフトしか行われる必要がなく、
その結果として書込み一読出しメモリの少数のメモリ場
所にしかアクセスする必要がないので、容易かつ迅速に
実行され得る。
識別信号のただ１つのシフトしか行われる必要がなく、
その結果として書込み一読出しメモリの少数のメモリ場
所にしかアクセスする必要がないので、容易かつ迅速に
実行され得る。
これに関連して、更新として識別信号の速度に関係する
シフトが行われていることは有利であることが判明して
いる。このようなシフトは特にプレスおよび打ち抜き機
においてＯＴ（上死点）保持のための制動角度の変更に
使用される。
シフトが行われていることは有利であることが判明して
いる。このようなシフトは特にプレスおよび打ち抜き機
においてＯＴ（上死点）保持のための制動角度の変更に
使用される。
本発明の他の有利な実施態様は、識別信号としてそれぞ
れ２ビット幅のデータ語が用意されており、第１の識別
信号は論理“０１”として、第２の識別信号は論理“１
０”として、また第３の識別信号は論理“００”として
構成されており、そのつどのデータ語のそれぞれ第１の
ポジションを示す論理信号が変換器を形成するＪＫメモ
リ要素のＪ入力端に、またそのつどのデータ語のそれぞ
れ第２のポジションを示す論理信号がそのに入力端に供
給され、その出力端から制御信号が取出され得ることを
特徴とする。それによって本発明による装置の非常に簡
単な回路技術的実現が可能である。
れ２ビット幅のデータ語が用意されており、第１の識別
信号は論理“０１”として、第２の識別信号は論理“１
０”として、また第３の識別信号は論理“００”として
構成されており、そのつどのデータ語のそれぞれ第１の
ポジションを示す論理信号が変換器を形成するＪＫメモ
リ要素のＪ入力端に、またそのつどのデータ語のそれぞ
れ第２のポジションを示す論理信号がそのに入力端に供
給され、その出力端から制御信号が取出され得ることを
特徴とする。それによって本発明による装置の非常に簡
単な回路技術的実現が可能である。
このような装置では、書込み一読出しメモリとＪＫメモ
リ要素との間に、回転方向に関係して制御される切換ス
イッチが配置されていることが可能である。それによっ
て、第１の識別信号から第２の識別信号が、また第２の
識別信号から第１の識別信号が形成されることによって
、両回転方向に対する制御信号を発生することができる
。
リ要素との間に、回転方向に関係して制御される切換ス
イッチが配置されていることが可能である。それによっ
て、第１の識別信号から第２の識別信号が、また第２の
識別信号から第１の識別信号が形成されることによって
、両回転方向に対する制御信号を発生することができる
。
識別信号のシフトを頻繁に行う必要がない場合には、書
込み一読出しメモリ内に、２つの識別子である論理“０
”および論理“１”を示す少なくとも１つのデータトラ
ックが設けられており、識別子のそれぞれ１つにより２
値状態の１つが示され得ることも可能である。それによ
り、このようなデータトラックのためのメモリ場所が顕
著に減ぜられる。
込み一読出しメモリ内に、２つの識別子である論理“０
”および論理“１”を示す少なくとも１つのデータトラ
ックが設けられており、識別子のそれぞれ１つにより２
値状態の１つが示され得ることも可能である。それによ
り、このようなデータトラックのためのメモリ場所が顕
著に減ぜられる。
書込み一読出しメモリ内に、２つの識別子である論理“
０”および論理“１”を示す少なくとも１つのデータト
ラックが設けられており、タイミング要素により予め与
えられている時間の間に識別子の１つが到来したことに
より２値状態の１つが示され得ることにより、非常に簡
単に制御信号の時間制御が実現され得る。
０”および論理“１”を示す少なくとも１つのデータト
ラックが設けられており、タイミング要素により予め与
えられている時間の間に識別子の１つが到来したことに
より２値状態の１つが示され得ることにより、非常に簡
単に制御信号の時間制御が実現され得る。
信頼性の高い行程測定は、行程測定装置に絶対位置発信
器が対応付けられていることにより達成される。行程測
定装置の故障の後に、これは始動後に同期化なしに直ち
に再び使用可能である。
器が対応付けられていることにより達成される。行程測
定装置の故障の後に、これは始動後に同期化なしに直ち
に再び使用可能である。
以下、図面に示されている実施例により本発明を一層詳
細に説明する。
細に説明する。
第１図には、図面を見易くするため図示されていない工
作機械における行程測定のための絶対位置発信器Ｇが示
されており、その出力信号は変換器Ｕに到達する。変換
器Ｕは発信器信号から実施例によれば１回転あたり１６
のアドレス口ないし１５を、変換器Ｕに接続されている
書込み一読出しメモリＲＡＭの左側部分に表形式で示さ
れているように、相応のデュアル数００００ないし１１
１１に対応付けられている２値信号の形態で発生する。
作機械における行程測定のための絶対位置発信器Ｇが示
されており、その出力信号は変換器Ｕに到達する。変換
器Ｕは発信器信号から実施例によれば１回転あたり１６
のアドレス口ないし１５を、変換器Ｕに接続されている
書込み一読出しメモリＲＡＭの左側部分に表形式で示さ
れているように、相応のデュアル数００００ないし１１
１１に対応付けられている２値信号の形態で発生する。
１６アドレスへの分解は実施例では単に図面を見易くす
るために選定されており、現実的な値である０、１°の
分解能では各回転に対して３６００のアドレスが用意さ
れており、それにより１２ビツトのアドレス幅が生ずる
。
るために選定されており、現実的な値である０、１°の
分解能では各回転に対して３６００のアドレスが用意さ
れており、それにより１２ビツトのアドレス幅が生ずる
。
変換器Ｕから求められたアドレスは書込み一読出しメモ
リＲＡＭのアドレス入力端だけでなく、アドレスバスＡ
を経て制御ユニットＳＴにも到達する。制御ユニットＳ
Ｔは一方では制御線ＳＩ、により、他方ではデータバス
Ｄにより書込み一読出しメモリＲＡＭと接続されている
。制御線ＳＩ、上の相応の制御信号を用いて制御ユニッ
トＳＴにより、書込み一読出しメモリＲＡＭが書込みモ
ードにあるべきか読出しモードにあるべきかが決定され
る。
リＲＡＭのアドレス入力端だけでなく、アドレスバスＡ
を経て制御ユニットＳＴにも到達する。制御ユニットＳ
Ｔは一方では制御線ＳＩ、により、他方ではデータバス
Ｄにより書込み一読出しメモリＲＡＭと接続されている
。制御線ＳＩ、上の相応の制御信号を用いて制御ユニッ
トＳＴにより、書込み一読出しメモリＲＡＭが書込みモ
ードにあるべきか読出しモードにあるべきかが決定され
る。
書込み一読出しメモリＲＡＭのアドレスには、書込み一
読出しメモリＲＡＭに対するシンボルの右側部分に示さ
れているように、トランク０ないし９内に識別信号が対
応付けられており、各トラックは機械的スイッチ機構の
カム軌道に相当する。
読出しメモリＲＡＭに対するシンボルの右側部分に示さ
れているように、トランク０ないし９内に識別信号が対
応付けられており、各トラックは機械的スイッチ機構の
カム軌道に相当する。
トランクＯないし７では、どのアドレスにおいてどの制
御信号を出力すべきかを示すため、それぞれ２つの識別
子である論理“０”および論理“１”がトラックの各々
に設けられている。トランク０ないし７の制御信号の出
力は、１つの処理装置ＶＥに通ずる導線ＬＯないしＩ、
７を介して行われる。第２図には導線ＬＯないしＬ ７
上の制御信号が行０ないし７にアドレスＯないし１５に
対して示されている。この図から明らかなように、トラ
ック０に対してはアドレス０からアドレス２まで、機械
的制御機構において受動的カムに相当する１つの制御信
号が存在し、またアドレス３からアドレス１０まで、機
械的制御機構において能動的カムに相当する１つの制御
信号が存在し、続いてアドレス１１からアドレス１５ま
で再び前者の制御信号が存在する。相応の仕方で行５．
６および７の制御信号が書込み一読出しメモリＲＡＭの
トラック５．６および７に対して生ずる。第１図中のト
ランク１ないし４および相応の導線Ｌ１ないしＬ４なら
びに行１ないし４は図面を見易くするため図示されてい
ない。トラック８および９については後で別に説明する
。
御信号を出力すべきかを示すため、それぞれ２つの識別
子である論理“０”および論理“１”がトラックの各々
に設けられている。トランク０ないし７の制御信号の出
力は、１つの処理装置ＶＥに通ずる導線ＬＯないしＩ、
７を介して行われる。第２図には導線ＬＯないしＬ ７
上の制御信号が行０ないし７にアドレスＯないし１５に
対して示されている。この図から明らかなように、トラ
ック０に対してはアドレス０からアドレス２まで、機械
的制御機構において受動的カムに相当する１つの制御信
号が存在し、またアドレス３からアドレス１０まで、機
械的制御機構において能動的カムに相当する１つの制御
信号が存在し、続いてアドレス１１からアドレス１５ま
で再び前者の制御信号が存在する。相応の仕方で行５．
６および７の制御信号が書込み一読出しメモリＲＡＭの
トラック５．６および７に対して生ずる。第１図中のト
ランク１ないし４および相応の導線Ｌ１ないしＬ４なら
びに行１ないし４は図面を見易くするため図示されてい
ない。トラック８および９については後で別に説明する
。
書込み一読出しメモリＲＡＭ内への識別子の書込みは制
御ユニットＳＴにより、書込み一読出しメモリＲＡＭに
制御線ＳＬを経て書込み命令が与えられ、また制御ユニ
ットＳＴからレリーズされ１ま たアドレスバスＡを経ての書込み一読出しメモリＲＡＭ
のアドレス指定の後に相応の１ｈ別子である論理“０”
および論理“１”が書込み一読出しメモリＲＡＭに書込
まれることによって行われる。
御ユニットＳＴにより、書込み一読出しメモリＲＡＭに
制御線ＳＬを経て書込み命令が与えられ、また制御ユニ
ットＳＴからレリーズされ１ま たアドレスバスＡを経ての書込み一読出しメモリＲＡＭ
のアドレス指定の後に相応の１ｈ別子である論理“０”
および論理“１”が書込み一読出しメモリＲＡＭに書込
まれることによって行われる。
識別子のこの書込みは初期化段階で行われ得る。
書込まれたデータの変更が作動の間に行われるべき場合
には、この変更は変換器Ｕにより行われる書込み一読出
しメモリＲＡＭの個々のアドレス指定の間にのみ可能で
ある。しかし、このような更新は制御信号のシフトステ
ップあたり２つのアドレスの識別信号の更新を必要とす
るので、１つの制御信号の開始および終了をたとえば３
ステツプだけシフトする際に６つのアドレスのデータ内
容を変更する必要がある。しかし、このような変更は比
較的長い処理時間を必要とする。
には、この変更は変換器Ｕにより行われる書込み一読出
しメモリＲＡＭの個々のアドレス指定の間にのみ可能で
ある。しかし、このような更新は制御信号のシフトステ
ップあたり２つのアドレスの識別信号の更新を必要とす
るので、１つの制御信号の開始および終了をたとえば３
ステツプだけシフトする際に６つのアドレスのデータ内
容を変更する必要がある。しかし、このような変更は比
較的長い処理時間を必要とする。
本発明は、電子的に表すべきカムの任意のシフトに対し
て２つのアドレスのデータを変更するだけでよいように
するものである。そのために、トラック８に示されてい
るように、各アドレスにそれぞれ３つの識別信号が対応
付けられている。これらの識別信号は初期化段階の間に
または個々のアドレス指定の間に書込み一読出しメモリ
ＲＡＭに入力され得る。その際に１つの識別信号論理“
０１”は１つの制御信号の開始に相当し、１つの識別信
号論理“１０”は他の識別信号への切換わりに相当し、
１つの識別信号論理“００”は一方または他方の識別信
号の存続に相当する。これらの識別信号はそれぞれ導線
Ｌ８０およびＬＳＩならびに１つの切換回路ＵＭを経て
、クロック縁により制御されるＪＫ要素ＳＰの入力端Ｊ
およびＫに導かれ、その出力端Ｑは導線Ｉ、８２を経て
処理装置ＶＥと接続されている。
て２つのアドレスのデータを変更するだけでよいように
するものである。そのために、トラック８に示されてい
るように、各アドレスにそれぞれ３つの識別信号が対応
付けられている。これらの識別信号は初期化段階の間に
または個々のアドレス指定の間に書込み一読出しメモリ
ＲＡＭに入力され得る。その際に１つの識別信号論理“
０１”は１つの制御信号の開始に相当し、１つの識別信
号論理“１０”は他の識別信号への切換わりに相当し、
１つの識別信号論理“００”は一方または他方の識別信
号の存続に相当する。これらの識別信号はそれぞれ導線
Ｌ８０およびＬＳＩならびに１つの切換回路ＵＭを経て
、クロック縁により制御されるＪＫ要素ＳＰの入力端Ｊ
およびＫに導かれ、その出力端Ｑは導線Ｉ、８２を経て
処理装置ＶＥと接続されている。
切換回路ＵＭの仮定されている切換位置において、デー
タとしてアドレス４に対応付けられており第２図のけ８
０に示されている識別信号論理“０１″はメモリ要素Ｓ
Ｐをセットし、このことは第２図の行８２による制御信
号経過に通じ、またアドレス９に対応付けられている識
別信号論理“１０″はメモリ要素ＳＰをリセットし、こ
のことは第２図の行８２による制御信号の切換わりに現
れる。その際にメモリ要素ＳＰのセントおよびリセット
過程は、クロック線Ｔを経て制御ユニットＳＴの制御ク
ロックがメモリ要素ＳＰに導かれることによって、クロ
ック縁により制御される。その際にこのクロックの周波
数は最大のアドレス切換周波数よりも大きい。
タとしてアドレス４に対応付けられており第２図のけ８
０に示されている識別信号論理“０１″はメモリ要素Ｓ
Ｐをセットし、このことは第２図の行８２による制御信
号経過に通じ、またアドレス９に対応付けられている識
別信号論理“１０″はメモリ要素ＳＰをリセットし、こ
のことは第２図の行８２による制御信号の切換わりに現
れる。その際にメモリ要素ＳＰのセントおよびリセット
過程は、クロック線Ｔを経て制御ユニットＳＴの制御ク
ロックがメモリ要素ＳＰに導かれることによって、クロ
ック縁により制御される。その際にこのクロックの周波
数は最大のアドレス切換周波数よりも大きい。
１つの制御信号の開始および終了に対する識別信号が反
転によってのみ区別されることにより、回転方向反転の
際にまさにこのような識別信号の反転がさらに制御信号
の形成を保証することが可能である。そのために制御ユ
ニットＳＴは変換器Ｕの出力信号の組から絶対位置発信
器Ｇの回転方向を求める。回転方向の切換が行われるか
ぎり、１つの相応の２値信号が導線Ｉ、を経て切換回路
ＵＭに導かれ、それにより切換回路ＵＭはそのつどの切
換位置を占める。
転によってのみ区別されることにより、回転方向反転の
際にまさにこのような識別信号の反転がさらに制御信号
の形成を保証することが可能である。そのために制御ユ
ニットＳＴは変換器Ｕの出力信号の組から絶対位置発信
器Ｇの回転方向を求める。回転方向の切換が行われるか
ぎり、１つの相応の２値信号が導線Ｉ、を経て切換回路
ＵＭに導かれ、それにより切換回路ＵＭはそのつどの切
換位置を占める。
トラック９は、２つの識別子論理“０”および論理“１
″により１、実施例ではアドレス４における論理“１”
の生起がタイミング要素Ｚをセットし、それにより第２
図の行８４に示されている制御信号経過が生ずることに
よって、いわゆる時間カムが実現され得ることを示す。
″により１、実施例ではアドレス４における論理“１”
の生起がタイミング要素Ｚをセットし、それにより第２
図の行８４に示されている制御信号経過が生ずることに
よって、いわゆる時間カムが実現され得ることを示す。
第１図は本発明による装置のブロック回路図、第２図は
その作用を説明するための線図である。 Ｇ・・・絶対位置発信器、ＲＡＭ・・・書込み一読出し
メモリ、Ｓ Ｔ・・・制御ユニット、Ｕ・・・変換器、
ＵＭ・・・切換回路、ＶＢ・・・処理装置、Ｚ・・・タ
イミング要素。
その作用を説明するための線図である。 Ｇ・・・絶対位置発信器、ＲＡＭ・・・書込み一読出し
メモリ、Ｓ Ｔ・・・制御ユニット、Ｕ・・・変換器、
ＵＭ・・・切換回路、ＶＢ・・・処理装置、Ｚ・・・タ
イミング要素。
Claims (1)
- 【特許請求の範囲】 １）工作機械の制御ユニットから行程信号と制御信号の
各トラックとの間の機能的な関係が予め与えられ、工作
機械の行程測定装置の行程信号に関係して２値状態に対
応付けられている制御信号をトラックごとにレリーズす
るための装置において、行程測定装置（Ｇ、Ｕ）から行
程信号にそれぞれ相応のアドレスがレリーズ可能であり
、これらのアドレスからそれぞれ付属のデータのレリー
ズのために駆動可能な書込み−読出しメモリ（ＲＡＭ）
が設けられており、書込み−読出しメモリ（ＲＡＭ）内
にデータの各トラックに対して３つの可能な識別信号（
“０１”、“１０”、“００”）の１つの組が用意され
ており、第１の識別信号は一方の状態の開始を、第２の
識別信号は他方の状態の開始を、また第３の識別信号は
一方または他方の状態の継続を示し、書込み−読出しメ
モリ（ＲＡＭ）の後に、識別信号により駆動可能であり
後段の処理装置（ＶＥ）に対する制御信号を発生する変
換器（ＵＭ）が接続されており、この変換器によりそれ
ぞれ第１の識別信号の開始から第２の識別信号の開始ま
で一方の制御信号から他方の制御信号へ切換えられ、ま
た初期化段階で制御ユニット（ＳＴ）からそのつどのデ
ータがアドレス制御されて書込み−読出しメモリ（ＲＡ
Ｍ）内へ書込み可能であることを特徴とする工作機械の
制御装置。 ２）制御ユニット（ＳＴ）から書込み−読出しメモリ（
ＲＡＭ）の相続くアドレス指定の間に行程測定装置（Ｇ
、Ｕ）により書込み−読出しメモリ（ＲＡＭ）内のデー
タが更新可能であることを特徴とする特許請求の範囲第
１項記載の装置。 ３）更新として識別信号（“０１”、“１０”、“００
”）の速度に関係するシフトが行われていることを特徴
とする特許請求の範囲第２項記載の装置。 ４）識別信号としてそれぞれ２ビット幅のデータ語が用
意されており、第１の識別信号は論理“０１”として、
第２の識別信号は論理“１０”として、また第３の識別
信号は論理“００”として構成されており、そのつどの
データ語のそれぞれ第１のポジションを示す論理信号が
変換器（ＵＭ）を形成するＪＫメモリ要素のＪ入力端に
、またそのつどのデータ語のそれぞれ第２のポジション
を示す論理信号がそのに入力端に供給され、その出力端
（Ｑ）から制御信号が取出され得るようになっているこ
とを特徴とする特許請求の範囲第２項または第３項記載
の装置。 ５）書込み−読出しメモリ（ＲＡＭ）とＪＫメモリ要素
（ＳＰ）との間に、行程方向に関係して制御される切換
スイッチ（ＵＭ）が配置されていることを特徴とする特
許請求の範囲第４項記載の装置。 ６）書込み−読出しメモリ（ＲＡＭ）内に、２つの識別
子である論理“０”および論理“１”を示す少なくとも
１つのデータトラックが設けられており、識別子のそれ
ぞれ１つにより２値状態の１つが示され得ることを特徴
とする特許請求の範囲第１項ないし第５項のいずれか１
項に記載の装置。 ７）書込み−読出しメモリ（ＲＡＭ）内に、２つの識別
子である論理“０”および論理“１”を示す少なくとも
１つのデータトラックが設けられており、タイミング要
素（Ｚ）により予め与えられている時間の間に識別子の
１つが到来したことにより２値状態の１つが示され得る
ことを特徴とする特許請求の範囲第１項ないし第６項の
いずれか１項に記載の装置。 ８）行程測定装置に絶対位置発信器（Ｇ）が対応付けら
れていることを特徴とする特許請求の範囲第１項ないし
第７項のいずれか１項に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3528922.8 | 1985-08-12 | ||
| DE3528922 | 1985-08-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6240939A true JPS6240939A (ja) | 1987-02-21 |
Family
ID=6278333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61184980A Pending JPS6240939A (ja) | 1985-08-12 | 1986-08-06 | 工作機械の制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4743900A (ja) |
| EP (1) | EP0215252B1 (ja) |
| JP (1) | JPS6240939A (ja) |
| DE (1) | DE3674519D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3751877T2 (de) * | 1986-12-29 | 1997-01-30 | Ishii Tool & Engineering Corp | Verfahren zum Betrieb einer Presse |
| JP2930302B2 (ja) * | 1988-04-06 | 1999-08-03 | ソニー株式会社 | 制御データ発生装置 |
| JP2530493B2 (ja) * | 1989-04-11 | 1996-09-04 | マイコム株式会社 | 軸制御装置 |
| DE59106253D1 (de) * | 1990-05-31 | 1995-09-21 | Siemens Ag | Verfahren zum Betrieb einer Presse. |
| JP3296419B2 (ja) * | 1998-03-12 | 2002-07-02 | 株式会社安川電機 | サーボシステムの制御装置および制御方法 |
| DE102004062160A1 (de) * | 2004-12-23 | 2006-07-13 | Siemens Ag | Elektronisches Nockensteuerwerk bzw. Verfahren zur Generierung von Nocken |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3974432A (en) * | 1972-06-27 | 1976-08-10 | Hawker Siddeley Dynamics Engineering Limited | Control system for repetitive processes |
| US4153319A (en) * | 1977-12-12 | 1979-05-08 | General Motors Corporation | Locking shield for electrical terminal |
| DE2853541C2 (de) * | 1978-12-12 | 1982-03-04 | Kernforschungszentrum Karlsruhe Gmbh, 7500 Karlsruhe | Zeit-Code-Generator |
| US4391079A (en) * | 1980-08-21 | 1983-07-05 | Hayssen Manufacturing Company | Control system for cyclic machines |
| JPS59212911A (ja) * | 1983-05-18 | 1984-12-01 | Fanuc Ltd | Ｎｃ加工デ−タ作成方法における角度デ−タ判別方法 |
-
1986
- 1986-07-24 US US06/890,007 patent/US4743900A/en not_active Expired - Fee Related
- 1986-07-30 EP EP86110560A patent/EP0215252B1/de not_active Expired - Lifetime
- 1986-07-30 DE DE8686110560T patent/DE3674519D1/de not_active Expired - Fee Related
- 1986-08-06 JP JP61184980A patent/JPS6240939A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US4743900A (en) | 1988-05-10 |
| DE3674519D1 (de) | 1990-10-31 |
| EP0215252B1 (de) | 1990-09-26 |
| EP0215252A1 (de) | 1987-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271480A (en) | Apparatus enabling the transfer of data blocks of variable lengths between two memory interfaces of different widths | |
| US20040098517A1 (en) | System and method for serial-to-parallel and/or parallel-to-serial data conversion | |
| JPS6240939A (ja) | 工作機械の制御装置 | |
| JPS5843777B2 (ja) | 回転形磁気記憶装置 | |
| US4001789A (en) | Microprocessor boolean processor | |
| JP2550705B2 (ja) | 記憶装置 | |
| DE68921016T2 (de) | Vorrichtung zum schnellen Auswählen eines lokalen Speichers. | |
| JPH01114961A (ja) | ダイレクトメモリアクセス制御装置 | |
| JP2526042Y2 (ja) | メモリ・レジスタ制御回路 | |
| CA2036393A1 (en) | Frame aligner and method and system for control thereof | |
| JPH0115900B2 (ja) | ||
| JPH02132543A (ja) | 情報処理装置 | |
| SU1647594A1 (ru) | Программируемый контроллер | |
| JPS6117478Y2 (ja) | ||
| JPH0766349B2 (ja) | シフタ回路 | |
| SU1416938A1 (ru) | Устройство дл программного управлени | |
| SU1104498A1 (ru) | Устройство дл сопр жени | |
| JPS5847461Y2 (ja) | ワ−ド連結用デイジタル出力器 | |
| SU790017A1 (ru) | Логическое запоминающее устройство | |
| JPS58181104A (ja) | シ−ケンス制御装置 | |
| JPH0375908B2 (ja) | ||
| JPS63205694A (ja) | イメ−ジ縮小回転回路 | |
| JPS61217995A (ja) | 連想記憶装置 | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPS63311182A (ja) | テストパタ−ンメモリ回路 |