JPS6238788B2

JPS6238788B2 -

Info

Publication number: JPS6238788B2
Application number: JP1204179A
Authority: JP
Inventors: Masato Tanaka
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1979-02-05
Filing date: 1979-02-05
Publication date: 1987-08-19
Also published as: JPS55105811A

Description

【発明の詳細な説明】本発明は、例えばオーデイオ信号をPCM変調
することで形成されたPCM信号を固定ヘツドに
よつて磁気テープに多トラツクとして記録するの
に適用されるPCM信号の記録方法に関する。

固定ヘツド方式のPCM信号記録再生装置は、
回転ヘツド方式と比較して、磁気テープを垂直に
切断してつなげるスプライス編集や、垂直方向の
同一位置でもとの信号と新たな信号とをつなげて
記録する簡易電子編集を行ない易い特徴がある。

固定ヘツド方式のPCM信号記録再生装置の一
例として、オーデイオ信号をPCM変調し、磁気
テープに２本の平行するトラツクとして記録する
ものが「日本音響学会講演論文集」（昭和53年10
月）269頁〜270頁「固定ヘツド方式PCM磁気録
音機における符号誤り訂正法について」に記載さ
れている。これを第１図ないし第７図を用いて詳
細に説明する。

記録系の構成は第１図に示されるようにして成
り、入力端子１にアナログオーデイオ信号が供給
され、このアナログオーデイオ信号がローパスフ
イルタ２を介してサンプリングホールド回路３に
供給される。サンプリングホールド回路３のサン
プリング出力がAD変換器４に供給され、１サン
プルが例えば16ビツトの１ワードに変換された１
チヤンネルのPCM信号系列が出力される。AD変
換器４の出力が後述するエンコーダ５に供給され
る。エンコーダ５から誤り検出及び訂正が可能な
コード構成とされた２つの信号系列が現れ、この
信号系列の夫々が変調回路６ａ，６ｂと記録アン
プ７ａ，７ｂとを夫々介して記録ヘツド８ａ，８
ｂに加えられ、平行する２本のトラツクとして磁
気テープに記録される。なお、変調回路６ａ，６
ｂは、バイナリコードの信号系列を3PM，
MFM，NRZI等の所定の記録方式に変換するもの
である。

再生系の構成は第２図に示されるようにして成
り、再生ヘツド９ａ，９ｂから再生信号の夫々が
再生アンプ１０ａ，１０ｂと復調回路１１ａ，１
１ｂとを夫々介して同期分離回路１２ａ，１２ｂ
に供給される。同期分離回路１２ａ，１２ｂから
再生データが後述するデコーダ１３に供給され
る。デコーダ１３より、誤りが訂正されて１チヤ
ンネルに戻されたPCM信号系列が得られ、これ
がDA変換器１４に供給され、そのアナログ出力
がローパスフイルタ１５を介して出力端子１６に
取り出される。

第３図は、上述のエンコーダ５の一例の構成を
示し、入力端子１７にAD変換器４からのPCM信
号系列H₀が供給される。このPCM信号系列H₀
は、第４図Ａに示すように、Ｗ_-1，W₀，W₁，
W₂，……と各ワードが連続してなるものであ
る。PCM信号系列H₀が分配回路１８に供給さ
れ、第４図Ｂに示すように奇数番目のワードが連
続してなるPCM信号系列Ｈ_1aと偶数番目のワード
が連続してなるPCM信号系列Ｈ_1bとに分けられ
る。この２つのPCM信号系列Ｈ_1a及びＨ_1bの夫々
から１ワードずつが取り出されてチエツクコード
発生回路１９に供給される。チエツクコード発生
回路１９では、例えばWi＋Wi＋１＝Pi（但し、
ｉは奇数）なる演算式によつて17ビツトの全加算
コードPiがチエツクコードとして生成され、この
チエツクコード系列が２つに分けられ、第４図Ｃ
に示すように、Ｐ_-3，P₁，P₅，……と続くチエツ
クコード系列Ｈ_2aと、Ｐ_-1，P₃，P₇，……と続く
チエツクコード系列Ｈ_2bとが出力される。

それぞれのチエツクコード系列Ｈ_2a，Ｈ_2bが遅
延回路２０ａ，２０ｂに供給され、第４図Ｄに示
すようにもとのタイミングから例えば10ブロツク
分の時間だけ遅延されたチエツクコード系列Ｈ₄
_ａ，Ｈ_4bが出力される。そして合成回路２１ａに
よりPCM信号系列Ｈ_1aとチエツクコード系列Ｈ_4a
とが１チヤンネルに合成され、合成回路２１ｂに
よりPCM信号系列Ｈ_1bとチエツクコード系列Ｈ_4b
とが１チヤンネルに合成される。これらの合成回
路２１ａ，２１ｂの出力に現れる信号系列が
CRC、同期付加回路２２ａ，２２ｂに供給さ
れ、第４図Ｅに示すようなコード構成の信号系列
Ｈ_5a，Ｈ_5bが出力端子２３ａ，２３ｂに取り出さ
れる。これらの信号系列Ｈ_5aおよびＨ_5bは、同期
信号で規定される１ブロツク内に、14ワードの
PCMデータと、その２ワード毎に挿入され計７
ワードの全加算カードと、このPCMデータ及び
全加算コードに対して付加されたCRCコードQj
（但しｊは整数）とが含まれるコード構成とされ
ている。これらの信号系列Ｈ_5a，Ｈ_5bが変調、増
幅され記録ヘツド８ａ，８ｂによつて磁気テープ
の各トラツクとして記録される。

第５図は上述のデコーダ１３の構成の一例を示
し、入力端子２４ａ，２４ｂに加えられる各トラ
ツクからの再生信号系列が夫々時間軸補正回路２
５ａ，２５ｂを介してCRCチエツカ２６ａ，２
６ｂに供給される。CRCチエツカ２６ａ，２６
ｂにおいて、各ブロツクのPCM信号或いは全加
算コードが誤つているか否かがチエツクされ、そ
の判定結果が誤り訂正回路２９に与えられると共
にPCM信号及び全加算コードは分配回路２７
ａ，２７ｂに供給される。

分配回路２７ａによつて一方のトラツクから再
生された信号系列がPCM信号系列とチエツクコ
ード系列とに分けられ、同様に分配回路２７ｂに
よつて他方のトラツクから再生された信号系列が
PCM信号系列とチエツクコード系列とに分けら
れる。分配回路２７ａ，２７ｂからのPCM信号
系列は夫々遅延回路２８ａ，２８ｂによつて10ブ
ロツク遅延され、これによつてPCM信号及び全
加算コードが第４図ＢおよびＣに示すようなもと
のタイミング関係に戻され、誤り訂正回路２９に
供給される。CRCチエツカ２６ａ，２６ｂの判
別結果にしたがつて、誤り訂正回路２９によつて
誤りの訂正又は補正がなされた２つのPCM信号
系列が合成回路３０に供給され、その出力端子３
１に１チヤンネルに戻されたPCM信号系列を得
ることができる。

上述のように記録することによつて、誤り訂正
用の全加算コードとその対象とするPCM信号と
が離れて位置し、且つ全加算コードを生成する２
つのPCM信号が２つのトラツクに分かれて記録
されるので、これらが全て誤つて、訂正が不可能
となる場合を少なくすることができる。一例とし
てPCM信号W₁，W₃の２ワードが誤つたときに
は、正しい２ワードW₂，W₄と全加算コードP₁，
P₃とによつて誤りを完全に訂正することができ
る。また、PCM信号のW₁及びW₂又はW₃及びW₄
の２ワードが誤つたときには、夫々全加算コード
P₁又はP₃の1/2の値で補正することができる。

ところで、２種類の磁気テープ＃１および＃２
をスプライス編集して新たな磁気テープを作製す
る場合、編集点の近傍では、テープ＃１のPCM
信号とテープ＃２のPCM信号との間でレベル飛
びが存在することがあるので、これを緩和するた
めの種々の処理が行なわれる。例えば先行再生ヘ
ツド或いはシフトレジスタによつて各トラツクか
らの再生信号を、時間的なずれを有する２つの信
号に変換し、編集点のやや前から、先行する一方
の再生PCM信号のレベルを徐々に増大（フエー
ドイン）させると共に、遅れた他方の再生PCM
信号のレベルを徐々に減少（フエードアウト）さ
せるクロスフエード処理が行なわれる。このよう
な処理は、（０→１）に相対的レベルがステツプ
的に増加する定数α及び（１→０）に相対的レベ
ルがステツプ的に減少する定数（１−α）を発生
する定数発生器と、２つのPCM信号に対して定
数α及び（１−α）を夫々掛ける２つの乗算器
と、２つの乗算器の出力を加え合わせる加算器と
からなる構成により実現することができる。

しかし、２つのトラツクの略同一位置に連続す
るワードを記録し、チエツクコード系列を10ブロ
ツク分遅延して各トラツクのPCM信号に対して
付加して記録された磁気テープ＃１および＃２を
第４図ＥにＴで示すような同期信号で区切られた
ブロツクの境界近傍の編集点でスプライス編集し
た場合、編集後のテープは、第４図Ｆに示すよう
にデータが記録されていることになる。

この場合PCM信号W₁，W₂，W₃，W₄に着目す
ると第６図に示す編集後のテープ３４には、編集
点Ｔの前のテープ＃１３２の各トラツク３２ａ，
３２ｂにはPCM信号W₁，W₂，W₃，W₄が残る
が、編集点Ｔの後のテープ＃２３３の各トラツク
３３ａ，３３ｂには全加算コードP₁′，P₃′しか残
らない。従つて、上述のようなクロスフエード処
理を行なう場合、第７図Ａに示すように、テープ
＃１３２のPCM信号W₁，W₂，W₃，W₄は忠実に
再現できるのに対し、第７図Ｂに示すようにテー
プ＃２３３のPCM信号W₁′，W₂′，W₃′，W₄′は失
われてしまつており、上述したように、P₁′／
２，P₁′／２，P₃′／２，P₃′／２で補正しなければ
ならず、このことはテープ＃２３３のPCM信号
が良好に再現できないことを意味する。

このような問題を解決するためには、信号系列
Ｈ_5bを信号系列Ｈ_5aに対してさらに遅延して２つ
のトラツクの略同一位置に連続するワードが記録
されないようにする必要があるが、その場合、遅
延量が非常に多くなり遅延回路２８ａ，２８ｂの
ハードウエアの構成が増大するため好ましくな
い。

本発明の目的は、このような欠点を解決し、上
述したようなスプライス編集或いは簡易電子編集
を行なう場合に好適な記録方法を提案せんとする
ものである。

以下、本発明が適用されたPCM信号記録再生
装置のエンコーダ及びデコーダの一実施例につい
て説明する。

第８図は、第１図に示されたエンコーダ５とし
て本発明が適用されたエンコーダ５′の構成の一
例を示し、入力端子１７からチエツクコード発生
回路１９までは第３図の構成と同一であり、第９
図ＡないしＣに示されるその各出力も第４図Ａな
いしＣと同一である。第８図において、一方の
PCM信号系列Ｈ_1bが遅延回路２０b′に供給され、
第９図Ｄに示すようにもとのタイミングから例え
ば10ブロツク分の時間だけ遅延されたPCM信号
系列Ｈ_3bが出力される。また、一方のチエツクコ
ード系列Ｈ_2aが遅延回路２０ａに供給され、第９
図Ｅに示すようにもとのタイミングから10ブロツ
ク分の時間だけ遅延されたチエツクコード系列Ｈ
_4aが出力される。そして合成回路２１ａにより
PCM信号系列Ｈ_1aとチエツクコード系列Ｈ_4aとが
１チヤンネルに合成され、合成回路２１ｂにより
PCM信号系列Ｈ_3bとチエツクコード系列Ｈ_2bとが
１チヤンネルに合成される。これらの合成回路２
１ａ，２１ｂの出力に現れる信号系列がCRC、
同期付加回路２２ａ，２２ｂに供給され、第９図
Ｆに示すようなコード構成の信号系列Ｈ_5a，Ｈ_5b
が出力端子２３ａ，２３ｂに取り出される。

信号系列Ｈ_5aは、PCMデータに対して全加算コ
ードが遅延した位置を占める関係とされ、これと
は逆に、信号系列Ｈ_5bは、全加算コードに対して
PCMデータが遅延した位置を占める関係とされ
ている。

第１０図は、第２図に示されたデコーダ１３と
して実施例のようにして記録された信号が再生さ
れて復調された後に供給されるデコーダ１３′の
構成の一例を示し、入力端子２４ａ，２４ｂから
分配回路２７ａ，２７ｂまでは第３図の構成と同
一である。分配回路２７ａからのPCM信号系列
が遅延回路２８ａによつて10ブロツク遅延され、
分配回路２７ｂからのチエツクコード系列が遅延
回路２８b′によつて同様に10ブロツク遅延され
る。これによつてPCM信号及び全加算コードが
第９図ＢおよびＣに示すようなもとのタイミング
関係に戻され、誤り訂正回路２９に供給される。
CRCチエツカ２６ａ，２６ｂの判別結果にした
がつて、誤り訂正回路２９によつて誤りの訂正又
は補正がなされた２つのPCM信号系列が合成回
路３０に供給され、その出力端子３１に１チヤン
ネルに戻されたPCM信号系列を得ることができ
る。

上述のように記録することによつて、同一トラ
ツク上における誤り訂正用の全加算コードとその
対象とするPCM信号とが、テープ長手方向に第
４図Ｅに示された例と同程度に離れて位置し、且
つ全加算コードを生成する２つのPCM信号が２
つのトラツクに分かれて記録されるのみならず、
テープ長手方向にも離れて位置するので、これら
が全て誤つて、訂正が不可能となる場合をより少
なくすることができる。

また、本発明によつてPCM信号が記録されて
いれば、スプライス編集又は簡易電子編集を行な
つた場合に、誤り訂正用の全加算コードとその対
象とするPCM信号のうち夫々異なる信号が編集
点の前後に同程度の割合で残ることになり、編集
された磁気テープを再生したときの編集点処理が
容易にできる利益がある。本発明によつて記録さ
れた磁気テープ＃１および＃２を第９図ＦにＴで
示すような同期信号で区切られたブロツクの境界
近傍の編集点でスプライス編集した場合、編集後
のテープは第９図Ｇに示すようにデータが記録さ
れていることになる。この場合PCM信号W₁，
W₂，W₃，W₄に着目すると、第１１図に示すよう
に編集後のテープ３４には編集点Ｔの前のテープ
＃１３２の各トラツク３２ａ，３２ｂにはPCM
信号W₁，W₃の２ワードと全加算コードP₃とが残
り、編集点Ｔの後のテープ＃２３３の各トラツク
３３ａ，３３ｂにはPCM信号W₂′，W₄′の２ワー
ドと全加算コードP₃′とが残る。テープ＃１３２
のPCM信号W₂，W₄は失われてしまつているが、
上述したように、P₃−W₃の演算式による訂正動
作によつて、W₄が正しく訂正でき、（W₁＋W₃）／
２の全加算平均値を求めることでW₂が補正で
き、テープ＃２３３のPCM信号W₁′，W₃′は失わ
れてしまつているが、P₁′−W₂′の演算式による訂
正動作によつて、W₁′が正しく訂正でき、（W₂′＋
W₄′）／２の全加算平均値を求めることでW₃′が
補正できる。この関係は編集点Ｔの前後10ブロツ
クについて同様に成立する。このことはクロスフ
エード処理を行なう場合、第１２図Ａ及びＢに示
すように、編集点Ｔの前後において、テープ＃１
３２のPCM信号とテープ＃２３３のPCM信号が
同程度の高品質で再現できることを意味する。

編集点の処理方法としては、以上の他に、編集
点の後の信号として、編集点の前の信号に対し
て、なるべくレベル差のない信号を接続する方法
もあるが、いずれの編集点処理を行なううえで
も、編集点の前後で同程度の高品質のPCM信号
が再生されることが望ましい。

本発明によれば、回路規模を増加させることな
く、スプライス編集又は簡易電子編集を行なつた
磁気テープを再生したときに、編集点処理を行な
い易い状態にPCM信号を記録することができ
る。

なお、１チヤンネルの信号を３トラツク以上に
分配して記録するようにしても良い。また、
PCM信号系列とチエツクコード系列との遅延量
は、各トラツク間で全く等しく選ぶ必要はない。
更にチエツクコード系列としては、パリテイコー
ドを用いることができる。

【図面の簡単な説明】

第１図は記録系の構成を示すブロツク図、第２
図はその再生系の構成を示すブロツク図、第３図
はエンコーダの一例のブロツク図、第４図はエン
コーダの動作及びコード構成の説明に用いる略線
図、第５図はデコーダの一例のブロツク図、第６
図及び第７図は従来の説明に用いる略線図、第８
図は本発明の一実施例のエンコーダを示すブロツ
ク図、第９図は本発明によるエンコーダの動作及
びコード構成の説明に用いる略線図、第１０図は
本発明の一実施例のデコーダを示すブロツク図、
第１１図及び第１２図は夫々本発明の説明に供す
る略線図である。５′はエンコーダ、８ａ，８ｂは記録ヘツド、
９ａ，９ｂは再生ヘツド、１３′はデコーダ、２
０ａ，２０b′，２８ａ，２８b′は遅延回路、３２
はもとの磁気テープ、３４は新たな磁気テープ、
３３ａ，３３ｂ，３５ａ，３５ｂはトラツクであ
る。

Claims

【特許請求の範囲】

１少なくとも１チヤンネルのPCM信号の所定
数ごとのワードよりチエツクコードを形成し、上
記ワードと上記チエツクコードとを夫々第一、第
二のワード系列と第一、第二のチエツクコード系
列を含む複数のワード系列と複数のチエツクコー
ド系列に分配し、上記第二のワード系列の各ワー
ドを該ワードに近接する上記第一のワード系列の
各ワードに対して相対的に遅延させるとともに、
上記第一のチエツクコード系列の各チエツクコー
ドが該チエツクコードを形成した第一のワード系
列の各ワードに対して相対的に遅延され、上記第
二のワード系列の各ワードが該ワードから形成さ
れた第二のチエツクコード系列の各チエツクコー
ドに対して相対的に遅延されることによつて、上
記第一のチエツクコード系列の各チエツクコード
が、該チエツクコードを形成した第一のワード系
列の各ワードに近接する上記第二のワード系列の
各ワードから形成された第二のチエツクコード系
列の各チエツクコードに対して相対的に遅延する
ようになし、これらワードおよびチエツクコード
を記録することを特徴とするPCM信号の記録方
法。