JPS6238333Y2 - - Google Patents
Info
- Publication number
- JPS6238333Y2 JPS6238333Y2 JP5873082U JP5873082U JPS6238333Y2 JP S6238333 Y2 JPS6238333 Y2 JP S6238333Y2 JP 5873082 U JP5873082 U JP 5873082U JP 5873082 U JP5873082 U JP 5873082U JP S6238333 Y2 JPS6238333 Y2 JP S6238333Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- voltage
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はカスコード・ブートストラツプ手段を
施した差動増幅回路に関する。
施した差動増幅回路に関する。
従来より第１図の様な差動増幅回路が知られて
いる。図において、５及び６は差動トランジスタ
であり、１１及び１２はそれぞれトランジスタ５
及び６にカスコード接続されている。ツエナダイ
オード１０は直流シフト用ダイオードで、トラン
ジスタ１１及び１２のベースバイアスを定める。
いる。図において、５及び６は差動トランジスタ
であり、１１及び１２はそれぞれトランジスタ５
及び６にカスコード接続されている。ツエナダイ
オード１０は直流シフト用ダイオードで、トラン
ジスタ１１及び１２のベースバイアスを定める。
この様な差動増幅器において、入力信号を入力
端子１又は２に印加すると、トランジスタ５及び
６のコレクタ・エミツタ間電圧はツエナダイオー
ド１０の電圧値のみで決定されず、ツエナダイオ
ード１０の電圧値からそれぞれ抵抗器７及び８に
生ずる電圧降下分だけ増加（又は減少）する。従
つて、トランジスタ５及び６に充分なカスコー
ド・ブートストラツプがかからず、広帯域特性が
得られず、又歪みを生じるという欠点があつた。
端子１又は２に印加すると、トランジスタ５及び
６のコレクタ・エミツタ間電圧はツエナダイオー
ド１０の電圧値のみで決定されず、ツエナダイオ
ード１０の電圧値からそれぞれ抵抗器７及び８に
生ずる電圧降下分だけ増加（又は減少）する。従
つて、トランジスタ５及び６に充分なカスコー
ド・ブートストラツプがかからず、広帯域特性が
得られず、又歪みを生じるという欠点があつた。
本考案は上述の様な欠点を除去する為になされ
たもので、差動接続された１対のトランジスタの
各エミツタ又はソース間にインピーダンス素子が
接続されていても、充分にカスコード・ブートス
トラツプがかかり、広帯域、低歪み率特性が得ら
れる差動増幅回路を提供する事を目的とするもの
である。
たもので、差動接続された１対のトランジスタの
各エミツタ又はソース間にインピーダンス素子が
接続されていても、充分にカスコード・ブートス
トラツプがかかり、広帯域、低歪み率特性が得ら
れる差動増幅回路を提供する事を目的とするもの
である。
第２図は本考案による一実施例である。第２図
においてはツエナダイオード１８のカソード及び
アノードをそれぞれ直接トランジスタ１１のベー
ス及びトランジスタ５のエミツタに接続すると共
に、ツエナダイオード１９のカソード及びアノー
ドをそれぞれ直接トランジスタ１２のベース及び
トランジスタ６のエミツタに接続する。
においてはツエナダイオード１８のカソード及び
アノードをそれぞれ直接トランジスタ１１のベー
ス及びトランジスタ５のエミツタに接続すると共
に、ツエナダイオード１９のカソード及びアノー
ドをそれぞれ直接トランジスタ１２のベース及び
トランジスタ６のエミツタに接続する。
以上の様な構成によれば、トランジスタ５及び
６に各々独立にカスコード・ブートストラツプ手
段を施す事になり、トランジスタ５及び６のコレ
クタ・エミツタ間電圧は抵抗器７及び８に生ずる
電圧降下分に関係なくそれぞれツエナダイオード
１８及び１９の電圧値で決定され広帯域、低歪み
率特性が得られる。（トランジスタ１１及び１２
のベース・エミツタ間電圧はほぼ一定であるので
無視している） この場合、ツエナダイオード１８及び１９を流
れる電流が比較的大きいので、抵抗器７及び８の
電圧降下が大きくなる欠点を有する。この様な欠
点を改良する為には第３図の様にすればよい。
６に各々独立にカスコード・ブートストラツプ手
段を施す事になり、トランジスタ５及び６のコレ
クタ・エミツタ間電圧は抵抗器７及び８に生ずる
電圧降下分に関係なくそれぞれツエナダイオード
１８及び１９の電圧値で決定され広帯域、低歪み
率特性が得られる。（トランジスタ１１及び１２
のベース・エミツタ間電圧はほぼ一定であるので
無視している） この場合、ツエナダイオード１８及び１９を流
れる電流が比較的大きいので、抵抗器７及び８の
電圧降下が大きくなる欠点を有する。この様な欠
点を改良する為には第３図の様にすればよい。
第３図は本考案による他の一実施例である。こ
の場合は定電流源２６及び２７により抵抗器２４
及び２５の電圧降下分は一定であるから第２図の
それぞれツエナダイオード１８及び１９の電圧値
に相当する一定電圧が得られる。又トランジスタ
２２及び２３のエミツタ電圧はトランジスタ５及
び６のエミツタ電圧に追従するので、トランジス
タ１１及び１２のベース電圧もトランジスタ５及
び６のエミツタ電圧に追従して変化する。この場
合トランジスタ２２及び２３のベース電流は小さ
いので、抵抗器７及び８の電圧降下が大きくなる
ということはない。
の場合は定電流源２６及び２７により抵抗器２４
及び２５の電圧降下分は一定であるから第２図の
それぞれツエナダイオード１８及び１９の電圧値
に相当する一定電圧が得られる。又トランジスタ
２２及び２３のエミツタ電圧はトランジスタ５及
び６のエミツタ電圧に追従するので、トランジス
タ１１及び１２のベース電圧もトランジスタ５及
び６のエミツタ電圧に追従して変化する。この場
合トランジスタ２２及び２３のベース電流は小さ
いので、抵抗器７及び８の電圧降下が大きくなる
ということはない。
第４図は、本考案による更に他の一実施例であ
る。この場合は、電流源２８及び２９の電流値を
等しくすれば抵抗器３０には直流電流が流れず、
抵抗器３０の抵抗値を自由に設定出来るという利
点がある。
る。この場合は、電流源２８及び２９の電流値を
等しくすれば抵抗器３０には直流電流が流れず、
抵抗器３０の抵抗値を自由に設定出来るという利
点がある。
尚、第２図及び第３図における抵抗器７及び
８、第４図における抵抗器３０は抵抗器，コンデ
ンサ，インダクタ等の複合回路でも良い事は明ら
かである。
８、第４図における抵抗器３０は抵抗器，コンデ
ンサ，インダクタ等の複合回路でも良い事は明ら
かである。
又、図中のトランジスタはバイポーラ・トラン
ジスタでもFETでも良い。
ジスタでもFETでも良い。
以上説明した様に本考案によれば簡単な構成
で、広帯域，低歪み率特性を持つ差動増幅器が得
られるという優れた効果を得る事が出来る。
で、広帯域，低歪み率特性を持つ差動増幅器が得
られるという優れた効果を得る事が出来る。
第１図は従来例を示す回路図、第２図、第３図
及び第４図はそれぞれ本考案の一実施例を示す回
路図である。 図中、５，６，１１，１２，２２及び２３はト
ランジスタ、３，４，７，８，１５，１６，１
７，２０，２１，２４，２５及び３０は抵抗、
９，２６，２７，２８及び２９は定電流源、１
０，１８及び１９はツエナダイオードである。
及び第４図はそれぞれ本考案の一実施例を示す回
路図である。 図中、５，６，１１，１２，２２及び２３はト
ランジスタ、３，４，７，８，１５，１６，１
７，２０，２１，２４，２５及び３０は抵抗、
９，２６，２７，２８及び２９は定電流源、１
０，１８及び１９はツエナダイオードである。
Claims (1)
- インピーダンス素子を介して差動接続された第
１及び第２のトランジスタのコレクタにそれぞれ
第３及び第４のトランジスタをカスコード接続
し、上記第１及び第２のトランジスタのエミツタ
と上記第３及び第４のトランジスタのベースとの
間の直流電圧をそれぞれ一定に保持する様にした
ことを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5873082U JPS58161314U (ja) | 1982-04-22 | 1982-04-22 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5873082U JPS58161314U (ja) | 1982-04-22 | 1982-04-22 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58161314U JPS58161314U (ja) | 1983-10-27 |
| JPS6238333Y2 true JPS6238333Y2 (ja) | 1987-09-30 |
Family
ID=30069098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5873082U Granted JPS58161314U (ja) | 1982-04-22 | 1982-04-22 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58161314U (ja) |
-
1982
- 1982-04-22 JP JP5873082U patent/JPS58161314U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58161314U (ja) | 1983-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| CA1183893A (en) | Operational rectifier and bias generator | |
| US4463319A (en) | Operational amplifier circuit | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4101842A (en) | Differential amplifier | |
| JPS6238333Y2 (ja) | ||
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| US4267521A (en) | Compound transistor circuitry | |
| JPH0346581Y2 (ja) | ||
| US4137506A (en) | Compound transistor circuitry | |
| JPS6230324Y2 (ja) | ||
| JPH0220164B2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPH0513051Y2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPS6221057Y2 (ja) | ||
| JP2712310B2 (ja) | カレントミラー回路 | |
| JPS6221059Y2 (ja) | ||
| JPS593606Y2 (ja) | 相補差動増幅回路 | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JPS6113403B2 (ja) | ||
| JPH05111260A (ja) | 全波整流回路 | |
| JPS624037B2 (ja) | ||
| JPH0363847B2 (ja) |